シグナルインテグリティ解析の設定と実行

必要に応じてシグナルインテグリティ解析に向けた設計の準備ができたら、このページの説明に従って解析を設定し、実行します。

SIセットアップオプションの設定

Tools » Signal Integrityを選択し、すべてのコンポーネントにモデルが割り当てられている場合、開いているプロジェクトでこのコマンドを初めて実行すると、SI Setup Optionsダイアログが表示されます。

SI Setup Optionsダイアログ

1. 必要に応じて、配線インピーダンスと平均配線長を設定します。これらの配線特性が必要なのは、PCBにまだ転送されていないネット、またはPCB上に未配線のネットがある場合のみです。

   Supply NetsタブとStimulusタブは、回路図のみのモードで表示されます。
2. Analyze Designをクリックすると、デフォルトの初期スクリーニング解析が実行され、Signal Integrityパネルが表示されます。このパネルで、反射解析またはクロストーク解析の対象となるネットをさらに選択できます。

設計を初めて解析するときは、4つのデフォルトの許容値ルールと、回路図またはPCBに設定されているすべてのシグナルインテグリティルールが有効になり、実行されます。これらの許容値は、後からSignal IntegrityパネルでMenuボタンをクリックし、Set Tolerancesを選択して設定できます。

回路図のみのモードでのシグナルインテグリティセットアップオプション

プロジェクトにPCBがない場合は、Signal IntegrityパネルのMenuボタンをクリックしてSetup Optionsを選択することで、SIセットアップオプションをいつでも変更できます。SI Setup Optionsダイアログが表示されます。

Track Setupタブでは、シミュレーション時のデフォルトの配線長を設定できます。PCBが存在する場合はPCBの配線幅ルールが使用されるため、この設定は使用されません。つまり、Use Manhattan lengthオプションが無効の場合、PCBはこの値を使用します。このタブではTrack Impedanceも設定します。

Supply NetsタブとStimulusタブをクリックして、ネットおよび励振のルール情報を表示し、有効にします。これらのタブは、PCBまたは回路図にルールを設定する通常の方法とは別に、これらの特性を定義するためのインターフェースを提供します。

回路図のみのモードで開いた場合のSI Setup Optionsダイアログのタブ

Signal Integrityパネルの使用

初期設定が完了すると、直前に実行したスクリーニング解析のデータがSignal Integrityパネルに読み込まれます。この解析の結果と、各種テストに合格したネットが、パネル左側のリストに表示されます。問題のあるネットについては、高速な反射解析とクロストーク解析を実行して、さらに詳しく解析できます。仮想終端を追加する機能により、問題を解決するために設計に追加すべき回路を確認し、シグナルインテグリティ性能を最適化できます。

Signal Integrityパネルは、シグナルインテグリティ解析プロセスの設定と制御に使用します。

スクリーニング結果の表示

初期スクリーニング解析では、多数のネットを高速にシミュレーションして情報を取得し、詳細な反射解析やクロストーク解析など、さらに詳しい調査が必要な重要なネットを特定できます。左側のリストには、この解析の結果が表形式で表示されます。設計内の各ネットについて、次の情報を列に表示できます。

Menuボタンを使用するか、表内を右クリックしてShow/Hide Columnsサブメニューを開き、必要に応じてデータ列の表示と非表示を切り替えます。

各ネットは、Passed、Failed、Not Analyzedの3つのカテゴリのいずれかに分類されます。

	Passedのネットは、すべての値がテストで定義された範囲内にあります。
	Failedのネットは、少なくとも1つの値が定義された許容範囲を外れています。不合格となった値は黄色で表示されます。
	Not Analyzedのネットは、何らかの理由でスクリーニングできませんでした。理由を確認するには、Analysis Errors列を有効にしてください。

不合格のネット

スクリーニングでネットを解析できない一般的な理由には、コネクタ、ダイオード、トランジスタが含まれていることや、出力ピンがない、または複数の出力ピンがあることなどがあります。双方向ピンを含み、専用の出力ピンがないネットをスクリーニングする場合は、各双方向ピンを個別に出力ピンとしてシミュレーションします。これらのシミュレーションのうち、最悪条件の結果が表示されます。

ネットに別のエラーがあり、スクリーニングとその後のシミュレーションの両方で解析結果が不正確になる場合もあります。このようなネットは、行全体が赤色で表示されます。また、シミュレーションされたネット（つまり、PCB上でまだ配線されていないネット）は薄いグレーで表示されます。

失敗または未解析のネットの確認

失敗または未解析となったネットの原因を確認するには、次の操作を行います。

• ネットの行全体が赤色で強調表示されている場合は、そのネットを選択して右クリックし、Show Errorsを選択します。これにより、Messagesパネルにもメッセージが追加されます。このメッセージからクロスプローブして、問題を修正できます。

  

• 選択したネットに関する利用可能な情報をすべて表示するには、右クリックしてDetailsを選択します。Full Detailsダイアログには、結果テーブルに表示可能なすべてのスクリーニング解析結果に加え、次の情報が表示されます。
  • Component Count – 選択したネットに接続するパッドを持つコンポーネントの数。
  • Track Count – 配線済みネット全体を構成する個々の配線トラックセグメントの数。
  • Minimum Impedance (Ohms) – ネット内のすべてのトラックセグメントの個々のインピーダンスを考慮した、ネットの最小インピーダンス。
  • Maximum Impedance (Ohms) – ネット内のすべてのトラックセグメントの個々のインピーダンスを考慮した、ネットの最大インピーダンス。

  

• 右クリックメニューからCross Probeを選択するか、Menuをクリックすると、回路図またはPCB上の選択したネットにクロスプローブできます。

  F4ショートカットキーを使用すると、Signal Integrityパネル（および現在「フローティング」モードになっているその他のパネル）の表示を切り替え、パネルと設計をすばやく切り替えることができます。
• 単一のネットまたはネットのグループと結合しているネットを表示するには、対象のネットを選択して右クリックし、Find Coupled Netsを選択します。これにより、選択したネットと結合しているすべてのネットが選択されます。ネットが結合しているとみなす基準は、Signal Integrity Preferencesダイアログで設定できます。このダイアログを開くには、Signal IntegrityパネルのMenuボタンをクリックし、Preferencesを選択します。
• 必要な情報をクリップボードにコピーし、他のアプリケーションに貼り付けて、さらに処理したりレポートにまとめたりすることができます。必要なネットを選択し、右クリックメニューからCopyを選択します。また、右クリックメニューのShow/Hide Columnsコマンドで表示する列を選択することにより、表示情報をカスタマイズできます。
• Signal Integrityパネルの右クリックメニューからDisplay Reportを選択すると、解析結果をまとめたレポートも利用できます。レポートファイルSignal Integrity Tests Report.txtがテキストエディタで開かれ、プロジェクトに追加されます。

環境設定

定義したすべての解析に適用される、さまざまな環境設定を指定できます。これには、一般設定、積分法、精度のしきい値などが含まれます。環境設定への変更は、すべてのプロジェクトに適用されます。

Signal IntegrityパネルのMenuボタンをクリックし、Preferencesを選択して、Signal Integrity Preferencesダイアログを開きます。

Signal Integrity Preferencesダイアログ

• Generalタブでは、シグナルインテグリティ解析の実行に関わるエラーが設計内に存在する場合に、ヒントや警告を表示するエラー処理オプションを設定します。検出されたヒントや警告は、Messagesパネルにメッセージとして一覧表示されます。Show Warningsオプションが有効で、警告が存在する場合は、Signal Integrityパネルにアクセスしようとすると警告の確認ダイアログが表示されます。また、波形の表示を選択した後にSignal Integrityパネルを非表示にすることもできます。さらに、シグナルインテグリティ測定のデフォルトの単位や、結果の波形をSimDataエディタに表示する際にプロットのタイトルとFFTチャートを表示するかどうかも設定できます。

• Configurationタブでは、結合するネット間の最大距離や、結合区間とみなす最小長など、シミュレーションに関連するさまざまなしきい値を定義します。

• Integrationタブでは、解析に使用する数値積分法を定義します。Trapezoidal法は比較的高速で高精度ですが、特定の条件下で振動する傾向があります。Gear法は解析時間が長くなるものの、より安定する傾向があります。Gear法の次数を高くすると、理論上は結果の精度が向上しますが、解析時間が増加します。デフォルトはTrapezoidalです。

• Signal Integrity PreferencesダイアログのAccuracyタブでは、解析に用いられる各種計算アルゴリズムの許容誤差のしきい値と制限値を定義します。

  精度オプション

  オプション	説明
  RELTOL	電流値および電圧値の計算における相対許容誤差
  ABSTOL	電流値の計算における絶対許容誤差
  VNTOL	電圧値の計算における絶対許容誤差
  TRTOL	積分誤差の推定係数
  NRVABS	ニュートン・ラフソン法を使用する際の打ち切り誤差の上限
  DTMIN	許容される最小時間ステップ幅
  ITL	ニュートン・ラフソン法を使用する際の最大反復回数
  LIMPTS	各電圧曲線について出力ファイルに格納する値のペアの最大数

• DC Analysisタブでは、DC解析に関連する各種パラメータの許容誤差のしきい値と制限値を定義します。

許容値の設定

特に問題となる可能性のあるネットを判断するうえで、オーバーシュートとアンダーシュートは最も有用な特性と考えられるため、これらのテストがデフォルトで定義されています。設計を初めて解析するときは、4つのデフォルトの許容値ルールと、回路図またはPCBに設定されているすべてのシグナルインテグリティルールが有効になり、実行されます。これらのルールを有効または無効にするには、Signal IntegrityパネルのMenuボタンをクリックし、Set Tolerancesを選択します。Set Screening Analysis Tolerancesダイアログが表示されます。

Set Screening Analysis Tolerancesダイアログ

ルールの種類の横にあるEnabledチェックボックスをオンにすると、設計の解析時にそのルールが実行されます。

回路図のみのモードでない場合は、PCB Signal Integrity RulesをクリックしてPCB Rules and Constraints Editorダイアログを開き、必要なシグナルインテグリティルールを追加または変更できます。Signal Integrityパネルに戻るまで、OKをクリックします。

解析の準備

解析を実行する前に、さらに詳しく解析するネットを選択する必要があります。また、バッファを編集してコンポーネントのテクノロジーやピンのプロパティを確認または変更したり、必要に応じてネットに終端を追加したりすることもできます。

解析するネットの選択

ネットの詳細な解析（反射やクロストーク）を行うには、Signal Integrityパネルの右側のリストでネットを選択する必要があります。左側のリストでネットをダブルクリックすると、そのネットが選択され、右側のリストに移動します。また、矢印ボタンを使用して、ネットを選択状態にしたり、選択を解除したりすることもできます。Shift キーまたはCtrl キーを押しながら操作すると、左側のリストで複数のネットを選択できます。

右クリックメニューからCross Probeオプションを選択すると、対応する回路図またはPCBドキュメント上の選択したネットにクロスプローブできます。 対象のドキュメントがデザインスペースでアクティブになり、PreferencesダイアログのSystem – Navigationページで定義されたハイライト方法に従って、選択したネットが表示されます。

ネットをこの選択状態にすると、シミュレーションを実行する前に、さらに設定を行うことができます。

ビクティムネットとアグレッサーネットの設定

クロストーク解析では、ビクティムネットまたはアグレッサーネットを設定する必要があります。解析の性質上、この機能は2つ以上のネットが選択されている（右側のリストに移動されている）場合にのみ使用できます。

右側のネットリストでネットを選択し、右クリックして、必要に応じてSet AggressorまたはSet Victimを選択します。ネットのステータスが更新されます。ネットの設定を解除するには、右クリックメニューからClear Statusを選択します。

双方向ピンの方向の設定

ネット内の双方向ピンの方向を設定できます。方向を設定するには、右上のリストで対象のネットを選択します。すると、その下にネットのピンのリストが表示されます。ピンのリストで対象の双方向ピンを選択し、右クリックメニューからステータスを選択して、入出力の状態を変更します。これらの入出力設定はプロジェクトとともに保存され、次回このパネルを使用する際にも適用されます。

右クリックメニューからCross Probeオプションを選択すると、対応する回路図またはPCBドキュメント上のピン／パッドにクロスプローブすることもできます。 対象のドキュメントがデザインスペースでアクティブになり、PreferencesダイアログのSystem – Navigationページで定義されたハイライト方法に従って、選択したピン／パッドが表示されます。

バッファの編集

コンポーネントのテクノロジーや、入出力モデル、ピン方向などのピンプロパティを確認または変更できます。変更できるのは、右側のリストで現在選択されているネットに接続されたコンポーネントのみです。ピンリストの右クリックメニューにあるEdit Bufferオプションを使用すると、コンポーネントのデータダイアログにアクセスできます。

表示されるダイアログとオプションは、ピンが属するコンポーネントの種類（抵抗、IC、BJTなど）によって異なります。ここに示すIntegrated Circuitダイアログは、ICコンポーネント用のものです。

Integrated Circuitダイアログ

ピンのTechnologyとDirectionを選択すると、選択可能な関連する入力モデルや出力モデルのリストが表示されます。テクノロジーと方向の変更は、その解析内でのみ使用され、パネルをリセットすると保存されません。

部品の Technology、Input Model、Output Modelフィールドは、設定内容に応じて変化します。コンポーネントのテクノロジーを選択すると、そのテクノロジーのデフォルトモデルが部品に適用されます。ただし、特定のピンモデルがすでに割り当てられている場合（IBISモデルのインポート時など）、コンポーネントのテクノロジーを変更しても、それらのピンのモデルは再割り当てされません。

終端

信号波形に現れる振動は、対応する伝送線路（配線）上の多重反射によるものです。これらの反射、すなわち「リンギング」は、PCB設計では主にドライバとレシーバのインピーダンス不整合によって発生します。通常は、低インピーダンスのドライバと高インピーダンスのレシーバの組み合わせで発生します。

負荷で良好な信号品質を得るには、理想的には反射がゼロ（リンギングがない状態）であることが求められます。終端を使用することで、リンギングを設計上許容できるレベルまで低減できます。

Signal Integrityパネルには終端アドバイザーが組み込まれており、ネット内の指定した位置に「仮想終端」を挿入できます。これにより、基板に物理的な変更を加えることなく、さまざまな終端方法を自由に試すことができます。

使用可能な終端シミュレーションは次のとおりです。

• Series Res
• Parallel Res to VCC
• Parallel Res to GND
• Parallel Res to VCC and GND
• Res and Cap to GND
• Parallel and Cap to GND
• Parallel Schottky Diodes

終端リストでは、各終端タイプを有効または無効にできます。反射解析やクロストーク解析を行う際には複数の終端タイプを有効にでき、それぞれについて個別の波形セットが生成されます。これにより、伝送線路上の信号品質を最適化し、反射（リンギング）を許容レベルまで低減するために、設計に追加する最適な終端を判断できます。

反射解析またはクロストーク解析を実行すると、有効になっている各終端タイプが試され、それぞれについて個別の波形セットが生成されます。Serial Res終端を使用する場合は、選択したネット内のすべての出力ピンに終端が配置されます。それ以外の終端タイプでは、ネット内のすべての入力ピンに終端が配置されます。

終端によって最良の結果を得るには、ネットの特性に基づいて、使用する部品の値も設定する必要があります。

• 終端を選択すると、その終端を示す図が下に表示されます。この図では、終端に使用する抵抗とコンデンサの最小値および最大値を設定できます。
• 最小値と最大値は、スイープ回数（終端リストに表示）が2以上に設定されている場合に使用されます。
• 終端タイプの詳細については、対象を選択して?（ヘルプ）ボタンをクリックしてください。Suggestオプションを有効にすると、推奨値が計算され（各終端タイプの情報ポップアップに記載されている式に基づく）、グレーで表示されます。これらの値をそのまま使用することも、Suggestオプションを無効にして必要に応じて独自の値を入力することもできます。
• 終端部品の値を一定の範囲でスイープして解析を実行する場合は、Perform Sweep オプションが有効になっていることを確認し、解析実行時に必要な Sweep Steps の数を設定してください。解析の各スイープで使用される値は、入力した最小値と最大値、および Sweep Steps フィールドで選択した値によって決まります（たとえば、Sweep Steps を2に設定すると、1回目の解析では最小値、2回目では最大値が使用されます）。比較できるように、スイープごとに個別の波形セットが生成されます。

回路図への終端回路の配置

波形を生成し、最適な終端を特定したら、その終端回路を回路図シートに直接配置できます。これは、Termination リストの右クリックメニューから実行できます。配置の対象となるのは、現在選択されているネットのみです。

選択した終端回路を「仮想終端」として使用するだけでなく、実際に回路図に配置するには、次の手順を実行します。

1. Signal Integrity パネルの Termination セクションを右クリックし、Place on Schematic を選択します。

2. Place Termination ダイアログが表示されます。このダイアログでは、終端部品に使用するライブラリコンポーネント、自動配置または手動配置の選択、該当するすべてのピンに配置するか選択したピンのみに配置するか、部品に使用する正確な値など、さまざまなプロパティを設定できます。OK をクリックして続行します。

   
   Place Termination ダイアログ

3. Signal Integrity Analyzerは、そのピンが属する元の回路図ドキュメントを検索します。次に、ドキュメントの空きスペースに、適切な値が設定された必要な部品（抵抗、コンデンサーなど）と電源オブジェクトを追加します。 この終端回路を回路図内の該当するピンに接続してください。

この操作の後も、部品とピンを正しく配線する必要がある場合があります。また、PCBも含まれる場合は、これらの部品をPCBと同期し、PCB上で配線する必要があります。Design » Update PCB を選択してPCBを同期し、これらの部品を追加してください。

解析の実行

必要に応じてネットを設定し、終端オプションを選択したら、Signal Integrity パネルの Reflections または Crosstalks ボタンをクリックして波形を生成します。

• 反射解析では、1つ以上のネットをシミュレーションできます。ただし、多数のネットを解析すると解析時間が大幅に増加するため、ネット数は適切な範囲に抑えてください。

  Signal Integrity Analyzerは、PCBの配線情報とレイヤー情報、および関連するドライバーとレシーバーのI/Oバッファーモデルを使用して、ネットの各ノードにおける電圧を計算します。2Dフィールドソルバーが伝送線路の電気的特性を自動的に計算します。モデリングでは、直流経路の損失は無視できるほど小さいと仮定しています。

• クロストーク解析では、少なくとも2つのネットを解析対象に含める必要があります。通常、クロストーク解析では一度に2つまたは3つのネットを対象とし、一般的には、あるネットとその両隣のネットを解析します。

  クロストークのレベル（またはEMIの程度）は、信号線上の反射に正比例します。適切な信号終端によって信号品質の要件を満たし、反射をほぼ無視できるレベルまで低減すると、信号の不要な漏れを最小限に抑えて信号を宛先に届けることができ、クロストークも最小限に抑えられます。詳細については、終端を参照してください。

  クロストーク解析は、PCB設計ドキュメントから実行するレイアウト後のシグナルインテグリティ解析でのみ可能です。この種類の解析には、配線済みのネットが必要なためです。

ボタンをクリックすると解析が開始され、シミュレーションデータファイル（<ProjectName>.sdf）が生成されます。このファイルは別のタブで開かれ、SimData エディターに解析結果が表示されます。

詳細については、 シグナルインテグリティ解析結果の操作を参照してください。