Working with the FPGA Pin Mapper in Altium Designer

Altium DesignerのPin Mapperダイアログでは、外部ピンファイル（FPGAやマイクロコントローラ（MC）ツールからエクスポートされたものなど）と回路図コンポーネントの間にリンクを作成し、これら2つのドメイン（FPGAとPCB）間でピン信号を比較することができます。

このピン比較の結果、外部ピンファイルでの変更や更新を回路図に反映させたり、回路図からのピンデータをピンファイルに戻したりすることが可能です。Pin Mapperを使用する主な目的は、外部ツール（特にFPGAやMC）からコンポーネントピンに関する追加情報を取得し、このデータをConfigure Pin Swappingダイアログでのピンスワッピングに活用することです。これにより、2つのドメイン間でピンデータを手動で転送する必要がなくなります。

現在、Altium Designerのピンマッピング機能は、AlteraとXilinxの2つのFPGAベンダーを直接サポートしています。今後、このベンダーリストは拡張される予定です。また、Altium独自のPin Infoファイル形式もサポートされており、サードパーティ製FPGAツールや他の種類のコンポーネントのFPGA/MCピン記述として使用できます。

プロセスフロー

1. FPGAツールからのソースピンデータファイル

   1. Altera Quartus^® II v13.1の場合：

      1. Quartusで実装済みデザインを開きます。

      2. Assignments » Pin Plannerを選択します。

      3. File » Exportを選択し、Altium Designerで使用するためのcsvファイルを保存します。

   2. Xilinx Vivado^® 2017.4の場合：

      1. Vivadoで実装済みデザインを開きます。
      2. File » Export » Export I/O Portsを選択します。
      3. Export I/O Portsダイアログで、生成するI/Oポートのタイプとしてcsvを指定し、OKをクリックします。

2. 外部ピンファイルからAltium DesignerでFPGA/MCデータにアクセスするには：

   1. 回路図コンポーネントパートを右クリックし、コンテキストメニューからPin Mappingを選択すると、Pin Mapperダイアログが開きます。

      

3. Pin Mapperダイアログには以下のパートが含まれます（画像ラベル参照）：

   1. ソースFPGA/MCピンファイルのファイル名とパスを表示します。リンクはファイルブラウザ（）を通じて確立されます。

   2. ピンテーブルでは、ソースピン割り当ての変更を回路図コンポーネントに適用したり、逆に戻したりできます。各列ヘッダー名の右側にある矢印で列を昇順/降順に並べ替えられます。列ヘッダーのフィルターアイコンをクリックすると、ドロップダウンで列内容のフィルタリングが可能です。

   3. フットプリントプレビューでは、選択したピンがハイライトされ、Preview modeドロップダウンでグループごとにピンを表示できます。選択肢にはNone、Bank Number、IO Pins、Diff Pair Pinsなどがあります。

   4. コンポーネントPart Selectionでは、パートごとにテーブルをフィルタリングできます。また、パートが回路図上に配置されているか、各パートが外部ファイルデータと同期しているか（詳細は下記参照）も示されます。
      

4. Pin Mapperダイアログで外部ピンファイルを選択します。ボタンをクリックしてローカルドライブからピンファイルを参照・選択します。選択できるのは一時的なXilinxまたはAlteraのピンファイル（*.csv）のみです。

5. 前の操作に応じて、Pin Mapperダイアログは各ピンに対して解決オプションを提示します：

   1. （同期済み）– ピンのネット名が同期しており、変更は不要です。

   2. （ピンファイルを更新）– 回路図から外部FPGAピンファイルへネット名を転送します（ピンファイルが更新されます）。回路図のネット名がFPGAピンファイルのSignal名にコピーされ、ソースcsvピンファイルが書き換えられます。

   3. （回路図を更新）– 回路図のネット名を外部FPGAピンファイルのSignal名に合わせて変更します（回路図が更新されます）。回路図のネットラベルがソースFPGAのSignal名に合わせて変更されます。

   4. （無視）– 変更を拒否し、更新は行いません。

   5. （警告）– 回路図と外部（FPGA）ファイル間でピン名の一致に非重大な差異があります。必要に応じて、ドロップダウンメニューから更新オプション（または無視）を選択してください。

   6. （致命的エラー）– 回路図と外部（FPGA）ファイル間でピン名の一致に重大な差異があります。この致命的エラーは、更新を行う前に必ず解決する必要があります。

6. テーブル内の各エントリ（行）に対して、アイコンのドロップダウンメニューから適切なアクションを選択し、Applyを選択します。

   1. アクションを選択すると、回路図のネット名がFPGAピンファイルのSignal名にコピーされ、ソースcsvピンファイルが書き換えられます。

   2. アクションを選択すると、回路図のネットラベルがソースFPGAのSignal名に合わせて変更されます。

テーブルエントリの右クリックメニューでは、ピン名更新の一括選択オプションが利用できます。

追加機能

• ダイアログのPart Selectionでは、マッピングテーブルにリストされたピンを選択したパートでフィルタリングできます。また、回路図に配置されていないパートや、外部FPGAファイルと同期していないパート（赤色インジケータ）も確認できます。
  
• 外部ファイルとリンクされたコンポーネントパートが複数ある場合、Pin Mapperダイアログでこの種のコンポーネントのオプションを切り替えることができます。
  
• グリッドテーブルには以下の右クリックメニューコマンドが含まれます：
  • Update All pins in Schematic – 回路図内のすべてのピン名を更新することを選択します。
  • Update All pins in Pin File – ピンファイル内のすべてのピン名を更新することを選択します。
  • Ignore for All pins – すべてのピンを無視することを選択します。
  • Update Selected pins in Schematic – 選択したピン名のみ回路図で更新することを選択します。
  • Update Selected pins in Pin File – 選択したピン名のみピンファイルで更新することを選択します。
  • Ignore for Selected pins – 選択したピンのみ無視することを選択します。
  • Default for All pins – すべてのピンでデフォルトを使用することを選択します。
  • Default for Selected pins – 選択したピンでデフォルトを使用することを選択します。
• 回路図側とFPGA側で異なるネット名が割り当てられているピンがある場合、ERCでこれを確認でき、Messagesパネルで違反として表示されます（未実装）。
• ワークフローを回路図側からFPGAピンファイルで開始したい場合は、Altium Pin Reportファイルを生成できます。ExportボタンをPin Mapperダイアログで選択してください。
• 現在は一般的なピンパラメータのみコピー可能ですが、今後はSwapグループなどの高度なデータのサポートも予定されています。現時点では、FPGAピンファイルデータからの変更インポートによって手動でスワッピングを定義する必要があります。
• 外部ピンファイルがコンポーネントにリンクされている場合、新しいコンポーネントモデル（Pin Info）が作成され、Component PropertiesパネルのModelsリストに表示されます。今後、この機能により、FPGAのピンデータをライブラリコンポーネントに簡単に追加できるようになります。パネルのModelsセクションでは、Pin Infoの削除や修正も可能です。

• コンポーネントにPin Infoモデルがある場合、そのコンポーネントのConfigure Pin Swappingダイアログで追加のピンパラメータやオプションが利用できるようになります。

  

  コンポーネントにPin Infoモデルが割り当てられている場合、Configure Pin Swappingダイアログ内のSwap Dataの下にあるPin Group列は、Pin Mappingとのデータの非同期化を防ぐために読み取り専用となります。これを回避するには、部品プロパティからPin Infoモデルを削除するか、Pin Mapperダイアログの*.csvから外部ピン情報ファイルへのリンクを削除してください。