回路図とPCBの同期の保持

回路図からPCBへの設計作業で最も一般的なのは、回路図とPCBの内容を一致させること、つまり同期を保つことです。初めて取り込んだ設計を新しいPCBへ転送する場合でも、既存設計の回路図側またはPCB側のいずれかに変更を加える場合でも、両者を同期状態に保つための手段が必要です。Altium Designer には強力な設計同期機能が用意されており、設計の同期維持を簡単にすることで、設計者が設計プロセスの創造的な側面に集中できるようになります。

同期プロセスでは、回路図とPCBの差異を検出し、解決します。

設計の同期は、回路図エディタとPCBエディタの間で直接実行されます。中間のネットリストのようなドキュメントは使用されません。ソフトウェアはコンパレータエンジンを使用して設計のあらゆる側面を比較し、その結果を差異の一覧として表示します。設計者は、差異を解消するためにどちら側を変更するかを決定し、Engineering Change Orders（ECO）のセットが作成されます。これらを適用すると、設計の両側は再び同期された状態に戻ります。

何を同期できますか？

同期プロセスでは、回路図上のコンポーネントおよび接続データが、PCB上のコンポーネントおよび接続データと一致することを保証します。さらに、コンポーネントおよび接続データだけでなく、ネットクラス、コンポーネントクラス、設計ルールなどの他の設計制約についても同期されていることを保証します。

コンパレータオプションの設定

Dialog page: PCB Project のオプション、Comparator タブ

回路図データとPCBデータのうち、正確に what が比較されるかは、Options for PCB Project ダイアログの Comparator tab で設定します。ダイアログを開くには Project » Project Options を選択します。

コンパレータエンジンは、Options for Project ダイアログの Comparator タブで定義された設定に従って動作します。

ダイアログのメイン領域には、Different Designators や Changed Net Name などの多数の比較タイプの一覧があり、5つのカテゴリにグループ化されています。右側の Mode 列にはそれぞれドロップダウンがあり、Find Differences や Ignore Differences などの比較モードを選択できます。テキスト型の比較には、大小文字を区別しない比較を許可する3つ目のオプションもあります。

新規プロジェクトのデフォルトでは、すべての比較タイプについて「差異を検出」が設定されています。プロジェクトに応じて必要なオプションを設定してください。

ダイアログ下部には、Object Matching Criteria を設定するためのオプションがあります。マッチングは、高度な多段階プロセスであり、単純な完全一致の文字列比較には依存しません。詳細については、ネットとクラスのマッチング セクションを参照してください。 

ダイアログ下部にある Ignore Rules Defined in the PCB Only オプションに注意してください。これを有効にすると、PCBで定義したルールを比較プロセスから除外できます。

ネットクラスとコンポーネントクラスの同期

Dialog page: PCB Project のオプション、Class Generation タブ

コンポーネントおよび接続データに加えて、Design » Update PCB を実行する際にはクラスや設計ルールを生成して同期することもできます。

設計ルールの同期

設計ルールは、Parameter Set オブジェクトを使用して回路図内で定義できます。Parameter Set オブジェクトを選択すると、Properties パネルまたはモーダルダイアログに Rules 領域が表示されます。Add ドロップダウンをクリックして設計ルールを追加します。このルールは、Parameter Set オブジェクトが接触しているブランケット配下のネット / バス / ハーネス / オブジェクトに適用されます。

下図では、幅制約の設計ルールが USB_data ネットクラスに適用されています（このネットクラスも、Parameters drop-downClasses の Classes 領域でこの Parameter Set の一部として定義されています）。

この Parameter Set は、回路図のブランケットオブジェクト配下のネットに対してネットクラスと設計ルールを定義するために使用されます。必要な測定単位は Edit PCB Rule ダイアログの下部で設定される点に注意してください。

上図と下図のどちらでも、設計ルールはブランケットにアタッチされた Parameter Set オブジェクト内で定義されています。Parameter Set オブジェクトに Class 定義を含めると、PCBネットクラスも作成され、さらにクラス定義が存在するため、PCBルールのスコープは InNetClass('<PCB_NetClassName >') になります。 

下図では、Parameter Set オブジェクトが Differential Pair ディレクティブとして表示されていることがわかります。これは、Place » Directives » Differential Pair コマンドを使用して配置する特別な種類の Parameter Set オブジェクトです。 

Differential Pair ディレクティブは、ネットクラスと設計ルールを定義し、それを対象の差動ペアに適用するために使用されます。

ECO生成オプションの設定

Options for Project ダイアログには ECO Generation タブもあります。このタブでは、どの設計変更についてECOを作成できるかを定義します。通常はこれらはすべて有効にしておき、どの設計変更を回路図とPCBの間で同期するかは、ダイアログの Comparator タブのオプションで設定します。

ECO Generation タブでは、どの種類の変更に対してECOを作成できるかを定義します。

差異の検出

設計同期機能は、両方向の差異、つまり回路図からPCBへ、またはPCBから回路図へ戻す方向の差異を検出し、解決できます。

ソフトウェアは、これらの差異を両側へ同時に変更を適用することで解決できます。たとえば、電子設計者がコンデンサの値を変更し、一方でPCB設計者が同じコンデンサのフットプリントを変更した状況を考えてみてください。この2つの差異は、コメントの変更を回路図からPCBへの更新として適用し、フットプリントの変更をPCBから回路図への更新として適用することで、1回の更新プロセスで解決できます。

コンパレータエンジンが回路図プロジェクトとPCBを比較すると、完全な差異一覧が作成されます。この段階では、どちら側を変更して再同期させるべきかについてはまだ決められていません。

差異の一覧は、Differences between ダイアログで確認できます。

Difference between ダイアログを開いて差異の一覧を表示するには、次のようにします。

• 下図のように Choose Documents to Compare ダイアログを開くには、Project » Show Differences コマンドを実行するか、Projects  パネルで対象のプロジェクト（またはそのソースドキュメントのいずれか）のエントリを右クリックし、コンテキストメニューから Show Differences コマンドを選択します。Choose Documents to Compare ダイアログは、比較する 2 つのドキュメント／ドキュメントセットを選択するために使用され、通常は回路図プロジェクトと PCB を比較します。また、このダイアログでは Advanced Mode オプションをオンにすることで、任意のドキュメント同士を比較することもできます。たとえば、ネットリストと PCB、または PCB と PCB を比較できます。

  一般に、このダイアログのデフォルト設定は、基本モードでも詳細モードでも、ほとんどの設計比較ニーズに適しています。これは、ソースドキュメントとターゲット PCB 設計を比較し、同期を実現することを目的とする場合です。ただし、このダイアログでは他のドキュメントを比較することも可能であり、プロジェクトの各バージョンを読み込んで、対応するソースドキュメント間の差異を比較する必要がある場合に便利です。

  
  回路図プロジェクトと比較する PCB を選択します。

• ダイアログのメイン部分で PCB を選択し、OK をクリックして、下図のように Difference between ダイアログを開きます。PCB ドキュメントが現在ソースドキュメントと同期している場合は、差異が検出されなかったことを示すダイアログが表示されます。

Differences between ダイアログが開きます。Synchronizer は双方向です。つまり、同じ ECO 内で両方のドキュメントに対する更新を指定できます。比較したドキュメントを同期するには、各差異について、アクションを実行するかどうか、また変更をどちらの方向に適用するかを決定する必要があります。つまり、差異を解消するためにどのドキュメントを更新するかを指定します。そのため、次のステップでは各差異に更新方向を割り当てます。

• 個々の差異については、Update 列をクリックして方向セレクターを表示します。下図を参照してください。
• 同種の差異が複数ある場合は、Update Same KindDifferent Footprints などの見出しを右クリックし、必要なコマンドを選択します。
• すべての差異に対しては、ダイアログ内の任意の場所を右クリックし、必要な Update All コマンドを選択します。

各差異について、その差異を解消する ECO を作成するには、Update direction を設定する必要があります。

Explore Differences ボタンをクリックすると Differences パネルにアクセスでき、以下の 差異パネルを使用した設計変更の確認 セクションで説明するように差異を確認できます。

Report Differences をクリックすると、Comparator によって検出された差異、指定した更新判断、および生成される ECO に含まれるアクションについてのレポートを設定し、印刷/エクスポートできます。

Update direction を割り当てたら、Create Engineering Change Order ボタンをクリックして Engineering Change Order ダイアログを開きます。これは以下の 差異の解決 - ECO の適用 セクションで説明します。

差異パネルを使用した設計変更の確認

Differences パネルには、ドキュメント差異の階層ビューが表示されます。

概要

Differences パネルは、設計ドキュメントを比較した際にソフトウェア内蔵の Differences Comparator が検出した論理的または物理的な差異を表示するために使用されます（たとえば、プロジェクトのソースドキュメント階層（回路図）と PCB 設計ドキュメントを比較する場合など）。このパネルでは、プロジェクトドキュメントの同期に使用する Engineering Change Order（ECO）を作成するかどうか決定する前に、差異を対話的に確認できます。

パネルへのアクセス

Differences パネルを開くには、次のいずれかを行います。

• メインメニューから View » Panels » Differences  を選択します。
• 設計ワークスペース右下の Panels  ボタンをクリックし、続いて Differences をクリックします。

差異の表示

Differences パネルの使い方は、目的が次のどちらであるかによって異なります。

• プロジェクト階層内の論理的差異を検出し、内容と構造の観点からプロジェクト全体の整合性を解析する。
• 同じ回路図または PCB ドキュメントの 2 つのバージョンを比較し、グラフィカル（物理的）な差異を検出する。

論理的差異の表示

プロジェクトドキュメント間の論理的差異の比較は、Choose Documents To Compare ダイアログで行います。これは Projects パネル 内のプロジェクト（またはプロジェクトドキュメント）を右クリックし、関連するコンテキストメニューから Show Differences を選択すると起動します。

プロジェクト名を右クリックして Show Differences を選択すると、Choose Documents To Compare ダイアログが開きます。

通常、親プロジェクトのソースドキュメント階層に対して PCB ドキュメントを比較し、回路図設計内容と PCB 設計内容の間にある論理的差異を検出します。

OK をクリックした後、指定したドキュメント間に差異が存在する場合は、Differences between ダイアログが開きます。Differences パネルの情報は、Differences between ダイアログで Explore Differences ボタンをクリックした後にのみ表示されます。

Differences パネルには、Differences between ダイアログに一覧表示されている差異のみが表示されます。これらはさらに、Project Options  ダイアログ（Project » Options）の Comparator タブ で行った選択によって決まります。このタブには、Components、Nets、Parameters に関連する差異など、すべての比較タイプが一覧表示されます。各比較カテゴリの Mode を Find Differences または Ignore Differences のいずれかに設定することで、Differences Comparator がその結果を Differences between  ダイアログへ渡すかどうかが決まります。

Project Options ダイアログで、差異の検出方法とレポート方法を設定します。

Differences パネルには、ソースドキュメント間で見つかった差異がツリー構造で表示され、最上位フォルダには検出された差異の総数が表示されます。続いて、Differences between ダイアログに表示される各比較タイプごとにサブフォルダが作成されます。各サブフォルダには、見つかった具体的な差異が一覧表示され、それぞれの差異について、さらにその差異の原因となっているドキュメント上のオブジェクトごとに細分化されます。

関連ドキュメントが開いている場合（または開いていて非表示の場合）、パネル内のオブジェクトエントリをクリックすると、そのドキュメント上のオブジェクトへクロスプローブします。

オブジェクトの視覚表示にはズームおよびディム効果が使用され、他のすべてのオブジェクトを暗くすることで対象オブジェクトを強調表示します。このディムのコントラストは、Preferences ダイアログの System - Navigation ページ内、Highlight Methods 領域にある Dimming  スライダで調整できます。

物理的差異の表示

同じ回路図または PCB ドキュメントの 2 つのバージョンのグラフィカル（物理的）比較は、基本的には上記の論理比較と同じ方法で行いますが、Choose Documents To Compare ダイアログ内の Advanced Mode も使用します。

Show Differences コマンド（Projects パネルの右クリックメニュー）を使用してドキュメントの物理比較を実行し、Choose Documents To Compare ダイアログを開いてから Advanced Mode ボックスをチェックします。ダイアログにすべてのプロジェクトファイルが表示されたら、比較するドキュメントの 2 つのバリエーションを選択します。

Advanced Mode の Choose Documents To Compare ダイアログから、物理比較するドキュメントを選択します。

OK をクリックするとグラフィカル比較が実行され、前述のとおり Differences between ダイアログが開きます。Explore Differences をクリックすると、Differences パネルに対話型の差異一覧が表示されます。

パネルには、ドキュメント間で見つかった差異がツリー構造で表示されます。最上位フォルダには検出された差異の総数が表示されます。差異の種類ごとにエントリが作成され、さらにその中に、それぞれに関係する具体的な参照情報とオブジェクト（ポート、部品など）が含まれます。

検出された差異のオブジェクトエントリを選択すると、エディタの設計空間内でそのオブジェクトがハイライト表示され、そこへズームします。

注記

• パネル内のオブジェクトが現在非表示のドキュメント上に存在する場合、その関連エントリをクリックすると、そのドキュメントは自動的に開かれ、設計エディタウィンドウのアクティブドキュメントになります。
• Differences パネルからクロスプローブする際に適用されるフィルタは一時的なものです。そのため、フィルタの対象外となる設計オブジェクトの選択や編集が制限されることはありません。
• Differences パネル内の情報は、新しいドキュメント比較を実行したとき、または親プロジェクトをコンパイルしたときにクリアされます。
• メインメニューの Project » Show Physical Differences コマンドを使用すると、回路図または PCB ドキュメントの 2 つのバージョン間に存在する物理的差異を検出し、それらの差異を 2 つのドキュメントを設計空間で並べて表示した際にグラフィカルに提示できます。この Show Physical Differences 機能は純粋に視覚的な比較を提供するものであり、比較対象のどちらのドキュメントも ECO の生成によって更新することはできません。これは同一ドキュメントの 2 つのバージョンを比較することを目的としていますが、プロジェクトのソース階層と PCB のように異なるドキュメントを比較するために実行した場合は、Differences パネルが表示され、検出された論理的差異が一覧表示されます。

直接更新の実行

通常、設計者はどちらの方向に更新を適用したいかを把握しており、しかもその更新はすべて同じ方向です。そのため、ここまで説明してきた差異検出と方向割り当てのプロセスを省略することもできます。

Project メニューから Show Differences コマンドを選択する代わりに、回路図エディタまたは PCB エディタのいずれかで、Design メニューから Update コマンドを選択します。どちらのエディタからこのコマンドを実行するかによって、変更を適用する方向、すなわち this エディタから that エディタへ、が示されます。たとえば、回路図から PCB へすべての変更を反映したい場合は、回路図エディタで Design » Update を選択します。

Differences between ダイアログはスキップされ、直接 Engineering Change Order ダイアログへ進みます。

すべての更新を同じ方向に適用する場合は、Design » Update コマンドを使用します。

差異の解決 - ECOの適用

各差異は Engineering Change Order（ECO）を適用することで解決されます。ECOは Engineering Change Order ダイアログに1行につき1件ずつ表示され、それぞれに専用の Enable チェックボックスがあります。

Engineering Change Order ダイアログを使用する際は、次の点に注意してください:

• ダイアログは、すべての変更が有効な状態で開きます。現時点で保留したい変更は無効にしてください。このダイアログは複数選択をサポートしており、右クリックのコンテキストメニューを使用して、選択したECOの有効状態を切り替えることができます。
• 右クリックの Cross Probe コマンドを使用すると、そのECOの影響を受けるオブジェクトを確認できます。
• Validate Changes ボタンを使用して、変更を実行可能かどうかを確認します。ECOが失敗する典型的な理由は、オブジェクトが利用できないことです。たとえば、指定されたPCBフットプリントが Available File-based Libraries に存在しない、または指定されたパッドがそのフットプリント上に存在しない場合です。
• 特定のECOに必要なオブジェクトが存在せず、しかし現在のECO処理中に追加された場合にも、ECOが失敗することがあります。この場合は、そのECOを完了するために Update コマンドを再度実行してください。

各設計変更はECOとして表示されるため、必要なものを有効にしてください。

回路図とPCB間のリンクの仕組みを理解する

一意識別子によるコンポーネントの一致

各回路図コンポーネントは、一意識別子（UID）を介して対応するPCBコンポーネントにリンクされます。UIDは回路図コンポーネントをシート上に配置したときに割り当てられ、設計がPCBエディタに転送される際にその値がPCBコンポーネントへ引き継がれます。回路図のソースドキュメントと空のPCB設計ドキュメントの間で、Synchronizer を使用して初めてコンポーネント情報を転送すると、すべてのコンポーネントは一意IDによって自動的にリンクされます。つまり、各回路図コンポーネントのID情報が対応するコンポーネントフットプリントに割り当てられます。

この方式は単純な設計には十分ですが、マルチチャネル設計をサポートすることはできません。マルチチャネル設計では、同じ回路図コンポーネントが各物理チャネルで繰り返されるため、繰り返されたPCBコンポーネントは同じUIDを持つことになります。これに対応するため、PCBコンポーネントのUIDは、親 Sheet Symbol のUIDと回路図コンポーネントのUIDを組み合わせて作成されます。PCB UIDの構文は、マルチチャネル設計の作成方法によって少し変わります。

同じ回路図シートを参照する複数の Sheet Symbol を配置して作成されたマルチチャネル設計では、各 Sheet Symbol が一意のIDを提供できるため、PCB UIDは次の形式になります:

\SheetSymbolUID\SchComponentUID

Repeat キーワードを使用して作成されたマルチチャネル設計では、使用可能な Sheet Symbol UID は1つだけであるため、PCB UIDには ChannelIndex の値も含まれ、形式は次のようになります:

\ChannelIndex+SheetSymbolUID\SchComponentUID

コンポーネントがリンクされていない場合

回路図コンポーネントとPCBコンポーネントの対応付けにUIDを使用する利点は、番号の再割り当てが同期していなくても（たとえばPCBで再アノテーションを何度か実行した場合でも）、回路図とPCBが同期不能になるリスクがないことです。

回路図またはPCBに、もう一方のエディタ内に対応するコンポーネント（同じUID）が存在しないコンポーネントがある場合、次のことが発生します:

• 追加コンポーネントがソースエディターにのみ存在する場合、ターゲットエディターにそのコンポーネントを追加するための ECO が生成されます。
• 追加コンポーネントがターゲットエディターにのみ存在する場合、その余分なコンポーネントを削除するための ECO が生成されます。
• 両方のエディターに不一致のコンポーネントが存在する場合、ソフトウェアはそれらをどのように扱うかについて指示を必要とするため、Failed to Match Unique Identifiers ダイアログが開きます。

The Failed to Match Unique Identifiers dialog 

このダイアログのボタンには、次のオプションがあります。

• Automatically Create Component Links - 不一致のコンポーネントがすでに一致するデジグネーターを持っていることが分かっている場合は、このボタンをクリックします。ソフトウェアはコンポーネントのデジグネーターを使用して、これらの追加コンポーネントに一致する UID を割り当てます。デジグネーターで一致させることができるコンポーネントについては、その他のプロパティの差異（パラメーターの不一致など）があると、ECO が生成されます。デジグネーターで一致させられないコンポーネントがある場合は、それらを追加/削除する ECO が生成されます（ソースエディターにある追加コンポーネントは追加、ターゲットエディターにある追加コンポーネントは削除）。

• Manual Component Links - 一致するコンポーネントがあることは分かっているものの、そのデジグネーターの状態が不明な場合は、このボタンをクリックします。Edit Component Links ダイアログが開き（以下で説明）、そこで各ソースおよびターゲットのコンポーネントを手動で選択し、一致コンポーネントの一覧へ移動して、一致する UID を割り当てることができます。その後、デジグネーター（およびその他の不一致なコンポーネントプロパティ）を同期するための ECO が生成されます。

  固有 ID を使用してすべてのコンポーネントを一致させておくことをお勧めします。そうしておけば、回路図または PCB ドキュメントのいずれかでデジグネーターのアノテーションを実行しても、どの段階でもドキュメントを再同期できることが保証されます。コンポーネントが固有 ID で一致していなくてもドキュメントの同期は可能ですが、その場合、コンポーネントをデジグネーターのみで一致させるよう求められます。コメントやフットプリントは考慮されないため、一部のコンポーネントが誤って一致付けされる可能性があります。
• Cancel - ソースエディターに存在する追加コンポーネントを追加し、ターゲットエディターから追加コンポーネントを削除する ECO を生成するには、このボタンをクリックします。

コンポーネントを手動でリンクする

回路図コンポーネントと対応する PCB コンポーネントフットプリント間のコンポーネントリンクの状態は、Edit Component Links ダイアログ（PCB エディターの Projects » Component Links コマンド）でいつでも確認および管理できます。

Edit Component Links ダイアログは UID の不一致を検出して解決するために使用され、PCB エディターから実行します。

このダイアログの機能をまとめると、次のとおりです。

• 不一致のコンポーネントは左側の 2 つの Un-Matched Components 列に表示され、一致する UID を共有するコンポーネントはダイアログ右側の Matched Components 領域に表示されます。
• ダイアログ中央の矢印ボタンは、選択したコンポーネントを手動で一致させる（または一致解除する）ため、または現在一致しているすべてのコンポーネントの一致を解除するために使用します。
• ダイアログ下部の Add Pairs Matched By ボタンとそのオプションは、現在不一致のコンポーネント一覧をスキャンし、有効になっているプロパティ（デジグネーター、コメント、フットプリント）で一致を試みるために使用します。
• Perform Update ボタンをクリックすると、新たに一致した各 PCB コンポーネントには対応する回路図コンポーネントの UID が割り当てられます。ダイアログの Matched  セクション内のエントリーを Unmatched  セクションへ戻している場合は、既存のコンポーネント関連付けが続行によって解除されることを通知する確認ダイアログが表示されます。Yes  をクリックすると更新が続行され、PCB ドキュメントで変更されたコンポーネントリンクの概要を示す情報ダイアログが表示されます。Matched  セクションの新しいエントリーは Link Modified として要約され、以前はリンクされていたが現在は一致解除したエントリーは Link Removed として要約されます。
• このダイアログを使用してコンポーネントを手動でリンクした後は、同期状態を確認することをお勧めします（Design » Update コマンドを実行）。

ネットとクラスの一致

ネットとクラスにはどちらも親（ネットまたはクラス）と子（そのネットまたはクラスのメンバー）があります。これらを一致させるには、コンポーネントリンクに使用される UID の仕組みとは異なるアプローチが必要です。これは、親、子、または親と子の両方の変更に対応するためです。たとえば、回路図上でネット名を変更するだけの単純な操作でも、そのネットとすべての子ピンを PCB から削除し、その後で新しい名前のネットを追加し、最後にすべての子ピンをその新しいネットに追加する必要があってはなりません。 

これを実現するために、ソフトウェアには、ネットとクラスをそのメンバーによって一致させるアルゴリズムと、名前によって一致させるアルゴリズムが別々に用意されています。一致処理は、Options for Project ダイアログの Comparator タブにある Object Matching Criteria セクションで設定します。

デフォルト設定では、まずメンバーで一致させ、その後でオブジェクトタイプ名によって一致させます。

これらの種類のオブジェクトの一致処理は、次のように行われます。

• 設計の同期中、デフォルトの動作ではまず Min Match % および Min Match Member の設定に従って、メンバーによる一致を試みます。
• メンバー一致に失敗した場合、ソフトウェアは次に名前による一致を試みます（Use Name Matching オプションが有効な場合）。
• これらいずれかの一致処理が成功すると、Engineering Change Order ダイアログへ進みます。
• 両方の一致手法に失敗した場合（または Use Name Matching オプションが Never に設定されている場合）は、Match Manually ダイアログが開きます。

• Match Manually ダイアログで No をクリックすると、ユーザーによる一致処理をスキップして直接 Engineering Change Order ダイアログへ進みます。不一致のオブジェクトを一致させようとしていないため、ソフトウェアは参照オブジェクトとターゲットオブジェクトが無関係であると見なし、基板から Unmatched Reference Objects を削除し、Unmatched Target Objects を新規オブジェクトとして追加する ECO を生成します。
• 手動で一致させるためにダイアログ内の Yes をクリックすると、以下に示すように Match ダイアログが開きます（ダイアログキャプションは不一致オブジェクトの種類に応じて変わります）。

Match ダイアログは、一致していることが分かっているオブジェクトを手動で一致させるために使用します。確信が持てない場合は、右側を空のままにして Continue をクリックしてください。

• このダイアログでは、Unmatched Reference Objects と Unmatched Target Objects で一致させたいオブジェクトを選択し、それらをダイアログの Matched Pairs セクションへ移動します。これらのオブジェクトに対して、ソフトウェアは名前を一致させるための ECO と、メンバーも一致させるためのメンバー削除/追加の ECO を生成します。
• 確信が持てない場合は、オブジェクトを手動で一致させる必要はありません。不一致のオブジェクトについては、ソフトウェアは参照オブジェクトとターゲットオブジェクトが無関係であると見なし、基板から Unmatched Reference Objects を削除し、Unmatched Target Objects を新規オブジェクトとして追加する ECO を生成します。
• 一致していると分かっているオブジェクトの一致付けが完了したら、Continue をクリックして Engineering Change Order ダイアログを開きます。
• Cancel をクリックすると、更新処理は終了します。

デザインルールの一致

回路図で定義されたデザインルールは、PCB 上の対応するルールにもリンクされている必要があります。リンクの仕組みがなければ、回路図上でルールを更新して、その変更を PCB に反映させることはできません。UID は、回路図のデザインルールと PCB のデザインルールを関連付けるために使用されます。

UID は、回路図上でルール定義を保持している Parameter Set に自動的に割り当てられ、設計同期時に PCB へ転送されます。

デザインルールでは、UID を使用して回路図のデザインルール定義と PCB のデザインルールを対応付けます。

通常、PCB エディターの PCB Rules and Constraints ダイアログで UID を手動編集していない限り、ルールの対応付けを手動で管理する必要はありません。UID が一致しない場合、ソフトウェアは、対応する PCB ルールを持たない回路図ルールについて PCB に新しいルールを追加し、対応する回路図デザインルールを持たない PCB デザインルールを削除します。