PDN Analyzer (by CST)

PDN Analyzer powered by CST^®(Computer Simulation Technology)는 Altium Designer와 직접 통합되어 현재 PCB 프로젝트의 PI-DC 시뮬레이션 및 분석을 수행할 수 있습니다. PDN Analyzer는 Altium Designer 내에서 작동하므로 수동 데이터 Import/Export나 데이터 변환이 필요하지 않으며, 별도의 애플리케이션을 실행할 필요도 없습니다. Schematic 또는 PCB Editor에서 PDN Analyzer를 시작하고 원하는 테스트 매개변수를 설정한 다음 시뮬레이션을 실행하기만 하면 됩니다. 결과는 주로 회로 기판 구리 레이아웃의 2D/3D 모델링을 통해 제공되므로, 결과를 빠르게 평가하고 PCB 레이아웃 설계에 대해 다양한 조건을 가정하는 'what if' 테스트를 수행할 수 있습니다.

Altium Designer의 Spirit Level 예제 PCB가 표시된 PDN Analyzer 인터페이스와 VCCINT 전원의 최상단 레이어 GND Net 리턴 경로에 대한 PI-DC 전압 강하 시뮬레이션 결과입니다.

PDN Analyzer 기능 이용하기

Altium Designer에서 PDN Analyzer 기능을 이용하려면 PDN Analyzer 소프트웨어 확장 기능을 설치해야 합니다. 이 확장 기능은 수동으로 설치하거나 제거할 수 있습니다.

확장 기능 관리에 대한 자세한 내용은 Extending Your Installation 페이지(Altium Designer Develop, Altium Designer Agile, Altium Designer)를 참조하세요.

이 기능을 이용하려면 유효한 PDN Analyzer 구독도 필요합니다.

전력 무결성의 기초

본질적으로 PI-DC(또는 'IR 강하') 문제는 상당히 단순합니다. 기판의 전원 공급 패턴(Trace, 폴리곤, 평면 등)에 존재하는 저항이 전력과 전압을 소모하여 여러 부하에 전달되는 전력과 전압을 감소시키는 것입니다. 예상할 수 있듯이, 전원에 연결된 부하 수가 늘어나면 전원 및 접지 구리 경로의 상호작용으로 인해 IR 문제가 더욱 복잡해집니다.

그림 1: 전원 및 접지 패턴과 연결된 부하를 나타내는 기본 블록 다이어그램.

위의 그림 1은 회로의 전원과 여러 부하(메모리, 마이크로컨트롤러 등)에 전력을 전달하는 전원 및 접지 패턴(Trace 및 평면)을 단순한 블록 다이어그램으로 보여줍니다.  모든 부하는 동일한 전원 및 접지 패턴에 연결되어 있으며, 이 패턴을 통해 동작 전압을 공급받는다는 점에 유의하세요.  일반적으로 이러한 전원 및 접지 패턴의 저항을 0Ω으로 가정하는 경향이 있지만, 실제로는 반드시 그렇지는 않으며 이러한 가정은 문제를 일으킬 수 있습니다.  비교적 큰 전류가 흐르는 경우가 많기 때문에 전원 및 접지 패턴의 저항이 작더라도 상당한 전력 소모(손실)와 전압 강하가 발생할 수 있습니다.

그림 2: 'IR 강하'의 영향

그림 2는 전원 및 접지 패턴의 저항을 적절히 고려하지 않을 때 발생할 수 있는 문제의 예를 보여줍니다.  각 패턴의 저항은 0.25Ω으로 비교적 작지만, 이로 인해 부하의 전압이 5V에서 4.5V로 떨어졌습니다.  설계자는 이러한 전압 강하를 인지하고 허용 가능한 수준인지 확인하거나, 이를 줄이도록 설계를 변경하여 최종 설계가 실제 사용 환경에서 고장 나지 않도록 해야 합니다.

하지만 이 문제는 쉽게 해결할 수 있어 보입니다. 다음 관계식을 사용하여 전원 및 접지 패턴을 충분히 짧게 하거나 크게 만들어 저항을 무시할 수 있는 수준으로 낮추면 됩니다. R = ρ * L/A, 여기서:

• R은 패턴(Trace 또는 평면)의 총저항입니다.
• ρ은 패턴에 사용된 재료의 비저항입니다(일반적으로 구리, ρ ≈ 1.7µΩ-cm).
• L은 패턴의 길이입니다.
• A은 패턴의 단면적입니다(폭 x 두께).

간단히 말해, 전원 및 접지 패턴을 짧고 두껍고 넓게 만들면 저항을 최소화할 수 있습니다.

그러나 지나치게 큰 패턴은 소중한 라우팅 공간을 차지하고 다른 전압 패턴을 위한 공간을 제한할 수 있다는 문제가 있습니다.  전원 및 접지 패턴의 크기를 적절하게 정한 설계는 임의로 지나치게 큰 평면이나 Trace를 사용하는 설계보다 더 작고 레이어 수도 적습니다.  PI-DC 분석의 목적은 기판 설계의 전원 및 접지 패턴이 충분한 크기이면서도 지나치게 크지는 않은지 설계자가 판단할 수 있도록 하는 것입니다.

IR 강하와 관련하여 또 하나 고려할 사항은 소모되는 전력이 I2R이라는 점입니다. 따라서 저항을 통과하는 전류가 조금만 증가해도 전력 소모는 크게 증가합니다.  전원 및/또는 접지 패턴이 통과하는 전류를 감당할 만큼 충분히 크지 않으면, 설계의 온도가 크게 상승하는 열 문제로 이어질 수 있습니다.  전원 및 접지 패턴의 IR 강하를 매우 작게 유지하면 해당 패턴의 전력 소모를 최소화할 수 있습니다.

극단적인 경우, 패턴의 저항이 충분히 크고(매우 좁고 긴 경우) 충분한 전류가 흐르면 해당 패턴은 사실상 '퓨즈'가 됩니다. 그 결과 구리 패턴이 녹아 설계가 고장 나고 위험한 상황이 발생할 수도 있습니다.  PCB의 전류 용량에 관한 IPC-2152 표준은 이 문제를 다루지만, 비관적인 조건(예: 열 방출을 돕는 열전도성 구리가 주변에 없는 경우)을 가정합니다. 또한 설계자는 온도 상승을 최소한으로만 허용하는 등 가장 보수적인 가정을 바탕으로 이 규격을 적용하는 경우가 많습니다.  PI-DC가 열적 고려 사항에 대한 지침으로서 IPC-2152 표준을 대체할 수는 없지만, 전력 공급 시스템의 전압 강하와 전류 밀도를 분석하여 설계를 안전하게 최적화하는 방법에 대한 유용한 통찰을 제공할 수 있습니다.  전원과 모든 부하 사이의 전류 밀도와 전압 강하를 최소화하도록 최적화된 설계는 발열도 적고 열 문제가 발생할 가능성도 낮습니다.

PI-DC 분석에서 다루는 또 다른 측면은 전력 공급에 사용되는 비아의 수입니다.  이 문제는 구리 패턴의 크기를 적절히 정하는 문제와 매우 유사합니다. 비아가 부족하면 IR 강하로 인해 전압이 손실되고 전력이 낭비되지만, 너무 많은 비아를 사용하면 소중한 라우팅 공간이 낭비됩니다.  특히 특정 전압 경로에 비아를 너무 많이 사용하면 해당 비아가 다른 레이어의 패턴을 관통하면서 구리 단면적을 줄이므로 다른 전압 경로에 문제를 일으킬 수 있습니다.  패턴의 치수를 올바르게 정하는 것과 마찬가지로, 부하 지점의 전압을 분석하면 비아의 크기 및/또는 개수를 적절히 결정할 수 있습니다.

마지막으로, 최종 설계의 실제 물리적 형상을 그대로 시뮬레이션하면 설계가 최적화되었는지 확인하는 데 큰 이점이 있습니다.  예를 들어 설계 과정에서 부하가 제거되거나 추가된 경우, PI-DC 시뮬레이션을 통해 커넥터와 레귤레이터의 용량이 적절한지 최종적으로 확인할 수 있습니다.

PCB의 다양한 전원 영역, 접지 영역 및 비아에서 발생하는 전압 강하에 대한 신뢰할 수 있는 데이터가 없으면, 설계자는 보수적인 접근 방식으로 과도한 플레인 영역, Trace 폭 및 비아를 사용할 수밖에 없습니다. 이는 귀중한 설계 공간을 소모하고 레이어 수와 설계 크기를 증가시킵니다.  Altium PDN Analyzer는 설계의 DC 전력 분배 적합성에 관한 정확한 정보를 사용하기 쉽고 직관적인 방식으로 제공하여, 설계자가 최대한 효율적인 전력 분배 설계를 구현할 수 있도록 지원합니다.

분석 결과는 최종 설계 검증에 적합할 뿐 아니라, 설계 기획 단계에서도 전력 공급 구조를 사전에 최대한 효율적으로 구성하는 데 활용할 수 있습니다.  PI-DC는 최대한 효율적이고 견고한 전력 공급망을 구현하는 데 매우 유용한 도구이며, PDN Analyzer는 이러한 시뮬레이션 및 분석 과정을 간단하고 직관적이며 효율적으로 수행할 수 있게 해줍니다.

PDN Analyzer는 PCB 설계에 제공하는 이러한 장점 외에도 다음과 같은 이점을 제공합니다.

• 제품 신뢰성: 정상 상태 전압 수준, 전압 안정성, Trace의 발열 및 손상 측면에서 설계 내 개별 전원의 올바른 동작을 보장하는 데 도움을 줍니다.
• PCB 레이아웃 개선: 기판 공간을 가장 효과적으로 활용하는 데 적용할 수 있는 정보를 제공하며, 전류 밀도가 높아 문제가 되는 영역을 쉽게 식별하고 수정할 수 있습니다.
• 정확한 이해: DC 전류 경로의 레이아웃을 고려할 때 더 이상 경험에 의존한 방식이나 근사 계산에 의존할 필요가 없습니다.

PDN Analyzer 시뮬레이션

가장 기본적인 형태에서 PI-DC 분석 대상 기판 레이아웃은 전압 레귤레이터 전원과 부하, 그리고 이들을 상호 연결하는 다양한 형상과 Track 폭의 구리 영역으로 구성될 수 있습니다.

전원과 부하로 구성된 기본 회로 예제.

레이어와 비아를 통해 연결된 다양한 구리 영역 및 Trace가 있는 기본 회로의 PCB 레이아웃.

PDN Analyzer 패널 인터페이스(Tools » PDN Analyzer)는 위의 회로 및 개념 블록도(그림 1)에 표시된 것처럼 실제 전원 및 접지 경로를 포함하는 전원-부하 회로의 Net을 시각적으로 재현합니다. 이 애플리케이션은 현재 활성화된 PCB 설계에서 모든 물리적 및 전기적 정보(넷리스트, 소자, 레이어 형상 등)를 자동으로 추출하여 PI-DC 시뮬레이션 엔진에 데이터를 제공합니다.

기본 회로 및 기판 레이아웃의 PI 시뮬레이션 설정을 보여주는 PDN Analyzer  패널 인터페이스.

여기서 전압원은 U1의 출력(핀 3과 2 사이의 5V)이며, 부하는 RL을 통해 흐르는 지정된 전류(0.1A)입니다. 인터페이스를 통해 초기 매개변수(전원/부하 전압 및 전류 등)를 입력하고 시뮬레이션을 실행하면, 분석 결과 데이터가 PCB 편집기에 렌더링된 2D 또는 3D 이미지로 시각화됩니다.

기판의 PWR 및 GND Net 구리 영역에 대한 전압 강하 시뮬레이션 결과(U1에서 RL로, RL에서 U1로).

PDN Analyzer PI 시뮬레이션은 해당하는 모든 기판 레이어의 전압(IR 강하, 위 이미지) 또는 전류 밀도(아래 이미지) 결과를 표시하도록 설정할 수 있습니다.

PWR 및 GND Net의 전류 밀도 맵(U1에서 RL로).

► PDN Analyzer 사용법과 결과 해석에 관한 자세한 설명은 PDN Analyzer 예제 가이드를 참조하십시오.