Konfigurowanie i przeprowadzanie analizy integralności sygnałów

Gdy projekt zostanie odpowiednio przygotowany do analizy integralności sygnałów, skonfiguruj i uruchom analizę zgodnie z opisem na tej stronie.

Konfigurowanie opcji analizy SI

Po wybraniu Tools » Signal Integrity, jeśli wszystkie komponenty mają przypisane modele, przy pierwszym uruchomieniu tego polecenia w otwartym projekcie zostanie wyświetlone okno dialogowe SI Setup Options.

Okno dialogowe SI Setup Options

1. Ustaw odpowiednio impedancję ścieżek i ich średnią długość. Te parametry prowadzenia ścieżek są wymagane tylko wtedy, gdy istnieją sieci, które nie zostały jeszcze przeniesione na PCB, lub sieci bez poprowadzonych połączeń na PCB.

   Pamiętaj, że karty Supply Nets i Stimulus są wyświetlane tylko w trybie samego schematu.
2. Kliknij Analyze Design, aby uruchomić wstępną analizę przesiewową z ustawieniami domyślnymi i wyświetlić panel Signal Integrity, w którym można następnie wybrać sieci do analizy odbić lub przesłuchów.

Podczas pierwszej analizy projektu włączane i stosowane są cztery domyślne reguły tolerancji oraz wszystkie reguły integralności sygnałów zdefiniowane na schemacie lub PCB. Tolerancje te można później ustawić w panelu Signal Integrity, klikając przycisk Menu i wybierając Set Tolerances.

Opcje konfiguracji integralności sygnałów w trybie samego schematu

Jeśli w projekcie nie ma PCB, opcje konfiguracji SI można zmienić w dowolnym momencie, klikając przycisk Menu w panelu Signal Integrity i wybierając Setup Options. Zostanie wyświetlone okno dialogowe SI Setup Options.

Karta Track Setup umożliwia skonfigurowanie domyślnej długości ścieżek używanej podczas symulacji. Ustawienie to nie jest używane, gdy w projekcie znajduje się PCB, ponieważ wówczas stosowane są reguły szerokości ścieżek, tzn. jeśli opcja Use Manhattan length jest wyłączona, PCB używa tej wartości. Na tej karcie ustaw również Track Impedance.

Kliknij karty Supply Nets i Stimulus, aby wyświetlić i włączyć informacje o regułach sieci i wymuszeń. Karty te stanowią alternatywny interfejs do definiowania tych parametrów, poza standardową metodą określania reguł na PCB lub schemacie.

Karty okna dialogowego SI Setup Options otwartego w trybie samego schematu

Korzystanie z panelu integralności sygnałów

Po zakończeniu konfiguracji wstępnej panel Signal Integrity zostanie wypełniony danymi z właśnie przeprowadzonej analizy przesiewowej. Wyniki tej analizy oraz informacje o tym, które sieci przeszły poszczególne testy, są wyświetlane na liście po lewej stronie panelu. Problematyczne sieci można następnie przeanalizować bardziej szczegółowo, uruchamiając szybkie analizy odbić i przesłuchów. Możliwość dodawania wirtualnych terminacji pozwala ustalić, jakie dodatkowe obwody należy dodać do projektu, aby rozwiązać wykryte problemy i uzyskać możliwie najlepszą integralność sygnałów.

Panel Signal Integrity służy do konfigurowania i kontrolowania procesu analizy integralności sygnałów.

Przeglądanie wyników analizy przesiewowej

Wstępna analiza przesiewowa zapewnia szybką symulację wielu sieci, umożliwiając uzyskanie dodatkowych informacji i wskazanie sieci krytycznych wymagających dokładniejszego zbadania, na przykład szczegółowej analizy odbić lub przesłuchów. Lista po lewej stronie wyświetla wyniki tej analizy w formie tabeli. Dla każdej sieci w projekcie można wyświetlić następujące informacje w kolumnach:

Użyj przycisku Menu lub kliknij tabelę prawym przyciskiem myszy, aby otworzyć podmenu Show/Hide Columns, w którym można odpowiednio włączać lub wyłączać wyświetlanie kolumn danych.

Każda sieć może należeć do jednej z trzech kategorii: Passed, Failed lub Not Analyzed.

	W sieci Passed wszystkie wartości mieściły się w granicach określonych przez testy.
	W sieci Failed co najmniej jedna wartość wykraczała poza określone poziomy tolerancji. Wszystkie wartości niespełniające wymagań są zaznaczone na żółto.
	Sieć Not Analyzed z jakiegoś powodu nie mogła zostać poddana analizie przesiewowej. Aby wyświetlić przyczynę, włącz kolumnę Analysis Errors.

Sieci, których nie udało się przeanalizować

Typowe przyczyny uniemożliwiające przeanalizowanie sieci podczas analizy przesiewowej to obecność złącza, diody lub tranzystora, a także brak pinów wyjściowych lub obecność wielu pinów wyjściowych. Gdy analizie przesiewowej poddawane są sieci zawierające piny dwukierunkowe, w których nie ma dedykowanego pinu wyjściowego, każdy pin dwukierunkowy jest symulowany osobno jako pin wyjściowy. Wyświetlany jest najgorszy wynik spośród tych symulacji.

Sieci mogą zawierać również inne błędy, które prowadzą do nieprawidłowych wyników zarówno analizy wstępnej, jak i dalszych symulacji. Całe wiersze takich sieci będą wyświetlane na czerwono. Z kolei sieci poddane symulacji (tj. sieci, które nie zostały jeszcze poprowadzone na PCB) są oznaczone kolorem jasnoszarym.

Sprawdzanie sieci z błędami lub nieprzeanalizowanych

Aby wyświetlić przyczynę błędu sieci lub braku jej analizy:

• Jeśli cały wiersz sieci jest podświetlony na czerwono, zaznacz go, a następnie kliknij prawym przyciskiem myszy i wybierz Show Errors. Spowoduje to również dodanie komunikatów do panelu Messages, z których można przejść do odpowiednich obiektów w projekcie, aby usunąć problemy.

  

• Aby wyświetlić wszystkie dostępne informacje o wybranej sieci, kliknij prawym przyciskiem myszy i wybierz Details. Okno dialogowe Full Details pokazuje wszystkie wyniki analizy wstępnej, które można wyświetlić w tabeli wyników, a także następujące informacje:
  • Component Count – liczba komponentów, których pola lutownicze są połączone z wybraną siecią.
  • Track Count – liczba poszczególnych poprowadzonych segmentów ścieżek, które składają się na całą poprowadzoną sieć.
  • Minimum Impedance (Ohms) – minimalna impedancja sieci, z uwzględnieniem impedancji poszczególnych segmentów ścieżek w tej sieci.
  • Maximum Impedance (Ohms) – maksymalna impedancja sieci, z uwzględnieniem impedancji poszczególnych segmentów ścieżek w tej sieci.

  

• Wybierz Cross Probe z menu kontekstowego (lub kliknij Menu), aby przejść do wybranej sieci na schemacie lub PCB.

  Użyj skrótu klawiaturowego F4, aby przełączać widoczność panelu Signal Integrity (oraz innych paneli znajdujących się obecnie w trybie „pływającym”) i szybko przechodzić między panelem a projektem.
• Aby wyświetlić sieci sprzężone z pojedynczą siecią lub grupą sieci, zaznacz żądane sieci, a następnie kliknij prawym przyciskiem myszy i wybierz Find Coupled Nets. Spowoduje to zaznaczenie wszystkich sieci sprzężonych z wybranymi sieciami. Kryteria określające, które sieci są uznawane za sprzężone, można skonfigurować w oknie dialogowym Signal Integrity Preferences (dostępnym po kliknięciu przycisku Menu i wybraniu Preferences w panelu Signal Integrity).
• Przydatne informacje można skopiować do schowka i wkleić do innych aplikacji w celu dalszego przetwarzania lub przygotowania raportów. Zaznacz wymagane sieci i wybierz Copy z menu kontekstowego. Ponadto można dostosować wyświetlane informacje, wybierając widoczne kolumny za pomocą polecenia Show/Hide Columns z menu kontekstowego.
• Raport przedstawiający wyniki analizy jest również dostępny po wybraniu Display Report z menu kontekstowego w panelu Signal Integrity. Spowoduje to otwarcie pliku raportu Signal Integrity Tests Report.txt w edytorze tekstu i dodanie go do projektu.

Konfigurowanie preferencji

Można określić różne preferencje dotyczące wszystkich zdefiniowanych analiz. Obejmują one ustawienia ogólne, metodę całkowania i progi dokładności. Wszelkie zmiany preferencji będą dotyczyć wszystkich projektów.

Kliknij przycisk Menu w panelu Signal Integrity i wybierz Preferences, aby otworzyć okno dialogowe Signal Integrity Preferences.

Okno dialogowe Signal Integrity Preferences

• Na karcie General ustaw opcje obsługi błędów, które powodują wyświetlanie wskazówek i/lub ostrzeżeń, gdy w projekcie występują błędy związane z przeprowadzaniem analizy integralności sygnałów. Wszelkie napotkane wskazówki lub ostrzeżenia zostaną wyświetlone jako komunikaty w panelu Messages. Jeśli opcja Show Warnings jest włączona i występują ostrzeżenia, przy próbie otwarcia panelu Signal Integrity pojawi się okno dialogowe z prośbą o potwierdzenie ostrzeżeń. Można również wybrać ukrywanie panelu Signal Integrity po wybraniu wyświetlania przebiegów. Można także zdefiniować domyślne jednostki pomiarów integralności sygnałów oraz określić, czy podczas wyświetlania wynikowych przebiegów w edytorze SimData będą wyświetlane tytuły wykresów i wykresy FFT.

• Karta Configuration określa różne progi związane z symulacją, takie jak maksymalna odległość między sprzężonymi sieciami i minimalna długość odcinka uznawanego za sprzężony.

• Karta Integration określa metodę całkowania numerycznego używaną w analizie. Metoda Trapezoidal jest stosunkowo szybka i dokładna, ale w pewnych warunkach ma tendencję do oscylacji. Metody Gear wymagają dłuższego czasu analizy, ale są zazwyczaj bardziej stabilne. Zastosowanie metody Geara wyższego rzędu teoretycznie zapewnia dokładniejsze wyniki, lecz wydłuża czas analizy. Ustawienie domyślne to Trapezoidal.

• Karta Accuracy w oknie dialogowym Signal Integrity Preferences określa progi tolerancji i ustawienia wartości granicznych dla różnych algorytmów obliczeniowych wykorzystywanych w analizie.

  Opcje dokładności

  Opcja	Opis
  RELTOL	Tolerancja względna przy obliczaniu wartości prądu i napięcia
  ABSTOL	Tolerancja bezwzględna przy obliczaniu wartości prądu
  VNTOL	Tolerancja bezwzględna przy obliczaniu wartości napięcia
  TRTOL	Współczynnik szacowania błędu całkowania
  NRVABS	Granica błędu obcięcia przy użyciu algorytmu Newtona-Raphsona
  DTMIN	Minimalny dopuszczalny krok czasowy
  ITL	Maksymalna liczba iteracji algorytmu Newtona-Raphsona
  LIMPTS	Maksymalna liczba par wartości w pliku wyjściowym dla każdej krzywej napięcia

• Na karcie DC Analysis zdefiniuj progi tolerancji i ustawienia wartości granicznych dla różnych parametrów związanych z analizą DC.

Ustawianie tolerancji

Domyślnie zdefiniowano testy przeregulowania dodatniego i ujemnego, ponieważ są to prawdopodobnie najlepsze parametry do określania, które sieci mogą sprawiać najwięcej problemów. Cztery domyślne reguły tolerancji oraz wszystkie reguły integralności sygnałów ustawione na schemacie lub PCB są włączone i wykonywane podczas pierwszej analizy projektu. Aby włączyć lub wyłączyć te reguły, kliknij przycisk Menu w panelu Signal Integrity i wybierz Set Tolerances. Zostanie wyświetlone okno dialogowe Set Screening Analysis Tolerances.

Okno dialogowe Set Screening Analysis Tolerances

Kliknij pole wyboru Enabled obok typu reguły, aby włączyć wykonywanie tej reguły podczas analizy projektu.

Kliknij PCB Signal Integrity Rules (jeśli nie pracujesz w trybie obejmującym wyłącznie schemat), aby otworzyć okno dialogowe PCB Rules and Constraints Editor, w którym można dodawać lub modyfikować wymagane reguły integralności sygnałów. Klikaj OK, aż powrócisz do panelu Signal Integrity.

Przygotowywanie analiz

Przed uruchomieniem analiz należy wybrać sieci przeznaczone do dalszej analizy. Można również edytować bufory, aby wyświetlić lub zmienić technologię wykonania komponentu i właściwości wyprowadzeń, a w razie potrzeby dodać terminacje do sieci.

Wybieranie sieci do analizy

Aby przeprowadzić dalszą analizę sieci (odbić i/lub przesłuchów), należy wybrać sieci na liście po prawej stronie panelu Signal Integrity. Kliknij dwukrotnie sieć na liście po lewej stronie, aby ją wybrać i przenieść na listę po prawej stronie. Możesz też użyć przycisków strzałek, aby dodawać sieci do wybranych lub je stamtąd usuwać. Aby zaznaczyć wiele sieci na liście po lewej stronie, przytrzymaj klawisz Shift lub Ctrl.

Możesz wskazać wybrane sieci w odpowiednim dokumencie schematu lub PCB, wybierając opcje Cross Probe z menu kontekstowego. Dokument docelowy zostanie uaktywniony w obszarze projektowym, a wybrane sieci zostaną wyświetlone zgodnie z metodami wyróżniania zdefiniowanymi na stronie System – Navigation okna dialogowego Preferences.

Po wybraniu sieci w ten sposób można je dodatkowo skonfigurować przed uruchomieniem symulacji.

Ustawianie sieci zakłócanych i zakłócających

W przypadku analiz przesłuchów konieczne jest ustawienie sieci zakłócanej lub zakłócającej. Ze względu na charakter analizy ta funkcja jest dostępna tylko po wybraniu co najmniej dwóch sieci (przeniesieniu ich na listę po prawej stronie).

Zaznacz sieć na liście po prawej stronie, kliknij ją prawym przyciskiem myszy i wybierz odpowiednio Set Aggressor lub Set Victim. Status sieci zostanie zaktualizowany. Aby usunąć te ustawienia sieci, wybierz Clear Status z menu kontekstowego.

Ustawianie kierunku pinów dwukierunkowych

Można ustawić kierunek pinów dwukierunkowych w danej sieci. W tym celu zaznacz odpowiednią sieć na liście w prawym górnym rogu. Poniżej zostanie wyświetlona lista pinów tej sieci. Na liście pinów zmień status wejścia/wyjścia każdego wybranego pinu dwukierunkowego, klikając go prawym przyciskiem myszy i wybierając status z menu kontekstowego. Te ustawienia wejścia/wyjścia zostaną zapisane wraz z projektem i będą dostępne przy następnym użyciu panelu.

Możesz również wskazać pin/pad w odpowiednim dokumencie schematu lub PCB, wybierając opcje Cross Probe z menu kontekstowego. Dokument docelowy zostanie uaktywniony w obszarze projektowym, a wybrany pin/pad zostanie wyświetlony zgodnie z metodami wyróżniania zdefiniowanymi na stronie System – Navigation okna dialogowego Preferences.

Edycja buforów

Może zajść potrzeba wyświetlenia lub zmiany technologii komponentu i właściwości pinów, takich jak modele wejściowe i wyjściowe oraz kierunek pinów. Można modyfikować tylko komponenty podłączone do sieci aktualnie wybranej na liście po prawej stronie. Opcja Edit Buffer w menu kontekstowym listy pinów umożliwia otwarcie okna dialogowego z danymi komponentu.

Wyświetlane okno dialogowe i opcje zależą od typu komponentu, do którego należy pin, np. rezystora, układu scalonego, tranzystora BJT itp. Pokazane okno dialogowe Integrated Circuit dotyczy komponentu typu układ scalony.

Okno dialogowe Integrated Circuit

Wybranie Technology i Direction pinu spowoduje wyświetlenie listy odpowiednich modeli wejściowych i/lub wyjściowych do wyboru. Zmiany technologii i kierunku są wykorzystywane wyłącznie lokalnie w analizie i nie zostaną zachowane po zresetowaniu panelu.

Pola komponentu Technology, Input Model i Output Model są zależne od kontekstu. Po wybraniu technologii komponentu jego domyślne modele są pobierane z tej technologii. Jeśli jednak do pinów przypisano już konkretne modele (na przykład podczas importowania modelu IBIS), zmiana technologii komponentu nie spowoduje ponownego przypisania modeli do tych pinów.

Terminacje

Oscylacje widoczne w przebiegu sygnału wynikają z wielokrotnych odbić w powiązanej linii transmisyjnej (ścieżce). Te odbicia, nazywane również „dzwonieniem”, występują w projektach PCB najczęściej z powodu niedopasowania impedancji nadajnika i odbiornika — zwykle wtedy, gdy nadajnik ma niską impedancję, a odbiornik wysoką.

Uzyskanie dobrej jakości sygnału na obciążeniu w idealnym przypadku oznaczałoby całkowity brak odbić (brak dzwonienia). Poziom dzwonienia można ograniczyć do wartości akceptowalnej dla projektu przez zastosowanie terminacji.

Panel Signal Integrity zawiera narzędzie doboru terminacji, które umożliwia wstawianie „wirtualnych terminacji” do sieci w określonym przez użytkownika miejscu. Pozwala to testować różne strategie terminacji bez wprowadzania fizycznych zmian na płytce.

Dostępne są następujące symulacje terminacji:

• Series Res
• Parallel Res to VCC
• Parallel Res to GND
• Parallel Res to VCC and GND
• Res and Cap to GND
• Parallel and Cap to GND
• Parallel Schottky Diodes

Każdy typ terminacji można włączyć lub wyłączyć na liście terminacji. Podczas analizy odbić i przesłuchów można włączyć wiele typów terminacji — dla każdego z nich zostanie wygenerowany osobny zestaw przebiegów. Pozwala to określić, którą terminację najlepiej dodać do projektu, aby uzyskać optymalną jakość sygnału w liniach transmisyjnych, a tym samym ograniczyć odbicia (dzwonienie) do akceptowalnego poziomu.

Po uruchomieniu analizy odbić lub przesłuchów każdy włączony typ terminacji zostanie przetestowany i wygeneruje osobny zestaw przebiegów. W przypadku użycia terminacji Serial Res zostanie ona umieszczona na wszystkich pinach wyjściowych wybranej sieci. W przypadku pozostałych typów terminacja zostanie umieszczona na wszystkich pinach wejściowych sieci.

Aby uzyskać najlepsze wyniki dla terminacji, należy również ustawić wartości użytych elementów na podstawie charakterystyki sieci.

• Po wybraniu terminacji poniżej zostanie wyświetlony jej schemat. Umożliwia on ustawienie wartości minimalnych i maksymalnych rezystorów oraz kondensatorów używanych w terminacjach.
• Wartości minimalne i maksymalne są używane, gdy liczba kroków przemiatania (widoczna na liście terminacji) jest ustawiona na wartość większą niż jeden.
• Aby uzyskać więcej informacji o danym typie terminacji, wybierz go i kliknij przycisk ? (Pomoc). Po włączeniu opcji Suggest sugerowane wartości zostaną obliczone (zgodnie ze wzorem podanym w wyskakującym oknie informacyjnym dla danego typu terminacji) i wyświetlone na szaro. Możesz zaakceptować te wartości lub wyłączyć opcję Suggest i wprowadzić własne wartości zgodnie z potrzebami.
• Jeśli chcesz przeprowadzić analizę z przemiataniem zakresu wartości elementów terminujących, upewnij się, że opcja Perform Sweep jest włączona, i ustaw wymaganą liczbę Sweep Steps podczas wykonywania analiz. Wartości używane w kolejnych przebiegach analizy będą zależeć od wprowadzonych wartości minimalnych i maksymalnych oraz wartości wybranej w polu Sweep Steps (np. jeśli Sweep Steps ma wartość 2, w pierwszym przebiegu analizy zostanie użyta wartość minimalna, a w drugim — maksymalna). Pamiętaj, że dla każdego przebiegu zostanie wygenerowany osobny zestaw przebiegów sygnałów w celu ich porównania.

Umieszczanie terminacji na schemacie

Po wygenerowaniu przebiegów sygnałów i ustaleniu optymalnej terminacji można umieścić ją bezpośrednio na arkuszu schematu. Służy do tego menu kontekstowe dostępne na liście Termination. Pamiętaj, że umieszczana terminacja będzie dotyczyć wyłącznie aktualnie wybranej sieci.

Aby faktycznie umieścić wybrany obwód terminujący na schemacie, zamiast używać go jedynie jako „wirtualnej terminacji”:

1. Kliknij prawym przyciskiem myszy w sekcji Termination panelu Signal Integrity i wybierz Place on Schematic.

2. Zostanie wyświetlone okno dialogowe Place Termination, w którym można ustawić różne właściwości, takie jak komponenty biblioteczne używane jako elementy terminujące, automatyczne lub ręczne rozmieszczanie, umieszczanie przy wszystkich odpowiednich wyprowadzeniach lub tylko przy wybranym wyprowadzeniu oraz dokładne wartości elementów. Kliknij OK, aby kontynuować.

   
   Okno dialogowe Place Termination

3. Analizator integralności sygnałów odnajduje źródłowy dokument schematu, do którego należy dane wyprowadzenie. Następnie w wolnym miejscu dokumentu dodaje niezbędne elementy o odpowiednich wartościach (rezystory, kondensatory lub inne wymagane elementy) oraz obiekty zasilania. Podłącz ten obwód terminujący do odpowiedniego wyprowadzenia na schemacie.

Pamiętaj, że po tej operacji prawdopodobnie nadal trzeba będzie poprawnie połączyć elementy z wyprowadzeniem. Ponadto, jeśli projekt obejmuje również PCB, konieczne będzie zsynchronizowanie zmian i poprowadzenie połączeń na płytce. Aby dodać te elementy również do PCB, zsynchronizuj projekt, wybierając Design » Update PCB.

Uruchamianie analiz

Po odpowiednim skonfigurowaniu sieci (i wybraniu opcji terminacji) kliknij przycisk Reflections lub Crosstalks w panelu Signal Integrity, aby wygenerować przebiegi sygnałów.

• W analizie odbić można symulować jedną lub więcej sieci. Należy jednak ograniczyć ich liczbę do rozsądnej wartości, ponieważ analiza dużej liczby sieci znacznie wydłuża czas obliczeń.

  Analizator integralności sygnałów oblicza napięcia w węzłach sieci, korzystając z informacji o trasowaniu i warstwach PCB oraz powiązanych modeli buforów wejścia/wyjścia nadajników i odbiorników. Dwuwymiarowy solver pola automatycznie oblicza parametry elektryczne linii transmisyjnych. Modelowanie zakłada, że straty związane z rezystancją ścieżek dla prądu stałego są na tyle małe, że można je pominąć.

• Do analizy przesłuchów należy wybrać co najmniej dwie sieci. Zwykle analizuje się jednocześnie dwie lub trzy sieci — najczęściej daną sieć i jej dwóch bezpośrednich sąsiadów.

  Poziom przesłuchów (lub zakłóceń elektromagnetycznych, EMI) jest wprost proporcjonalny do odbić na linii sygnałowej. Jeśli spełnione są warunki dotyczące jakości sygnału, a odbicia zostaną ograniczone do niemal pomijalnego poziomu dzięki prawidłowej terminacji, czyli sygnał dociera do miejsca docelowego przy minimalnym rozpraszaniu, przesłuchy również zostaną zminimalizowane. Więcej informacji można znaleźć w sekcji Terminacje.

  Analiza przesłuchów jest możliwa wyłącznie podczas analizy integralności sygnałów wykonywanej po zakończeniu trasowania, z poziomu dokumentu projektu PCB. Wynika to z faktu, że ten typ analizy wymaga sieci z poprowadzonymi ścieżkami.

Po kliknięciu przycisku rozpoczyna się analiza i generowany jest plik danych symulacji (<ProjectName>.sdf). Plik ten otwiera się na osobnej karcie, prezentując wyniki analiz w edytorze SimData.

Więcej informacji można znaleźć w sekcji Praca z wynikami analizy integralności sygnałów.