Gdy projekt jest przygotowany do analizy integralności sygnału (Signal Integrity, SI) zgodnie z wymaganiami, skonfiguruj i uruchom samą analizę, jak opisano na tej stronie.
Konfigurowanie opcji ustawień SI
Po wybraniu Tools » Signal Integrity i przypisaniu modeli do wszystkich komponentów, okno dialogowe SI Setup Options zostanie wyświetlone przy pierwszym uruchomieniu tego polecenia w otwartym projekcie.
Okno dialogowe SI Setup Options
-
Ustaw wymaganą impedancję ścieżek oraz średnią długość ścieżki. Te cechy trasowania są wymagane tylko wtedy, gdy istnieją sieci, które nie zostały jeszcze przeniesione na PCB, lub sieci nierozprowadzone na PCB.
Zwróć uwagę, że zakładki Supply Nets i Stimulus są wyświetlane wyłącznie w trybie „tylko schemat”.
-
Kliknij Analyze Design, aby uruchomić wstępną, domyślną analizę przesiewową i wyświetlić panel Signal Integrity, z którego możesz dalej wybierać sieci do analizy pod kątem odbić lub przesłuchów.
Cztery domyślne reguły tolerancji oraz wszystkie reguły Signal Integrity ustawione na schemacie lub PCB są domyślnie włączone i uruchamiane przy pierwszej analizie projektu. Te tolerancje można później ustawić w panelu Signal Integrity, klikając przycisk Menu i wybierając Set Tolerances.
Opcje ustawień Signal Integrity w trybie tylko schematu
Jeśli w projekcie nie ma dostępnej płytki PCB, możesz w dowolnym momencie zmienić opcje ustawień SI, klikając przycisk Menu w panelu Signal Integrity i wybierając Setup Options. Zostanie wyświetlone okno dialogowe SI Setup Options.
Zakładka Track Setup umożliwia konfigurację domyślnej długości ścieżek podczas symulacji. Nie jest to używane, gdy w projekcie jest PCB, ponieważ PCB korzysta z reguł szerokości; tzn. jeśli opcja Use Manhattan length jest wyłączona, PCB używa tej wartości. W tej zakładce ustaw również Track Impedance.
Kliknij zakładki Supply Nets i Stimulus, aby wyświetlić i włączyć informacje o regułach sieci i wymuszeń (stimulus). Zakładki te stanowią alternatywny interfejs do definiowania tych cech, inny niż standardowa metoda dostarczania reguł na PCB lub schemacie.
Zakładki okna dialogowego SI Setup Options po otwarciu w trybie tylko schematu
Korzystanie z panelu Signal Integrity
Po wykonaniu wstępnej konfiguracji panel Signal Integrity zostanie wypełniony danymi z analizy przesiewowej, która właśnie została uruchomiona. Wyniki tej analizy oraz informacja, które sieci przeszły poszczególne testy, są wyświetlane w liście po lewej stronie panelu. Problematyczne sieci można następnie analizować bardziej szczegółowo, uruchamiając szybkie analizy odbić i przesłuchów. Możliwość dodawania wirtualnych terminacji pozwala ustalić, jakie dodatkowe elementy obwodu należy dodać do projektu, aby rozwiązać te problemy, a tym samym uzyskać możliwie najlepszą integralność sygnału.
Panel Signal Integrity służy do konfigurowania i sterowania procesem analizy integralności sygnału.
-
Zwróć uwagę, że w systemie istnieje tylko jedna kopia tego panelu, więc ponowne uruchomienie Tools » Signal Integrity wyczyści bieżący panel i załaduje go ponownie z nowym zestawem wyników. Można tego użyć do odświeżenia wyników po wprowadzeniu zmian w dokumentach PCB lub schematu w projekcie albo podczas rozpoczynania analizy nowego projektu.
-
Przycisk Reanalyze Design umożliwia ponowne wykonanie analizy przesiewowej dla bieżącego projektu i należy go użyć, jeśli wprowadzono jakiekolwiek zmiany w dokumentach projektu. Dzięki temu masz pewność, że wyniki są aktualne. Nie trzeba ponownie analizować projektu po dodaniu/edycji reguł integralności sygnału, ponieważ wyniki przesiewu są porównywane z włączonymi tolerancjami reguł w czasie rzeczywistym.
Wyświetlanie wyników przesiewu
Wstępna analiza przesiewowa zapewnia szybką symulację wielu sieci, aby dostarczyć więcej informacji i zidentyfikować sieci krytyczne do dokładniejszego sprawdzenia, np. szczegółowej analizy odbić i/lub przesłuchów. Lista po lewej stronie wyświetla wyniki tej analizy w formie tabelarycznej. Dla każdej sieci w projekcie można wyświetlić następujące informacje w kolumnach:
Net
|
Nazwa sieci oraz graficzna reprezentacja jej stanu. Ta kolumna jest wyświetlana na stałe.
|
Status
|
Tekstowa reprezentacja stanu analizy przesiewowej sieci. Ta kolumna jest domyślnie wyświetlana.
|
Analysis Errors
|
Informacja, dlaczego nie można przeanalizować danej sieci.
|
Base Value
|
Napięcie, do którego sygnał w sieci ustala się w stanie niskim.
|
Falling Edge Flight Time
|
Czas, jaki zajmuje opadanie sygnału w sieci do napięcia progowego, pomniejszony o czas, jaki zajęłoby opadanie do napięcia progowego dla obciążenia referencyjnego (podłączonego bezpośrednio do wyjścia).
|
Falling Edge Overshoot
|
Maksymalne przeregulowanie (dzwonienie poniżej wartości bazowej) na zboczu opadającym sygnału. Ta kolumna jest domyślnie wyświetlana.
|
Falling Edge Slope
|
Czas, jaki zajmuje opadanie sygnału w sieci od napięcia progowego (VT) do poprawnego stanu niskiego (VIL).
|
Falling Edge Undershoot
|
Maksymalne niedoregulowanie (dzwonienie powyżej wartości bazowej) na zboczu opadającym sygnału. Ta kolumna jest domyślnie wyświetlana.
|
Length
|
Całkowita długość sieci (suma długości wszystkich poprowadzonych segmentów ścieżek w sieci).
|
Impedance
|
Średnia impedancja sieci (w omach). Jest to średnia impedancji każdego segmentu ścieżki, ważona jego długością.
|
Rising Edge Flight Time
|
Czas, jaki zajmuje wysterowanie sygnału w sieci do napięcia progowego, pomniejszony o czas, jaki zajęłoby wysterowanie obciążenia referencyjnego (podłączonego bezpośrednio do wyjścia) do napięcia progowego.
|
Rising Edge Overshoot
|
Maksymalne przeregulowanie (dzwonienie powyżej wartości szczytowej) na zboczu narastającym sygnału. Ta kolumna jest domyślnie wyświetlana.
|
Rising Edge Slope
|
Czas, jaki zajmuje narastanie sygnału w sieci od napięcia progowego (VT) do poprawnego stanu wysokiego (VIH).
|
Rising Edge Undershoot
|
Maksymalne niedoregulowanie (dzwonienie poniżej wartości szczytowej) na zboczu narastającym sygnału. Ta kolumna jest domyślnie wyświetlana.
|
Routed
|
Informacja, czy sieć jest poprowadzona (w całości lub częściowo) w projekcie (True), czy całkowicie niepoprowadzona (False).
|
Top Value
|
Napięcie, do którego sygnał w sieci ustala się w stanie wysokim.
|
Użyj przycisku Menu lub kliknij prawym przyciskiem myszy w tabeli, aby uzyskać dostęp do podmenu Show/Hide Columns, z którego możesz włączać/wyłączać wyświetlanie kolumn danych zgodnie z potrzebami.
Każda sieć może należeć do jednej z trzech kategorii: Passed, Failed lub Not Analyzed.
 |
Sieć Passed miała wszystkie wartości w granicach określonych przez testy. |
 |
Sieć Failed miała co najmniej jedną wartość poza zdefiniowanymi poziomami tolerancji. Wszelkie wartości, które nie spełniają kryteriów, są oznaczone kolorem żółtym. |
 |
Sieć Not Analyzed z jakiegoś powodu nie mogła zostać poddana przesiewowi. Aby zobaczyć przyczynę, włącz kolumnę Analysis Errors. |
Sieci z błędami
Typowe powody niepowodzenia analizy sieci w przesiewie to m.in. obecność złącza, diody lub tranzystora oraz brak pinów wyjściowych albo występowanie wielu pinów wyjściowych. Gdy przesiewane są sieci zawierające piny dwukierunkowe i w sieci nie ma dedykowanego pinu wyjściowego, każdy pin dwukierunkowy jest symulowany osobno jako pin wyjściowy. Wyświetlany jest wynik najgorszego przypadku z tych symulacji.
Zwróć uwagę, że nawet jeśli sieć nie mogła zostać przeanalizowana w przesiewie, nadal może dać się sprawdzić w symulacjach odbić i przesłuchów. Dla sieci zawierającej złącze możesz zasymulować złącze za pomocą równoważnego modelu impedancyjnego dodanego do tej sieci.
Możliwe jest, że sieci mają inne błędy, które doprowadzą do niepoprawnych wyników analizy zarówno w przesiewie, jak i w dalszych symulacjach. Takie sieci będą widoczne z całym wierszem zaznaczonym na czerwono. Ponadto sieci, które zostały zasymulowane (tj. sieci, które nie są jeszcze poprowadzone na PCB), są oznaczone jasnoszarym kolorem.
Sprawdzanie sieci z błędami lub nieprzeanalizowanych
Aby zobaczyć przyczynę dla sieci z błędem lub nieprzeanalizowanej:
-
Jeśli cały wiersz sieci jest podświetlony na czerwono, zaznacz go, a następnie kliknij prawym przyciskiem myszy i wybierz Show Errors. Spowoduje to również dodanie komunikatów do panelu Messages, które można wykorzystać do cross-probing w celu naprawy problemów.
-
Aby wyświetlić wszystkie dostępne informacje dla wybranej sieci, kliknij prawym przyciskiem myszy i wybierz Details. Okno dialogowe Full Details pokazuje wszystkie wyniki analizy przesiewowej, które mogą być wyświetlane w tabeli wyników, a także:
-
Component Count – ile komponentów ma pady połączone z wybraną siecią.
-
Track Count – ile pojedynczych poprowadzonych segmentów ścieżek składa się na całkowitą poprowadzoną sieć.
-
Minimum Impedance (Ohms) – minimalną impedancję sieci, z uwzględnieniem indywidualnych impedancji wszystkich segmentów ścieżek w sieci.
-
Maximum Impedance (Ohms) – maksymalną impedancję sieci, z uwzględnieniem indywidualnych impedancji wszystkich segmentów ścieżek w sieci.
-
Wybierz Cross Probe z menu kontekstowego (lub kliknij Menu), aby wykonać cross-probing do wybranej sieci na schemacie lub na PCB.
Użyj skrótu klawiszowego F4, aby przełączać wyświetlanie panelu Signal Integrity (oraz innych paneli, które są aktualnie w trybie „pływającym”), co pozwala szybko przełączać się między panelem a projektem.
-
Wyświetl, które sieci są sprzężone z pojedynczą siecią lub grupą sieci, zaznaczając żądane sieci, a następnie klikając prawym przyciskiem myszy i wybierając Find Coupled Nets. Spowoduje to zaznaczenie wszystkich sieci sprzężonych z wybranymi sieciami. Kryteria uznawania sieci za sprzężone można skonfigurować w oknie dialogowym Signal Integrity Preferences (dostępnym po kliknięciu przycisku Menu i wybraniu Preferences w panelu Signal Integrity).
-
Przydatne informacje można skopiować do schowka i wkleić do innych aplikacji w celu dalszego przetwarzania lub raportowania. Zaznacz wymagane sieci i wybierz Copy z menu kontekstowego. Dodatkowo wyświetlane informacje można dostosować, wybierając, które kolumny mają być pokazywane, za pomocą polecenia Show/Hide Columns z menu kontekstowego.
- Raport prezentujący wyniki wygenerowane przez analizę jest również dostępny po wybraniu Display Report z menu kontekstowego (prawy przycisk myszy) w panelu Signal Integrity. Spowoduje to otwarcie pliku raportu
Signal Integrity Tests Report.txt w Edytorze tekstu oraz dodanie go do projektu.
Ustawianie preferencji
Możesz określić różne preferencje, które mają zastosowanie do wszystkich zdefiniowanych analiz. Obejmują one ustawienia ogólne, metodę całkowania oraz progi dokładności. Wszelkie zmiany wprowadzone w preferencjach będą dotyczyć wszystkich projektów.
Kliknij przycisk Menu w panelu Signal Integrity i wybierz Preferences, aby otworzyć okno dialogowe Signal Integrity Preferences.
Okno dialogowe Signal Integrity Preferences
Wszystkie preferencje Signal Integrity można przywrócić do wartości domyślnych, klikając przycisk Defaults w oknie dialogowym.
-
Użyj zakładki General, aby ustawić opcje obsługi błędów, które wyświetlają podpowiedzi i/lub ostrzeżenia, gdy w projekcie występują błędy związane z wykonywaniem analizy Signal Integrity. Wszelkie napotkane podpowiedzi lub ostrzeżenia zostaną wypisane jako komunikaty w panelu Messages. Jeśli opcja Show Warnings jest włączona i istnieją ostrzeżenia, podczas próby uzyskania dostępu do panelu Signal Integrity pojawi się okno potwierdzenia ostrzeżenia. Dodatkowo możesz zdecydować o ukryciu panelu Signal Integrity po wybraniu wyświetlania przebiegów. Możesz także zdefiniować domyślne jednostki dla pomiarów Signal Integrity oraz to, czy tytuły wykresów i wykresy FFT będą wyświetlane, gdy wynikowe przebiegi są pokazywane w edytorze SimData.
-
Zakładka Configuration definiuje różne progi związane z symulacją, takie jak maksymalna odległość między sprzężonymi sieciami oraz minimalna długość, aby odcinek był uznany za sprzężony.
-
Zakładka Integration definiuje metodę całkowania numerycznego używaną do analizy. Metoda Trapezoidal jest relatywnie szybka i dokładna, ale w pewnych warunkach ma tendencję do oscylacji. Metody Gear wymagają dłuższego czasu analizy, ale zwykle są bardziej stabilne. Zastosowanie wyższego rzędu Gear teoretycznie prowadzi do dokładniejszych wyników, ale wydłuża czas analizy. Domyślnie ustawione jest Trapezoidal.
-
Zakładka Accuracy w oknie dialogowym Signal Integrity Preferences definiuje progi tolerancji oraz ustawienia limitów dla różnych algorytmów obliczeniowych wykorzystywanych w analizie.
Accuracy Options
| Opcja |
Opis |
| RELTOL |
Tolerancja względna przy obliczaniu bieżących wartości napięcia |
| ABSTOL |
Tolerancja bezwzględna przy obliczaniu wartości prądu |
| VNTOL |
Tolerancja bezwzględna przy obliczaniu wartości napięcia |
| TRTOL |
Współczynnik szacowania błędu całkowania |
| NRVABS |
Ograniczenie błędu obcięcia z użyciem algorytmu Newtona-Raphsona |
| DTMIN |
Minimalny dopuszczalny krok czasowy |
| ITL |
Maksymalna liczba iteracji z użyciem algorytmu Newtona-Raphsona |
| LIMPTS |
Maksymalna liczba par wartości w pliku wyjściowym dla każdej krzywej napięcia |
-
Użyj zakładki DC Analysis, aby zdefiniować progi tolerancji oraz ustawienia limitów dla różnych parametrów związanych z analizą DC.
Ustawianie tolerancji
Domyślne testy przeregulowania (overshoot) i niedoregulowania (undershoot) są zdefiniowane, ponieważ są to prawdopodobnie najlepsze cechy do określenia, które sieci mogą być najbardziej problematyczne. Cztery domyślne reguły tolerancji oraz wszelkie reguły Signal Integrity ustawione na schemacie lub PCB są domyślnie włączone i uruchamiane przy pierwszej analizie projektu. Aby włączyć lub wyłączyć te reguły, kliknij przycisk Menu w panelu Signal Integrity i wybierz Set Tolerances. Zostanie wyświetlone okno dialogowe Set Screening Analysis Tolerances.
Okno dialogowe Set Screening Analysis Tolerances
Kliknij pole wyboru Enabled obok typu reguły, aby włączyć uruchamianie tej reguły podczas analizy projektu.
Kliknij PCB Signal Integrity Rules (jeśli nie jesteś w trybie tylko schematu), aby otworzyć okno dialogowe PCB Rules and Constraints Editor, w którym możesz dodać lub zmodyfikować wymagane reguły Signal Integrity. Klikaj OK, aż wrócisz do panelu Signal Integrity.
Przygotowanie analiz
Przed uruchomieniem analiz należy wybrać sieci do dalszej analizy. Możesz także edytować bufory, aby wyświetlić lub zmienić technologię elementu oraz właściwości wyprowadzeń, a także dodać terminacje do sieci, jeśli jest to wymagane.
Wybieranie sieci do analizy
Aby wykonać dalszą analizę sieci (odbicia i/lub przesłuch), sieci muszą zostać wybrane na liście po prawej stronie panelu Signal Integrity. Kliknij dwukrotnie sieć na liście po lewej stronie, aby ją wybrać i przenieść na listę po prawej. Alternatywnie użyj przycisków strzałek, aby przenosić sieci do i z tego stanu zaznaczenia. Możesz zaznaczać wiele sieci na liście po lewej stronie, przytrzymując klawisze Shift lub Ctrl .
Możesz wykonać cross-probing do wybranej(-ych) sieci na odpowiednim dokumencie schematu lub PCB, wybierając opcje Cross Probe z menu kontekstowego. Dokument docelowy zostanie uaktywniony w obszarze roboczym, a wybrana(-e) sieć(-ci) zostanie(-ą) wyświetlona(-e) zgodnie z metodami podświetlania zdefiniowanymi na stronie System – Navigation w oknie dialogowym Preferences.
Gdy sieci znajdują się w tym stanie zaznaczenia, możliwa jest ich dalsza konfiguracja przed uruchomieniem symulacji.
Ustawianie sieci ofiary i agresora
W przypadku analiz przesłuchu konieczne jest ustawienie sieci jako ofiary (victim) lub agresora (aggressor). Zwróć uwagę, że ze względu na charakter analizy funkcja ta jest dostępna tylko wtedy, gdy wybrano (przeniesiono na listę po prawej) co najmniej dwie sieci.
Wybierz sieć na prawej liście sieci, kliknij prawym przyciskiem myszy i wybierz odpowiednio Set Aggressor lub Set Victim. Status sieci zostanie zaktualizowany. Aby cofnąć ustawienie, wybierz Clear Status z menu kontekstowego.
Ustawianie kierunku pinów dwukierunkowych
Możliwe jest ustawienie kierunku pinów dwukierunkowych w danej sieci. Aby ustawić kierunek, wybierz daną sieć na górnej liście po prawej stronie. Poniżej zostanie wyświetlona lista pinów dla tej sieci. Na liście pinów zmień status wej./wyj. dla każdego wybranego pinu dwukierunkowego, klikając prawym przyciskiem myszy i wybierając status z menu kontekstowego. Te ustawienia wej./wyj. zostaną zapisane w projekcie na następny raz, gdy użyjesz tego panelu.
Możesz także wykonać cross-probing do pinu/pada na odpowiednim dokumencie schematu lub PCB, wybierając opcje Cross Probe z menu kontekstowego. Dokument docelowy zostanie uaktywniony w obszarze roboczym, a wybrany pin/pad zostanie wyświetlony zgodnie z metodami podświetlania zdefiniowanymi na stronie System – Navigation w oknie dialogowym Preferences.
Edycja buforów
Możesz chcieć wyświetlić lub zmienić technologię elementu oraz właściwości pinów, takie jak modele wejściowe i wyjściowe oraz kierunek pinu. Możesz modyfikować tylko komponenty dołączone do aktualnie wybranej sieci na liście po prawej stronie. Użycie opcji Edit Buffer w menu kontekstowym na liście pinów zapewnia dostęp do okna dialogowego danych komponentu.
Wyświetlane okno dialogowe i dostępne opcje będą zależeć od typu komponentu, do którego należy pin, np. rezystor, układ scalony, BJT itp. Pokazane okno dialogowe Integrated Circuit dotyczy komponentu typu IC.
Okno dialogowe Integrated Circuit
Wybranie pinu Technology i Direction spowoduje wyświetlenie listy odpowiednich modeli wejściowych i/lub wyjściowych do wyboru. Zmiany technologii i kierunku są używane wyłącznie lokalnie w analizie i nie zostaną zapisane po zresetowaniu panelu.
Pola Technology, Input Model i Output Model dla elementu są zależne od kontekstu. Gdy wybierzesz technologię elementu, domyślne modele elementu są pobierane z tej technologii. Zwróć uwagę, że jeśli konkretne modele pinów zostały już przypisane (na przykład w ramach importu modelu IBIS), zmiana technologii elementu nie spowoduje ponownego przypisania modeli pinów dla tych pinów.
Zwróć uwagę, że w rzeczywistości edytujesz właściwości pinu, a nie całego komponentu, mimo że możesz zmienić technologię komponentu. Wszelkie zmiany wprowadzone poleceniem Edit Buffer (lub przez dwukrotne kliknięcie pinu) nadpiszą wszelkie ustawienia technologii/modelu pinu utworzone podczas konfigurowania modelu Signal Integrity na schemacie.
Zwróć uwagę, że zmiany wprowadzone tą metodą NIE są zachowywane pomiędzy sesjami analizy — założeniem jest, że ta funkcja służy do szybkiej zmiany przypisanego modelu pinu w celu testowania scenariuszy „co jeśli”. Jeśli chcesz, aby przypisania były zachowywane, edytuj modele przypisane do komponentu zamiast edytować modele pinów.
Terminacje
Oscylacje widoczne na przebiegu sygnału wynikają z wielokrotnych odbić na powiązanej linii transmisyjnej (ścieżce). Te odbicia, czyli „dzwonienie” (ringing), występują najczęściej w projektach PCB z powodu niedopasowania impedancji nadajnika/odbiornika – zwykle wtedy, gdy nadajnik ma niską impedancję, a odbiornik wysoką.
Uzyskanie dobrej jakości sygnału na obciążeniu idealnie oznaczałoby brak odbić (brak dzwonienia). Poziom dzwonienia można zredukować do akceptowalnego dla projektu poziomu, stosując terminację.
Panel Signal Integrity zawiera doradcę terminacji, który umożliwia wstawianie do sieci „wirtualnych terminacji” w zdefiniowanym przez Ciebie miejscu. Dzięki temu możesz testować różne strategie terminacji bez wprowadzania fizycznych zmian na płytce.
Dostępne symulacje terminacji to:
-
Series Res
-
Parallel Res to VCC
-
Parallel Res to GND
-
Parallel Res to VCC and GND
-
Res and Cap to GND
-
Parallel and Cap to GND
-
Parallel Schottky Diodes
Każdy typ terminacji można włączyć lub wyłączyć na liście terminacji. Podczas wykonywania analiz odbić i przesłuchu można włączyć wiele typów terminacji — dla każdego z nich zostanie wygenerowany osobny zestaw przebiegów. Pozwala to określić najlepszą terminację do dodania do projektu, aby uzyskać optymalną jakość sygnału na liniach transmisyjnych, a tym samym zredukować odbicia (dzwonienie) do akceptowalnego poziomu.
Gdy uruchomiona zostanie analiza odbić (reflection) lub przesłuchów (crosstalk), zostanie przetestowany każdy włączony typ terminacji i dla każdego zostanie wygenerowany osobny zestaw przebiegów. Gdy użyta jest terminacja Serial Res, zostanie ona umieszczona na wszystkich pinach wyjściowych w wybranej sieci. Dla pozostałych typów terminacji terminacja zostanie umieszczona na wszystkich pinach wejściowych w sieci.
Aby uzyskać najlepsze wyniki dla terminacji, konieczne będzie również ustawienie wartości zaangażowanych elementów na podstawie charakterystyki sieci.
-
Gdy wybierzesz terminację, poniżej zostanie wyświetlony diagram przedstawiający tę terminację. Diagram ten umożliwia ustawienie zarówno wartości minimalnych, jak i maksymalnych dla rezystorów i kondensatorów używanych w terminacjach.
-
Wartości minimalne i maksymalne są używane, gdy liczba przebiegów (sweep count, widoczna na liście terminacji) jest ustawiona na wartość większą niż jeden.
-
Aby uzyskać więcej informacji o typie terminacji, wybierz go i kliknij przycisk ? (Help). Jeśli włączysz opcję Suggest, zostaną obliczone sugerowane wartości (zgodnie ze wzorem podanym w wyskakującym oknie informacyjnym dla każdego typu terminacji) i wyświetlone na szaro. Możesz zaakceptować te wartości albo wyłączyć opcję Suggest i wprowadzić własne wartości zgodnie z potrzebą.
-
Jeśli chcesz uruchomić analizę z przemiataną (swept) rozpiętością wartości dla elementów terminacji, upewnij się, że opcja Perform Sweep jest włączona, i ustaw wymaganą liczbę Sweep Steps podczas uruchamiania analiz. Wartości użyte w każdym kroku przemiatania analizy będą zależeć od wprowadzonych wartości minimalnych i maksymalnych oraz wartości wybranej w polu Sweep Steps (np. jeśli Sweep Steps ustawiono na 2, pierwsze przejście analizy użyje wartości minimalnej, a drugie — maksymalnej). Zwróć uwagę, że dla celów porównawczych zostanie wygenerowany osobny zestaw przebiegów dla każdego kroku przemiatania.
Umieszczanie terminacji na schemacie
Po utworzeniu przebiegów i wykryciu optymalnej terminacji może być pożądane umieszczenie tej terminacji bezpośrednio na arkuszu schematu. Można to zrobić z poziomu menu kontekstowego (prawy przycisk myszy) na liście Termination. Pamiętaj, że każde umieszczenie będzie dotyczyć wyłącznie aktualnie wybranej sieci.
Jeśli chcesz faktycznie umieścić wybrany układ terminacji na schemacie, zamiast tylko używać go jako „wirtualnej terminacji”:
-
Kliknij prawym przyciskiem w sekcji Termination panelu Signal Integrity i wybierz Place on Schematic.
-
Zostanie wyświetlone okno dialogowe Place Termination, umożliwiające ustawienie różnych właściwości, takich jak: które komponenty biblioteczne mają zostać użyte dla elementów terminacji, czy użyć rozmieszczenia automatycznego czy ręcznego, czy umieszczać na wszystkich odpowiednich pinach czy tylko na wybranym pinie, oraz jakie dokładnie wartości mają zostać użyte dla elementów. Kliknij OK, aby kontynuować.
Okno dialogowe Place Termination
-
Signal Integrity Analyzer znajduje źródłowy dokument schematu, do którego należy dany pin. Następnie, w wolnym miejscu dokumentu, doda wymagane elementy z poprawnymi wartościami (rezystory, kondensatory lub inne wymagane) oraz obiekty zasilania. Podłącz ten układ terminacji do odpowiedniego pinu na schemacie.
Zwróć uwagę, że prawdopodobnie nadal będzie konieczne poprawne podłączenie (okablowanie) komponentów do pinu. Dodatkowo, jeśli w grę wchodzi również PCB, elementy te będą musiały zostać zsynchronizowane i poprowadzone na PCB. Zsynchronizuj PCB, aby dodać również te elementy, wybierając Design » Update PCB.
Uruchamianie analiz
Po skonfigurowaniu sieci zgodnie z wymaganiami (i wybraniu ewentualnych opcji terminacji) kliknij przycisk Reflections lub Crosstalks w panelu Signal Integrity, aby wygenerować przebiegi.
-
Dla analizy Reflection można symulować jedną lub więcej sieci. Należy jednak utrzymać ich liczbę na rozsądnym poziomie, ponieważ czas analizy znacznie wzrośnie przy analizowaniu dużej liczby sieci.
Signal Integrity Analyzer oblicza napięcia w węzłach sieci, wykorzystując informacje o trasowaniu i warstwach z PCB oraz powiązane modele buforów I/O nadajnika i odbiornika. Dwuwymiarowy solver pola automatycznie oblicza charakterystykę elektryczną linii transmisyjnych. Modelowanie zakłada, że straty w torze DC są na tyle małe, że można je pominąć.
-
Dla analizy Crosstalk należy uwzględnić co najmniej dwie sieci. Zwykle podczas analizy przesłuchów rozpatruje się jednocześnie dwie lub trzy sieci — zazwyczaj daną sieć i jej dwóch najbliższych sąsiadów.
Poziom przesłuchów (lub zakres EMI) jest wprost proporcjonalny do odbić na linii sygnałowej. Jeśli zostaną spełnione warunki jakości sygnału, a odbicia zostaną zredukowane do poziomu niemal pomijalnego dzięki poprawnej terminacji sygnału — tzn. sygnał zostanie dostarczony do celu przy minimalnych odchyleniach — wówczas przesłuchy również zostaną zminimalizowane. Zobacz Terminations, aby uzyskać więcej informacji.
Analiza Crosstalk jest możliwa wyłącznie podczas wykonywania analizy integralności sygnału po trasowaniu (post-layout) z dokumentu projektu PCB. Wynika to z faktu, że do tego typu analizy wymagane są poprowadzone sieci.
Po kliknięciu przycisku analiza rozpoczyna się i generowany jest plik danych symulacji (<ProjectName>.sdf). Plik ten otwiera się jako osobna karta, wyświetlając wyniki analiz w edytorze SimData .
Zapoznaj się z Working with Signal Integrity Analysis Results, aby dowiedzieć się więcej.
Tłumaczenie SI