Trabalhando com o Mapeador de Pinos de FPGA

Num relance

Este artigo apresenta uma visão geral prática de como o FPGA Pin Mapper no Altium Designer vincula arquivos externos de pinos de FPGAs ou microcontroladores a componentes do esquemático, compara as atribuições de sinais entre os domínios do FPGA e da PCB e ajuda a aplicar atualizações em qualquer uma das direções, sem precisar reinserir manualmente os dados dos pinos. Ele aborda as fontes de arquivos compatíveis com Altera e Xilinx, explica a caixa de diálogo Pin Mapper e suas principais áreas, mostra as ações de sincronização e atualização disponíveis para cada pino e destaca recursos adicionais, como filtragem por componente, comandos de atualização em lote, exportação de relatórios de pinos e integração com fluxos de trabalho de troca de pinos. Se você busca uma maneira mais clara e rápida de gerenciar a sincronização de pinos entre as ferramentas de projeto e o seu esquemático, continue lendo para saber o que esperar e como começar.

- Saiba o que o FPGA Pin Mapper faz, quais fabricantes e tipos de arquivo ele suporta e como se integra ao fluxo de comparação de pinos entre FPGA e PCB.
- Veja como usar a caixa de diálogo Pin Mapper para analisar diferenças entre pinos, escolher ações de atualização e aplicar alterações ao esquemático ou ao arquivo externo de pinos.
- Entenda os benefícios adicionais para o fluxo de trabalho, incluindo ações em lote, filtragem por componente, exportação de relatórios de pinos e como o Pin Info se integra à troca de pinos no Altium Designer.
Aprofunde-se com a IA:

O Mapeador de Pinos FPGA está atualmente em versão beta.

A caixa de diálogo Pin Mapper do Altium Designer permite criar um vínculo entre um arquivo de pinos externo (como um arquivo exportado de ferramentas de FPGA ou microcontrolador (MC)) e um componente do esquemático e, em seguida, comparar os sinais dos pinos entre esses dois domínios (FPGA e PCB).

Como resultado dessa comparação de pinos, quaisquer alterações ou atualizações no arquivo de pinos externo podem ser transferidas para o esquemático, ou os dados dos pinos do esquemático podem ser enviados de volta ao arquivo de pinos. O principal objetivo do uso do Mapeador de Pinos é obter informações adicionais sobre os pinos dos componentes a partir de ferramentas externas (principalmente de FPGA e MC), para que esses dados possam ser usados na troca de pinos na caixa de diálogo Configurar Troca de Pinos. Isso elimina a necessidade de transferir manualmente os dados dos pinos entre os dois domínios.

Atualmente, o recurso de Mapeamento de Pinos do Altium Designer oferece suporte direto a dois fornecedores de FPGA: Altera e Xilinx. A intenção é ampliar essa lista de fornecedores no futuro.  Também há suporte ao formato de arquivo Pin Info da própria Altium, que pode ser usado como descrição de pinos de FPGA/MC para qualquer ferramenta de FPGA de terceiros ou para outros tipos de componentes.

Fluxo do Processo

  1. Arquivo de dados de pinos de origem das ferramentas de FPGA

    1. Para Altera Quartus® II v13.1:

      1. Abra o projeto implementado no Quartus.

      2. Selecione Assignments » Pin Planner.

      3. Selecione File » Export e salve o arquivo csv para uso no Altium Designer.

    2. Para Xilinx Vivado® 2017.4:

      1. Abra o projeto implementado no Vivado.
      2. Selecione File » Export » Export I/O Ports.
      3. Na caixa de diálogo Export I/O Ports, especifique csv como o tipo de porta de E/S a ser gerado e clique em OK.
  2. Acesse os dados de FPGA/MC do arquivo de pinos externo no Altium Designer:

    1. Clique com o botão direito em uma parte de um componente do esquemático e selecione Pin Mapping no menu de contexto, que abre a caixa de diálogo Pin Mapper.

  3. A caixa de diálogo Pin Mapper contém as seguintes partes (veja os rótulos na imagem):

    1. Mostra o nome e o caminho do arquivo de pinos de FPGA/MC de origem. O vínculo é estabelecido por meio do navegador de arquivos ().

    2. A Tabela de Pinos, onde as alterações nas atribuições de pinos de origem podem ser encontradas e aplicadas ao componente do esquemático, ou no sentido inverso. Use a seta à direita do nome de cada cabeçalho de coluna para ordenar a coluna em ordem crescente/decrescente. Clique no ícone de filtro no cabeçalho da coluna para acessar uma lista suspensa e filtrar o conteúdo da coluna.

    3. A pré-visualização do footprint, onde os pinos selecionados são destacados e os pinos podem ser exibidos por grupos usando a lista suspensa Preview mode. As opções incluem None, Bank Number, IO Pins e Diff Pair Pins. 

    4. O Part Selection do Componente, que filtra a tabela por parte. Isso também indica se uma parte está posicionada no esquemático e se cada parte está sincronizada com os dados do arquivo externo (veja os detalhes abaixo).

  4. Escolha um arquivo de pinos externo na caixa de diálogo Pin Mapper. Clique no botão para procurar e selecionar um arquivo de pinos em uma unidade local. Somente arquivos de pinos temporários da Xilinx ou Altera (*.csv) podem ser selecionados.

  5. Dependendo da ação anterior, a caixa de diálogo do Mapeador de Pinos oferecerá opções de solução para cada pino:

    1. (Sincronizado) – os nomes das redes dos pinos estão sincronizados; nenhuma alteração é necessária.

    2. (Atualizar Arquivo de Pinos) – transfere o nome da rede do esquemático para o arquivo de pinos FPGA externo (que é atualizado). Os nomes das redes do esquemático serão copiados para os nomes dos sinais no arquivo de pinos FPGA; o arquivo de pinos de origem csv é regravado.

    3. (Atualizar Esquemático) – altera o nome da rede no esquemático para corresponder ao nome do sinal no arquivo de pinos FPGA externo (o esquemático é atualizado). Os rótulos de rede no esquemático serão alterados para corresponder aos nomes dos sinais FPGA de origem.

    4. (Ignorar) – rejeita as alterações; nenhuma atualização será realizada.

    5. (Aviso) – há uma diferença não crítica na correspondência dos nomes dos pinos entre o esquemático e o arquivo externo (FPGA). Se desejar, selecione uma opção de atualização (ou Ignorar) no menu suspenso.

    6.  (Erro Fatal) – há uma diferença crítica na correspondência dos nomes dos pinos entre o esquemático e o arquivo externo (FPGA). Observe que esse Erro Fatal deve ser resolvido antes de realizar qualquer atualização. 

  6. Escolha a ação apropriada no menu suspenso do ícone para cada entrada (linha) da tabela e selecione Apply.

    1. Quando a ação é selecionada, os nomes das redes do esquemático serão copiados para os nomes dos sinais no arquivo de pinos FPGA – o arquivo de pinos de origem csv é regravado.

    2. Quando a ação é selecionada, os rótulos de rede no esquemático serão alterados para corresponder aos nomes dos sinais FPGA de origem.

Observe que o menu acessado com o botão direito em uma entrada da tabela oferece diversas opções de seleção em massa para atualizações dos nomes dos pinos.

Recursos Adicionais

  • O Part Selection da caixa de diálogo permite filtrar os pinos listados na tabela de mapeamento pela Parte selecionada. Você também pode verificar as Partes que não estão posicionadas no esquemático e as Partes que não estão sincronizadas com o arquivo FPGA externo (indicador vermelho).
  • Se houver várias partes de componentes vinculadas ao arquivo externo, a caixa de diálogo Pin Mapper permite alternar entre as opções para esse tipo de componente.
  • As tabelas em grade incluem os seguintes comandos no menu acessado com o botão direito:
    • Update All pins in Schematic - escolha atualizar todos os nomes de pinos no esquemático.
    • Update All pins in Pin File -  escolha atualizar todos os nomes de pinos no arquivo de pinos.
    • Ignore for All pins - escolha ignorar todos os pinos.
    • Update Selected pins in Schematic - escolha atualizar os nomes dos pinos selecionados no esquemático.
    • Update Selected pins in Pin File - escolha atualizar os nomes dos pinos selecionados no arquivo de pinos.
    • Ignore for Selected pins - escolha ignorar os pinos selecionados.
    • Default for All pins - escolha usar o padrão para todos os pinos.
    • Default for Selected pins - escolha usar o padrão para os pinos selecionados.
  • Se houver pinos com nomes de redes diferentes atribuídos no esquemático e no FPGA, isso poderá ser verificado em uma ERC, na qual eles serão exibidos como violações no painel Messages (ainda não implementado).
  • Se desejar iniciar o fluxo de trabalho com um arquivo de pinos FPGA a partir do esquemático, um arquivo de Relatório de Pinos Altium poderá ser gerado – selecione o botão Export na caixa de diálogo Pin Mapper.
  • Atualmente, apenas parâmetros gerais dos pinos podem ser copiados, mas está previsto o suporte a dados mais avançados, como grupos de troca, entre outros. No momento, a troca deve ser definida manualmente por meio da importação das alterações dos dados do arquivo de pinos FPGA.
  • Como o arquivo externo de pinos está vinculado a um componente, um novo modelo de componente (Pin Info) é criado e exibido na lista Models do painel Properties do componente. No futuro, isso facilitará a adição de dados de pinos de FPGA a um componente de biblioteca. A seção Models do painel também permite remover ou modificar o Pin Info.
  • Quando um componente possui um modelo Pin Info, parâmetros e opções adicionais de pinos ficam disponíveis para esse componente na caixa de diálogo Configurar troca de pinos.

    Observe que, quando um componente possui um modelo Pin Info atribuído, a coluna Pin Group (em Swap Data) na caixa de diálogo Configure Pin Swapping passa a ser somente leitura para impedir que os dados fiquem dessincronizados com o mapeamento de pinos. Para evitar isso, remova o modelo Pin Info das propriedades do componente ou o vínculo com o arquivo externo de informações de pinos (*.csv) da caixa de diálogo Pin Mapper.
AI-LocalizedLocalizado por IA
Caso encontre um problema, selecione o texto/imagem e primaCtrl + Enterpara nos enviar o seu feedback.
Contents
Disponibilidade de Recursos

Os recursos disponíveis para você dependem de qual solução Altium você possui – Altium Develop, Altium Agile Teams, Altium Agile Enterprise ou Altium Designer (com assinatura ativa).

Se você não vir um recurso documentado no software que está usando no momento, entre em contato com a equipe de vendas da Altium para saber mais.

Documentação Legada

A documentação do Altium Designer já não é versionada. Se precisar de aceder à documentação de versões anteriores do Altium Designer, visite a secção Documentação Legada da página de Outros Instaladores.