Руководство по FPGA Pin Mapper

Диалог Pin Mapper в Altium Designer позволяет создать связь между внешним файлом выводов (например, экспортированным из инструментов для FPGA или микроконтроллера (MC)) и компонентом на схеме, а затем сравнить сигналы выводов между этими двумя доменами (FPGA и PCB).

В результате этого сравнения выводов любые изменения или обновления во внешнем файле выводов могут быть перенесены на схему, либо данные по выводам со схемы могут быть переданы обратно в файл выводов. Основная цель использования Pin Mapper — получить дополнительную информацию о выводах компонента из внешних инструментов (в особенности FPGA и MC), чтобы эти данные можно было использовать для перестановки выводов (Pin Swapping) в диалоге Configure Pin Swapping. Это устраняет необходимость вручную переносить данные о выводах между двумя доменами.

В настоящее время функция Pin Mapping в Altium Designer напрямую поддерживает двух производителей FPGA — Altera и Xilinx. В дальнейшем планируется расширить этот список.  Также поддерживается собственный формат файла Altium Pin Info, который может использоваться как описание выводов FPGA/MC для любых сторонних инструментов FPGA либо для других типов компонентов.

Последовательность процесса

1. Исходный файл данных по выводам из инструментов FPGA

   1. Для Altera Quartus^® II v13.1:

      1. Откройте реализованный проект в Quartus.

      2. Выберите Assignments » Pin Planner.

      3. Выберите File » Export и сохраните файл csv для использования в Altium Designer.

   2. Для Xilinx Vivado^® 2017.4:

      1. Откройте реализованный проект в Vivado.
      2. Выберите File » Export » Export I/O Ports.
      3. В диалоге Export I/O Ports укажите csv как тип генерируемого порта ввода/вывода и нажмите OK.

2. Доступ к данным FPGA/MC из внешнего файла выводов в Altium Designer:

   1. Щёлкните правой кнопкой по части компонента на схеме и выберите Pin Mapping в контекстном меню — откроется диалог Pin Mapper.

      

3. Диалог Pin Mapper содержит следующие части (см. подписи на изображении):

   1. Отображает имя файла и путь к исходному файлу выводов FPGA/MC. Связь устанавливается через браузер файлов ().

   2. Таблица выводов (Pin Table), где можно обнаружить изменения назначений выводов в исходном файле и применить их к компоненту на схеме либо обратно.  Используйте стрелку справа от заголовка каждого столбца для сортировки по возрастанию/убыванию. Нажмите значок фильтра в заголовке столбца, чтобы открыть выпадающий список и отфильтровать содержимое столбца.

   3. Предпросмотр посадочного места (Footprint preview), где выбранные выводы подсвечиваются, а выводы можно отображать по группам с помощью выпадающего списка Preview mode.  Варианты включают None, Bank Number, IO Pins и Diff Pair Pins. 

   4. Фильтр по Part Selection компонента, который фильтрует таблицу по части (Part). Также он показывает, размещена ли часть на схеме, и синхронизирована ли каждая часть с данными внешнего файла (см. подробности ниже).
      

4. Выберите внешний файл выводов в диалоге Pin Mapper. Нажмите кнопку , чтобы перейти к файлу выводов на локальном диске и выбрать его. Можно выбрать только временные файлы выводов Xilinx или Altera (*.csv).

5. В зависимости от предыдущего действия диалог Pin Mapper предложит варианты решения для каждого вывода:

   1. (Synced) — имена цепей выводов синхронизированы, изменения не требуются.

   2. (Update Pin File) — перенести имя цепи со схемы во внешний файл выводов FPGA (файл будет обновлён).  Имена цепей со схемы будут скопированы в имена сигналов (Signal) в файле выводов FPGA; исходный файл csv будет перезаписан.

   3. (Update Schematic) — изменить имя цепи на схеме так, чтобы оно соответствовало имени сигнала (Signal) во внешнем файле выводов FPGA (схема будет обновлена).  Метки цепей на схеме изменятся в соответствии с исходными именами сигналов FPGA.

   4. (Ignore) — отклонить изменения, обновления выполняться не будут.

   5. (Warning) — есть некритичное расхождение в сопоставлении имён выводов между схемой и внешним (FPGA) файлом. При необходимости выберите вариант обновления (или Ignore) в выпадающем меню.

   6.  (Fatal Error) — есть критичное расхождение в сопоставлении имён выводов между схемой и внешним (FPGA) файлом. Обратите внимание: эту Fatal Error необходимо устранить перед выполнением любых обновлений. 

6. Выберите соответствующее действие в выпадающем меню значка для каждой записи (строки) в таблице и нажмите Apply.

   1. При выборе действия имена цепей со схемы будут скопированы в имена сигналов (Signal) в файле выводов FPGA — исходный файл csv будет перезаписан.

   2. При выборе действия метки цепей на схеме изменятся в соответствии с исходными именами сигналов FPGA.

Обратите внимание: контекстное меню (по правому клику) для записи таблицы предлагает набор вариантов массового выбора для обновления имён выводов.

Дополнительные возможности

• Параметр Part Selection в диалоге позволяет фильтровать выводы, перечисленные в таблице сопоставления, по выбранной части (Part). Также можно проверить части, которые не размещены на схеме, и части, которые не синхронизированы с внешним файлом FPGA (красный индикатор).
  
• Если с внешним файлом связано несколько частей компонента, диалог Pin Mapper позволяет переключаться между вариантами для такого типа компонента.
  
• Таблицы сетки включают следующие команды контекстного меню (правый клик):
  • Update All pins in Schematic - выбрать обновление всех имён выводов на схеме.
  • Update All pins in Pin File -  выбрать обновление всех имён выводов в файле выводов.
  • Ignore for All pins - выбрать игнорирование для всех выводов.
  • Update Selected pins in Schematic - выбрать обновление имён выбранных выводов на схеме.
  • Update Selected pins in Pin File - выбрать обновление имён выбранных выводов в файле выводов.
  • Ignore for Selected pins - выбрать игнорирование для выбранных выводов.
  • Default for All pins - выбрать использование значения по умолчанию для всех выводов.
  • Default for Selected pins - выбрать использование значения по умолчанию для выбранных выводов.
• Если есть выводы, для которых на стороне схемы и на стороне FPGA назначены разные имена цепей, это можно будет проверить в ERC, где они будут отображаться как нарушение на панели Messages (пока не реализовано).
• Если вы хотите начать рабочий процесс с файла выводов FPGA со стороны схемы, можно сгенерировать файл отчёта Altium Pin Report — нажмите кнопку Export в диалоге Pin Mapper.
• В настоящее время можно копировать только общие параметры выводов, однако планируется поддержка более продвинутых данных, таких как группа перестановки (Swap group) и т. п. На данный момент перестановку необходимо задавать вручную, импортируя изменения из данных файла выводов FPGA.
• Поскольку внешний файл выводов связан с компонентом, создаётся новая модель компонента (Pin Info), которая отображается в списке Models на панели Component Properties. В будущем это обеспечит простой способ добавлять данные выводов FPGA в библиотечный компонент. Раздел Models панели также позволяет удалить или изменить Pin Info.

• Когда у компонента есть модель Pin Info, для этого компонента в диалоге Configure Pin Swapping будут доступны дополнительные параметры и опции выводов.

  

  Обратите внимание: когда компоненту назначена модель Pin Info, столбец Pin Group (в разделе Swap Data) в диалоге Configure Pin Swapping становится доступным только для чтения, чтобы предотвратить рассинхронизацию данных с Pin Mapping. Чтобы избежать этого, удалите модель Pin Info из свойств части (Part) или удалите связь с внешним файлом информации о выводах (*.csv) в диалоге Pin Mapper.