配置信号完整性分析并运行

当设计已按要求准备好进行信号完整性分析后，请按本页所述配置并运行分析本身。

配置 SI 设置选项

当你选择Tools » Signal Integrity且所有器件都已分配模型后，首次在打开的项目上运行该命令时，会显示SI Setup Options对话框。

SI Setup Options对话框

1. 按需要设置走线阻抗和平均走线长度。只有在存在尚未传输到 PCB 的网络，或 PCB 中存在未布线网络时，才需要这些布线特性。

   请注意，Supply Nets和Stimulus选项卡仅在“仅原理图”模式下显示。
2. 单击Analyze Design运行初始的默认筛查分析，并显示Signal Integrity面板；在该面板中你可以进一步选择要进行反射或串扰分析的网络。

首次对设计进行分析时，将启用并运行四条默认容差规则，以及在原理图或 PCB 中设置的所有 Signal Integrity 规则。之后可在Signal Integrity面板中通过单击Menu按钮并选择Set Tolerances来设置这些容差。

仅原理图模式下的信号完整性设置选项

如果项目中没有可用的 PCB，你可以随时通过在Signal Integrity面板中单击Menu按钮并选择Setup Options来更改 SI 设置选项。此时会显示SI Setup Options对话框。

Track Setup选项卡允许配置仿真时走线的默认长度。当项目中存在 PCB 时不会使用该设置，因为 PCB 使用宽度规则；也就是说，如果Use Manhattan length选项被禁用，PCB 将使用此值。在该选项卡中也请设置Track Impedance。

单击Supply Nets和Stimulus选项卡以显示并启用网络与激励规则信息。这些选项卡提供了另一种定义这些特性的界面，不同于在 PCB 或原理图上通过常规方式提供规则。

在仅原理图模式下访问时，SI Setup Options对话框的各个选项卡

使用信号完整性面板

完成任何初始设置后，Signal Integrity面板将加载刚刚运行的筛查分析数据。该分析结果以及各网络是否通过各项测试的显示，会以列表形式呈现在面板左侧。随后可通过运行快速反射与串扰分析，对存在问题的网络进行更深入的分析。通过添加虚拟端接，你可以确定需要在设计中增加哪些附加电路来解决这些问题区域，从而获得最高效的信号完整性表现。

Signal Integrity面板用于配置并控制信号完整性分析流程。

查看筛查结果

初始筛查分析会对大量网络进行快速仿真，使你能够获取更多信息并识别需要进一步检查的关键网络，例如进行详细的反射和/或串扰分析。面板左侧列表以表格形式显示该分析结果。对于设计中的每个网络，可显示以下列信息：

使用Menu按钮或在表格中右键单击以访问Show/Hide Columns子菜单，在其中可按需启用/禁用数据列的显示。

每个网络可归为三类之一：Passed、Failed或Not Analyzed。

	Passed网络表示所有数值都在测试定义的边界范围内。
	Failed网络表示至少有一个数值超出定义的容差水平。任何失败的数值会以黄色标示。
	Not Analyzed网络表示由于某种原因无法进行筛查。要查看原因，请启用Analysis Errors列。

失败的网络

筛查中网络无法分析的常见原因包括：网络中包含连接器、二极管或晶体管，以及没有输出引脚或存在多个输出引脚。当筛查包含双向引脚且网络中没有专用输出引脚的网络时，会将每个双向引脚分别作为输出引脚进行仿真，并显示这些仿真中的最坏情况结果。

网络也可能存在其他错误，从而导致筛查及后续仿真中的分析结果不正确。这些网络会以整行条目显示为红色。此外，已进行仿真的网络（即尚未在 PCB 上布线的网络）会以浅灰色显示。

检查失败或未分析的网络

要查看失败或未分析网络的原因：

• 如果某个网络的整行以红色高亮显示，选中它，然后右键单击并选择Show Errors。这也会向Messages面板添加消息，可通过交叉探测来修复问题。

  

• 要查看所选网络的所有可用信息，右键单击并选择Details。Full Details对话框会显示结果表中可显示的所有筛查分析结果，以及以下内容：
  • Component Count – 有多少器件的焊盘连接到所选网络。
  • Track Count – 总布线网络由多少条独立的已布线走线段组成。
  • Minimum Impedance (Ohms) – 网络的最小阻抗，基于网络中所有走线段的单独阻抗计算。
  • Maximum Impedance (Ohms) – 网络的最大阻抗，基于网络中所有走线段的单独阻抗计算。

  

• 从右键菜单中选择Cross Probe（或单击Menu），可在原理图或 PCB 上交叉探测到所选网络。

  使用F4快捷键可切换显示Signal Integrity面板（以及当前处于“浮动”模式的其他面板），以便在面板与设计之间快速切换。
• 通过选择目标网络，然后右键单击并选择Find Coupled Nets，可显示与单个网络或一组网络耦合的网络。这将选中所有与这些已选网络耦合的网络。判定哪些网络被视为耦合的条件可在Signal Integrity Preferences对话框中配置（在Signal Integrity面板中单击Menu按钮并选择Preferences即可访问）。
• 可将有用信息复制到剪贴板并粘贴到其他应用程序中，以便进一步处理或生成报告。选择所需网络并从右键菜单中选择Copy。此外，还可通过从右键菜单中选择Show/Hide Columns命令来自定义显示信息（通过选择要显示的列）。
• 通过在 Signal Integrity 面板中从右键菜单选择 Display Report，还可以查看一份突出显示分析所生成结果的报告。这将会在文本编辑器中打开报告文件 Signal Integrity Tests Report.txt，并将其添加到项目中。

设置首选项

您可以指定适用于所有已定义分析的各种首选项。这些包括常规设置、积分方法以及精度阈值。对首选项所做的任何更改都将应用于所有项目。

在 Signal Integrity 面板中单击 Menu 按钮并选择 Preferences，以打开 Signal Integrity Preferences 对话框。

Signal Integrity Preferences 对话框

• 使用 General 选项卡来设置错误处理选项：当设计中存在与执行信号完整性分析相关的错误时，显示提示和/或警告。遇到的任何提示或警告都会作为消息列在 Messages 面板中。如果启用了 Show Warnings 选项且存在警告，则在尝试访问 Signal Integrity 面板时会出现警告确认对话框。此外，您还可以选择在决定显示波形后隐藏 Signal Integrity 面板。您也可以定义信号完整性测量的默认单位，以及当在 SimData 编辑器中显示结果波形时，是否显示绘图标题和 FFT 图表。

• Configuration 选项卡定义了各种与仿真相关的阈值，例如耦合网络之间的最大距离，以及被视为耦合段的最小长度。

• Integration 选项卡定义了用于分析的数值积分方法。Trapezoidal 方法相对快速且准确，但在某些条件下容易产生振荡。Gear 方法需要更长的分析时间，但通常更稳定。理论上，使用更高阶的 Gear 会得到更准确的结果，但会增加分析时间。默认值为 Trapezoidal。

• Signal Integrity Preferences 对话框中的 Accuracy 选项卡定义了分析中涉及的各种计算算法的容差阈值与限制设置。

  Accuracy Options

  选项	说明
  RELTOL	用于计算电流、电压值的相对容差
  ABSTOL	用于计算电流值的绝对容差
  VNTOL	用于计算电压值的绝对容差
  TRTOL	积分误差估计系数
  NRVABS	使用 Newton-Raphson 算法的截断误差界限
  DTMIN	允许的最小时间步长
  ITL	使用 Newton-Raphson 算法的最大迭代次数
  LIMPTS	输出文件中每条电压曲线的最大数值对数量

• 使用 DC Analysis 选项卡来定义与 DC 分析相关的各项参数的容差阈值与限制设置。

设置容差

默认定义了过冲与欠冲测试，因为这些很可能是用于判断哪些网络最可能出现问题的最佳特征。四条默认容差规则以及在原理图或 PCB 中设置的任何信号完整性规则，都会在首次分析设计时启用并运行。要启用或禁用这些规则，请在 Signal Integrity 面板中单击 Menu 按钮并选择 Set Tolerances。将显示 Set Screening Analysis Tolerances 对话框。

Set Screening Analysis Tolerances 对话框

在某个规则类型旁单击 Enabled 复选框，可启用该规则，使其在分析设计时运行。

单击 PCB Signal Integrity Rules（如果不处于仅原理图模式）以打开 PCB Rules and Constraints Editor 对话框，您可以在其中添加或修改所需的任何信号完整性规则。单击 OK，直到返回 Signal Integrity 面板。

准备分析

在运行分析之前，必须先选择要进一步分析的网络。您也可以编辑缓冲器，以查看或更改器件部件工艺与引脚属性，并在需要时为网络添加端接。

选择要分析的网络

要对网络执行进一步分析（反射和/或串扰），必须在 Signal Integrity 面板右侧列表中选择这些网络。在左侧列表中双击某个网络即可选中并将其移到右侧列表。或者，使用箭头按钮在选中/未选中状态之间移动网络。您可以在左侧列表中按住 Shift 或 Ctrl 键来多选网络。

您可以通过从右键菜单选择 Cross Probe 选项，在相关原理图或 PCB 文档中对所选网络进行交叉探测。目标文档将在设计空间中变为活动文档，并且所选网络将按照 Preferences 对话框的 System – Navigation page 中定义的高亮方式显示。

当网络处于这种选中状态后，可以在运行仿真之前对其进行进一步配置。

设置受害网络与侵扰网络

在串扰分析中，需要设置受害网络（victim）或侵扰网络（aggressor）。请注意，由于分析的性质，只有在选择了两个或更多网络（已移动到右侧列表）时，此功能才可用。

在右侧网络列表中选择一个网络，右键并按需选择 Set Aggressor 或 Set Victim。网络状态将更新。要取消设置网络，请从右键菜单选择 Clear Status。

设置双向引脚的方向

可以为某个网络中的双向引脚设置方向。要设置方向，请在右上方列表中选择受影响的网络。随后会在下方显示该网络的引脚列表。在引脚列表中，通过右键并从右键菜单选择状态，来更改每个选中的双向引脚的输入/输出状态。这些输入/输出设置会随项目保存，以便下次使用此面板时继续生效。

您也可以通过从右键菜单选择 Cross Probe 选项，在相关原理图或 PCB 文档中对该引脚/焊盘进行交叉探测。目标文档将在设计空间中变为活动文档，并且所选引脚/焊盘将按照 Preferences 对话框的 System – Navigation page 中定义的高亮方式显示。

编辑缓冲器

您可能希望查看或更改器件部件工艺与引脚属性，例如输入/输出模型以及引脚方向。您只能修改附着在右侧列表中当前选中网络上的器件。在引脚列表的右键菜单中使用 Edit Buffer 选项，可访问该器件的数据对话框。

出现的对话框与选项取决于该引脚所属的器件类型，例如电阻、IC、BJT 等。所示的 Integrated Circuit 对话框适用于 IC 器件类型。

Integrated Circuit 对话框

选择引脚 Technology 和 Direction 将显示可供选择的相关输入和/或输出模型列表。对工艺与方向的更改仅在本次分析中本地生效，当面板重置时不会保存。

部件的 Technology、Input Model 和 Output Model 字段是上下文相关的。当您选择某个器件部件工艺时，该部件的默认模型将从该工艺中获取。请注意，如果已经为特定引脚分配了引脚模型（例如作为导入 IBIS 模型的一部分），更改器件部件工艺不会为这些引脚重新分配引脚模型。

端接

信号波形上明显的振荡是由相关传输线（走线）上的多次反射引起的。这些反射（或“振铃”）在 PCB 设计中最常见，其原因是驱动端/接收端阻抗不匹配——通常表现为低阻抗驱动器与高阻抗接收器的组合。

理想情况下，要在负载端获得良好的信号质量，就意味着零反射（无振铃）。通过端接可以将振铃水平降低到设计可接受的范围。

Signal Integrity 面板包含一个端接顾问，可让您在网络中您定义的位置插入“虚拟端接”。这样，您就可以在不对电路板进行物理更改的情况下，自由测试各种端接策略。

可用的端接仿真包括：

• Series Res
• Parallel Res to VCC
• Parallel Res to GND
• Parallel Res to VCC and GND
• Res and Cap to GND
• Parallel and Cap to GND
• Parallel Schottky Diodes

每种端接类型都可以在端接列表中启用或禁用。在执行反射与串扰分析时，可以同时启用多种端接类型——每种端接都会生成一组独立的波形。这样，您就能确定应在设计中添加哪种端接，以在传输线上获得最佳信号质量，并将反射（振铃）降低到可接受的水平。

当运行反射或串扰分析时，将尝试每一种已启用的端接类型，并生成各自独立的一组波形。当使用 Serial Res 端接时，它会放置在所选网络中的所有输出引脚上。对于其他端接类型，端接将放置在该网络中的所有输入引脚上。

为了让端接获得最佳效果，还需要根据网络的特性来设置相关器件的取值。

• 当选择某种端接后，下方会显示该端接的示意图。通过该示意图，可以为端接中使用的电阻和电容设置最小值与最大值。
• 当扫频次数（显示在端接列表中）设置为大于 1 的数值时，将使用最小值与最大值。
• 要了解某种端接类型的更多信息，请选中它并点击 ?（Help）按钮。如果启用 Suggest 选项，将会计算建议值（依据每种端接类型信息弹窗中注明的公式）并以灰色显示。你可以接受这些数值，或禁用 Suggest 选项并按需输入你自己的数值。
• 如果希望在端接元件取值的扫频范围内运行分析，请确保启用 Perform Sweep 选项，并设置运行分析时所需的 Sweep Steps 数量。每次扫频所使用的数值取决于输入的最小值与最大值，以及在 Sweep Steps 字段中选择的数值（例如，若 Sweep Steps 设为 2，则第一次分析使用最小值，第二次使用最大值）。请注意，为便于对比，每次扫频都会生成一组独立的波形。

在原理图上放置端接

当波形生成并检测到最优端接后，可能希望将该端接直接放置到原理图页上。这可以通过 Termination 列表中的右键菜单来实现。请注意，任何放置操作只会应用于当前选中的网络。

如果你希望将所选端接电路实际放置到原理图上，而不仅仅将其作为“虚拟端接”使用：

1. 在 Signal Integrity 面板的 Termination 区域中右键单击，并选择 Place on Schematic。

2. 将显示 Place Termination 对话框，可设置多种属性，例如端接器件使用哪些库元件、采用自动放置还是手动放置、放置到所有适用引脚还是仅放置到所选引脚，以及器件要使用的精确数值。点击 OK 继续。

   
   Place Termination 对话框

3. 信号完整性分析器会找到该引脚所属的源原理图文档。然后在文档的空白区域添加所需器件及其正确数值（电阻、电容或其他所需器件）以及电源对象。 将该端接电路连接到原理图中相应的引脚。

请注意，之后很可能仍需要将元件正确连线到该引脚。此外，如果还涉及 PCB，这些更改也需要在 PCB 中同步并完成布线。通过选择 Design » Update PCB 来同步 PCB，以便也添加这些器件。

运行分析

当网络按需配置完成（并选择了任何端接选项）后，点击 Reflections 或 Crosstalks 按钮（位于 Signal Integrity 面板中）以生成波形。

• 对于反射分析，可以仿真一个或多个网络。但数量应保持在合理范围内，因为在分析大量网络时，分析时间会显著增加。

  信号完整性分析器使用来自 PCB 的布线与层信息，以及相关的驱动端与接收端 I/O 缓冲模型，来计算网络各节点的电压。2D 场求解器会自动计算传输线的电气特性。建模假设直流路径损耗足够小，可忽略不计。

• 对于串扰分析，至少需要选取两个网络。进行串扰分析时，通常一次会考虑两到三个网络，通常是某个网络及其两个相邻网络。

  串扰水平（或 EMI 的程度）与信号线上的反射成正比。如果通过正确的信号端接满足信号质量条件，并将反射降低到几乎可忽略的水平，即信号以最小的偏离传输到目的端，那么串扰也将被最小化。更多信息请参见 Terminations。

  只有在从 PCB 设计文档执行布局后信号完整性分析时，才可以进行串扰分析。这是因为此类分析需要已布线的网络。

点击按钮后，分析开始，并生成一个仿真数据文件（<ProjectName>.sdf）。该文件会以单独的选项卡打开，在 SimData 编辑器中显示分析结果。

请参阅 Working with Signal Integrity Analysis Results 以了解更多。