回路図とPCBの同期の保持

最も一般的な回路図からPCBへのデザインタスクは、回路図とPCBを一致または同期させることです。キャプチャーしたデザインを初めて新しい PCB に転送する場合でも、回路図側または PCB 側のどちらかで既存のデザインに変更を加える場合でも、両者の同期を保つ何らかの方法が必要です。Altium Designer には、設計の同期を維持するタスクを簡素化する強力な設計同期機能が含まれており、設計者は設計プロセスの創造的な側面に集中し続けることができます。

同期プロセスは回路図とPCBの相違を検出し、解決します。

デザインの同期は回路図エディタとPCBエディタ間で直接実行され、中間的なネットリストのようなドキュメントは使用されません。ソフトウェアはコンパレータ・エンジンを使用してデザインのすべての側面を比較し、相違点のリストとして出力します。設計者は、相違点を解決するためにどちらを変更すべきかを決定し、一連のエンジニアリング変更指示書（ECO）が作成されます。ECOが適用されると、設計の2つの側面が同期します。

何を同期できますか？

同期プロセスは、回路図上のコンポーネントや接続データがPCB上のコンポーネントや接続データと一致することを保証します。コンポーネントと接続データだけでなく、同期プロセスは、ネットクラス、コンポーネントクラス、デザインルールなどの他のデザイン制約も同期していることを確認します。

コンパレータオプションの設定

ダイアログページ： Options for PCB Project, Comparator タブ

どの回路図と PCB データを比較するかは、Options for PCB ProjectダイアログのComparatorタブで設定します。Project » Project Optionsを選択してダイアログを開きます。

コンパレータエンジンは、Options for ProjectダイアログのComparatorタブで定義された設定に従います。

ダイアログのメイン領域には、Different DesignatorsやChanged Net Nameのような比較タイプの大きなリストがあり、それらは5つのカテゴリーに分類されています。右側のMode列にはそれぞれドロップダウンがあり、Find DifferencesやIgnore Differencesなど、比較のモードを選択します。テキスト タイプの比較には、比較を大文字と小文字を区別しないようにする 3 番目のオプションがあります。

新しいプロジェクトのデフォルトでは、すべての比較タイプで差分を検索になっています。

ダイアログの下部には、Object Matching Criteriaを設定するためのオプションがあります。マッチングは、単純な文字列の完全一致に頼らない、洗練されたマルチパスプロセスです。詳しくは、ネットとクラスのマッチングのセクションを参照してください。

ダイアログの下のIgnore Rules Defined in the PCB Onlyオプションに注意してください。PCB で定義したルールを比較プロセスから除外するには、これを有効にします。

ネットとコンポーネントクラスの同期

ダイアログページ： PCB Project の Options, Class Generation タブ。

コンポーネントや接続データと同様に、Design » Update PCB を実行する時、クラスやデザインルールも生成、同期できます。

デザインルールの同期

デザインルールは、Parameter Set オブジェクトを使用して回路図で定義できます。Parameter Set オブジェクトを選択すると、PropertiesパネルまたはモーダルダイアログにRules領域があります。Addドロップダウンをクリックしてデザインルールを追加します。このルールは、Parameter Setオブジェクトが触れているブランケット下のネット/バス/ハーネス/オブジェクトに適用されます。

下の図では、USB_dataネット・クラスに幅の制約デザイン・ルールが適用されています（このネット・クラスもParameters ドロップダウンのClasses領域で、この Parameter Setの一部として定義されています）。

Parameter Set を使用して、ネットクラスとデザインルールを回路図のブランケットオブジェクトの下のネットに定義します。必要な測定単位は、Edit PCB Rule ダイアログの下部で設定することに注意してください。

Adding a Design Rule in the schematic

 

1. ネット/バス/ハーネス/ブランケットにパラメータセットをアタッチします（必要であれば、パラメータセットにネットクラス定義を追加します）。

2. Parameter Set に Rule 定義をAddします。上図のようにChoose Design Rule Typeダイアログが開きます。

3. 必要なRule Typeを選択します。

4. OKボタンをクリックして、Edit PCB Ruleダイアログを開きます。

5. 必要に応じて PCB ルールの要件を設定します。この PCB ルールに必要な測定単位は、ダイアログの下部で選択されていることに注意してください。

差分]ダイアログを開き、差分の一覧を表示するには

• 下の画像のように、Choose Documents to Compareダイアログを開くには、Project » Show Differencesコマンドを実行するか、Projects パネルの必要なプロジェクト（またはそのソースドキュメント）のエントリを右クリックし、コンテキストメニューからShow Differencesコマンドを選択します。Choose Documents to Compareダイアログは、比較する 2 つのドキュメント/ドキュメントセットを選択するために使用します。また、Advanced Modeオプションにチェックを入れることで、任意のドキュメントと任意のドキュメントを比較するためにこのダイアログを使用できます。例えば、ネットリストと PCB を比較したり、PCB と PCB を比較したりします。

  一般的に、ダイアログのデフォルト設定 - 基本または詳細モード - は、ソースドキュメントとターゲット PCB デザインが同期性を達成するために比較される必要がある場合、ほとんどのデザイン比較のニーズに適しています。ダイアログは他のドキュメントを比較することができ、プロジェクトのバージョンをロードし、対応するソースドキュメント間の違いを比較する必要がある場合に便利です。

  
  回路図プロジェクトを比較する PCB を選択します。

• ダイアログのメイン部分で PCB を選択し、下図のようにDifference betweenダイアログを開くためにOKをクリックします。PCB ドキュメントがソースドキュメントと現在同期している場合、差分が検出されなかったことを示すダイアログが表示されます。

Differences betweenダイアログが開きます。Synchronizer は双方向です。これは、同じ ECO で両方のドキュメントに更新を指定できることを意味します。比較された文書を同期させるためには、各差異に対して、アクションを起こすかどうか、どの方向に変更を加えるかを決定すること、つまり、差異を改善するためにどの文書を更新するかを指定することが目的です。したがって、次のステップは、各差異に更新方向を割り当てることです：

• 個々の差分について、Update列をクリックすると、下図のような方向セレクタが表示されます。

• 同じ種類の複数の相違点については、「Different Footprints（異なるフットプリント）」などの見出しを右クリックし、必要なUpdate Same Kindコマンドを選択します。

• すべての相違点については、ダイアログ内の任意の場所を右クリックし、必要なUpdate Allコマンドを選択します。

各差分について、その差分を解決するために ECO を作成するには、Update の方向を設定する必要があります。

Explore DifferencesボタンをクリックしてDifferences パネルにアクセスし、後述のExploring Design Changes with the Differences Panelセクションの説明に従って相違点を調査します。

Report Differencesをクリックすると、Comparator が検出した相違点、指定された更新決定、生成された ECO に含まれるアクションのレポートをセットアップし、印刷/エクスポートすることができます。

Update の方向が割り当てられたら、Create Engineering Change Orderボタンをクリックし、Engineering Change Orderダイアログを開きます。下記のResolving Differences - Applying the ECOsセクションに記載されています。

相違点パネルによる設計変更の検討

Differences パネルは、ドキュメントの差分を階層的に表示します。

概要

Differences パネルは、デザインドキュメントを比較する時（例えば、PCB デザインドキュメントに対してプロジェクトのソースドキュメント階層（回路図）を比較する時）、ソフトウェアの組み込みの Differences Comparator によって見つかった論理的または物理的な相違を表示するために使用します。このパネルにより、プロジェクトドキュメントの同期に使用されるエンジニアリング変更指示書（ECO）の作成を決定する前に、インタラクティブに相違を調査することができます。

パネルへのアクセス

Differences パネルを開くには

• メインメニューからView » Panels » Differences を選択します。
• デザイン・ワークスペースの右下にあるPanels ボタンをクリックし、Differences をクリックします。

差分の表示

Differences パネルがどのように適用されるかは、以下の目的かどうかによって異なります：

• プロジェクト階層内の論理的な相違を検出して、プロジェクトのコンテンツと構造の整合性を分析する。
• グラフィカル（物理的）な違いを検出することで、同じ回路図または PCB ドキュメントの 2 つのバージョンを比較します。

論理的な差分の表示

Projectsパネルでプロジェクト（またはプロジェクトドキュメント）を右クリックし、関連するコンテキス トメニューからShow Differencesを選択すると表示されます。

プロジェクト名を右クリックし、Show Differencesを選択すると、Choose Documents To Compareダイアログが開きます。

通常、PCB ドキュメントは、回路図設計内容と PCB 設計内容の論理的な違いを検出するために、親プロジェクトのソースドキュメント階層と比較されます。

OK をクリックした後、もし指定したドキュメントに相違があれば、Differences betweenダイアログが開きます。Differences パネルの情報は、Differences betweenダイアログのExplore Differencesボタンをクリックした後にのみ表示されます。

相違点 パネルには、相違点ダイアログに表示されている相違点のみが表示されます。これらは、プロジェクトオプションダイアログ （Project » Options）のComparatorタブで選択されたものによって決定されます。このタブには、コンポーネント、ネット、パラメータに関連する差分など、すべての比較タイプが表示されます。各比較カテゴリのModeを Find DifferencesまたはIgnore Differencesのどちらかに設定すると、Differences Comparatorがその結果をDifferences betweenダイアログに渡すかどうかが決まります。

Project Optionsダイアログで、どのように差分を検出し、レポートするかを設定します。

Differencesパネルは、ソース ドキュメント間で検出された差分をツリー構造で表示します。次に、Differences betweenダイアログに表示される特定の比較タイプごとにサブフォルダーが作成されます。各サブフォルダには、検出された具体的な差分がリストされ、さらに、それらの差分を作成したドキュメント上のオブジェクトに分解されます。

関連ドキュメントが開いている（または開いていて非表示になっている）場合、パネル内のオブジェクト項目をクリックすると、ドキュメント上のオブジェクトにクロスプローブされます。

オブジェクトのビジュアル表示は、他のすべてのオブジェクトを薄暗くしてオブジェクトをハイライトするズーム＆ディム効果を使用します。調光のコントラストは、Preferencesダイアログの System - NavigationページのHighlight Methods領域にあるDimmingスライダで変えることができます。

物理的な違いの表示

同じ回路図または PCB ドキュメントの 2 つのバージョンのグラフィカルな（物理的な）比較は、基本的に上記の論理的な比較と同じ方法で行われますが、Choose Documents To CompareダイアログのAdvanced Modeも使用します。

Show Differencesコマンド（Projectsパネル右クリックメニュー）を使用してドキュメントの物理比較を行い、Choose Documents To Compareダイアログを開き、Advanced Modeボックスをチェックします。すべてのプロジェクトファイルがダイアログに表示されたので、比較するドキュメントの2つのバリエーションを選択します。

Advanceモードの Choose Documents To Compareダイアログから、物理的比較を行うドキュメントを選択します。

OK をクリックすると、グラフィカルな比較が実行され、前に説明したように、Differences betweenダイアログが開きます。Explore Differencesをクリックすると、Differencesパネルのインタラクティブな差分リストが開きます。

このパネルには、ドキュメント間で見つかった相違点がツリー状の構造で表示されます。最上位のフォルダには、検出された差分の総数が表示されます。差分の種類ごとに項目が作成され、それぞれに特定の参照と関係するオブジェクト（ポート、パートなど）が表示されます。

検出された差分のオブジェクト・エントリーを選択すると、エディターのデザインスペースでそのオブジェクトがハイライトされ、ズームされます。

注意事項

• パネル内のオブジェクトが現在非表示になっているドキュメント上にある場合、関連するエントリをクリックすると、そのドキュメントが自動的に開かれ、デザイン・エディタ・ウィンドウのアクティブ・ドキュメントになります。

• Differencesパネルからのクロスプローブ時に適用されるフィルタリングは一時的なものです。そのため、フィルタの範囲外のデザイン・オブジェクトを選択または編集することはできません。

• Differencesパネルの情報は、新しいドキュメント比較を実行するとき、または親プロジェクトをコンパイルするときにクリアされます。

• メインメニューからProject » Show Physical Differencesコマンドを使用して、回路図または PCB ドキュメントの 2 つのバージョン間に存在する物理的な違いを検出し、デザインスペースで 2 つのドキュメントを並べて表示する時にこれらの違いをグラフィカルに表示します。この Show Physical Differences機能は、純粋に視覚的な比較を提供します - 比較されるドキュメントのどちらも ECO の生成によって更新されることはありません。これは、同じドキュメントの 2 つのバージョンの比較を意図していますが、プロジェクトのソース階層と PCB のような異なるドキュメントを比較するために実行する場合、Differencesパネルは検出された論理的な違いをリスト表示します。

直接更新の実行

設計者は通常、アップデートを適用したい方向を知っていて、それらのアップデートは全て同じ方向なので、差分検出と方向割り当てプロセスをスキップすることができます。

ProjectメニューからShow Differences コマンドを選択するのではなく、回路図エディタまたは PCB エディタから、DesignメニューからUpdateコマンドを選択します。コマンドを実行するエディタの選択は、変更を行う方向を示します -このエディタから、そのエディタへ。例えば、回路図から PCB に全ての変更を反映するには、回路図エディタでDesign » Updateを選択します。

Differences betweenダイアログはスキップされ、Engineering Change Orderダイアログにジャンプします。

全ての更新が同じ方向に適用される場合、Design » Updateコマンドを使用します。

相違点の解決 - ECO の適用

各差異は、エンジニアリング変更指示（ECO）を適用することで解決されます。ECOはEngineering Change Orderダイアログに1行につき1つのECOが表示され、それぞれにEnableチェックボックスがあります。

エンジニアリング変更指示ダイアログを使用する場合

• ダイアログはすべての変更を有効にした状態で開きます。ダイアログは複数選択をサポートします - 右クリックのコンテキストメニューで選択したECOの有効状態を切り替えます。
• 右クリックのCross Probeコマンドを使用して、そのECOの影響を受けるオブジェクトを調べます。
• Validate Changesボタンを使用して、変更が実行できるか確認します。例えば、指定した PCB フットプリントがAvailable File-based Libraries に存在しない、または指定したパッドがフットプリント上に存在しないなどです。
• ある ECO で必要なオブジェクトが存在しなかったが、現在の ECO の処理中に追加されたため、ECO が失敗することもあります。このような場合は、Update コマンドを再度実行して、その ECO を完了させてください。

各設計変更は ECO として表示され、必要なものを有効にします。

エンジニアリング変更指示ダイアログのオプションとコントロール

ダイアログは主に2つの領域に分かれています：ModificationsとStatusです。

修正

このダイアログの領域は、同期を取るために必要な変更を実装するために必要なすべての修正をリストアップします。修正は、Project Options - ECO Generation ダイアログでリストされ、有効になっている修正タイプ別にグループ化されます。このグループ・レベルの項目は、そのタイプの変更の数を反映します。この領域内の各修正は、以下の観点でリストされます：

• Enable- このオプションは、ECOの実行時に変更を含めるかどうかを決定します。チェックボックスを直接クリックすると、その状態が有効／包含（チェックあり）、無効／除外（チェックなし）に切り替わります。Enableチェックボックスのオン／オフは、スペースバーで切り替えることができます。

• Action- 実行すべき具体的なアクション。アクションの種類はECOの種類によって異なる。

• Affected Object- アクションの影響を受けるオブジェクト。

• Affected Document- アクションが実行されるドキュメント。

標準的なマルチセレクトテクニック（Ctrl+クリック、Shift+クリック）を使って、リスト内で複数の変更を選択することができます。

Project OptionsダイアログのECO Generation タブで、Mode for a modification type がIgnore Differencesに設定されている場合、Engineering Change Order ダイアログには、この修正タイプのアクションを伴う設計の更新は反映されません。

右クリックメニュー

デフォルトでは、ECO の実行時にすべての修正項目が有効になっています。必要に応じて各修正項目を個別に有効/無効にするか、右クリック・メニューから利用可能な以下のコマンドを使用して、複数の修正項目の有効状態を変更します：

• Validate Changes- クリックすると、ECOに含めるために有効化された変更の検証チェックを実行します。検証結果はダイアログのStatus 領域の下のCheck 列に表示されます。

• Execute Changes- クリックして ECO を実行します。実行結果はダイアログのStatus 領域のDone 列に表示されます。バリデーション段階を通過した変更のみが実行されることを覚えておいてください。

• Create Report- クリックすると、ECO に含まれる変更のレポートが作成されます。レポートはReport Previewダイアログにロードされます。

• Cross Probe- クリックすると、関連する回路図や PCB ドキュメント上の修正アクションに関与しているターゲットや参照オブジェクトにクロスプローブします。

• Expand All- クリックすると、リスト内の全ての変更のビューを展開します。

• Contract All- クリックすると、リスト内のすべての変更点の表示が縮小されます。

また、エントリーの左側にある+/-コントロールを使って、個々の修正グループを拡大または縮小することもできます。

• Enable All- すべての変更を有効にします。
• Disable All- すべての変更を無効にします。
• Enable Selected- 選択したすべての変更を有効にします。
• Disable Selected- 選択したすべての変更を無効にします。
• Enable all of same Kind- 現在フォーカスされている修正と同じ修正タイプの修正をすべて有効にします。
• Disable all of same Kind- 現在フォーカスされている修正と同じ修正タイプの修正をすべて無効にします。
• Invert Selection- 現在リストで選択されていない変更を素早く選択し、選択されている変更を解除します。

ステータス

ダイアログのこの領域は、有効化された各修正について以下のステータス情報を表示します：

• Check- このフィールドは、変更に対して検証チェックを実行した結果を示します。緑のチェック () は、提案された変更がサポートされ、ECO の実行時に実行されることを意味します。赤い十字 () は、提案された変更が無効であり、ECO の実行時に実行されないことを意味します。

• Done- このフィールドは変更の実行結果を示します。緑のチェック () は、有効な変更が正常に実行されたことを意味します。

• Message- 修正が検証段階で失敗した場合、このフィールド（およびメッセージパネル）に項目が表示され、失敗した理由が示されます。

ある変更がなぜ失敗するのかを調査し、必要な設計変更を行うために、どの段階でもダイアログを閉じることができます。

追加コントロール

以下のコントロールは、ダイアログの下部と右クリックメニューで使用できます：

• Validate Changes- クリックすると、ECOに含めるために有効化された変更の検証チェックを実行します。検証結果はダイアログのStatus 領域のCheck 列に表示されます。

提案された変更アクションを実行する前に検証することが重要です。これにより、提案された変更のロジックがテストされます。

• Execute Changes- ECO を実行し、そこに含まれる有効な変更を有効にするためにクリックします。実行結果はダイアログのStatus 領域のDone 列に表示されます。検証段階に合格した変更のみが実行されることを覚えておいてください。

• Report Changes- ECO に含まれる変更のレポートを作成するには、 をクリックします。レポートはReport Previewダイアログにロードされます。

レポートでは、検証や実行が成功したかどうかにかかわらず、すべての変更エントリーがリストされることに留意してください。

• Only Show Errors- エンジニアリング変更指示のエラーのみを表示するには、このオプションをチェックしてください。有効な変更は表示されません。エラーのリストのみを表示することで、設計をすばやく確認し、必要な変更を加えることができます。

回路図と PCB のリンクを理解する

ユニークな識別子によるコンポーネントのマッチング

各回路図コンポーネントは、Unique Identifier (UID) を通して PCB コンポーネントにリンクします。UID は回路図コンポーネントがシートに配置された時に割り当てられ、この値はデザインが PCB エディタに転送された時に PCB コンポーネントに転送されます。コンポーネント情報が回路図ソースドキュメントとブランク PCB デザインドキュメント間で初めて転送される時、Synchronizer を使用して、全てのコンポーネントは自動的にユニーク ID によってリンクされます - 各回路図コンポーネントからの ID 情報は、対応するコンポーネントのフットプリントに割り当てられます。

このスキームはシンプルなデザインには適切ですが、マルチチャンネルデザインをサポートすることはできません。マルチチャネル・デザインでは、同じ回路図コンポーネントが各物理チャネルで繰り返されるため、繰り返されるPCBコンポーネントが同じUIDを持つことになります。これに対応するために、PCB コンポーネントの UID は、親シートシンボルの UID と回路図コンポーネントの UID を組み合わせて作成されます。PCB UID の構文は、マルチチャンネルデザインの作成方法によって少し変わります。

同じ回路図シートを参照する複数の Sheet Symbol を配置することで作成されたマルチチャンネルデザインでは、各 Sheet Symbol はユニークな ID を提供できます：

\SheetSymbolUID\SchComponentUID

Repeat キーワードを使用して作成したマルチチャンネルデザインでは、利用できる Sheet Symbol UID は 1 つだけなので、PCB UID はChannelIndex値も含みます：

\ChannelIndex+SheetSymbolUID\SchComponentUID

コンポーネントがリンクされていない場合

回路図と PCB コンポーネントを一致させるために UID を使用する利点は、回路図と PCB が同期しなくなるリスクなしに、デジグネータが同期しなくなることを可能にすることです（おそらく、PCB の再注釈を何度も実行することによって）。

回路図または PCB に存在するコンポーネントで、他のエディタに存在する一致するコンポーネント（同じ UID）がない場合、以下が発生します：

• 余分なコンポーネントがソースエディタにのみ存在する場合、ターゲットエディタにコンポーネントを追加する ECO が生成されます。

• 余分なコンポーネントがターゲットエディタにのみ存在する場合、余分なコンポーネントを削除するECOが生成されます。

• 一致しないコンポーネントが両方のエディタに存在する場合、ソフトウェアがそのコンポーネントをどのように処理するか指示する必要があるため、Failed to Match Unique Identifiersダイアログが開きます。

Failed to Match Unique Identifiers ダイアログ

ダイアログボタンには以下のオプションがあります：

• Automatically Create Component Links- マッチしていないコンポーネントがすでにマッチするデジグネータを持っていることが分かっている場合、このボタンをクリックします。コンポーネント・デジグネータを使用して、ソフトウェアはこれらの余分なコンポーネントに一致するUIDを割り当てます。デジグネータで一致するコンポーネントについては、その他のプロパティの違い（一致しないパラメータなど）があれば、ECOが生成されます。デジグネータでマッチングできないコンポーネントがある場合、これらを追加/削除するECOが生成されます（追加するソースエディタ内の余分なコンポーネント、削除するターゲットエディタ内の余分なコンポーネント）。

• Manual Component Links- 一致するコンポーネントがあることは分かっているが、そのデジグネータのステータスが分からない場合、このボタンをクリックします。Edit Component Linksダイアログが開き（後述）、各ソースコンポーネントとターゲットコンポーネントを手動で選択し、一致するUIDを割り当てて、一致するコンポーネントリストに転送することができます。その後、デジグネータ（およびその他の一致しないコンポーネント・プロパティ）を同期するための ECO が生成されます。

  回路図または PCB ドキュメント内のデジグネータの注釈が、ドキュメントがどの段階でも再同期できるという知識で実行できるように、一意の ID を使用してすべてのコンポーネントを一致させることは良いアイデアです。コンポーネントが一意な ID でマッチングされない場合でもドキュメントは同期できますが、この場合、デジグネータのみでコンポーネントをマッチングするように促されます - コメントとフットプリントは考慮されません。

• Cancel- このボタンをクリックすると、ECOが生成され、ソースエディタに存在する余分なコンポーネントが追加され、ターゲットエディタから余分なコンポーネントが削除されます。

コンポーネントの手動リンク

回路図コンポーネントと対応する PCB コンポーネントフットプリント間のコンポーネントリンクの状態は、Edit Component Linksダイアログ（PCB エディタ、Projects » Component Linksコマンド）でいつでも確認、管理できます。

Edit Component Links ダイアログは、UID の不一致を検出、解決するために使用され、PCB エディタから実行されます。

ダイアログの機能をまとめます：

• 一致しないコンポーネントは、左側の 2 つのUn-Matched Components列に表示され、一致する UID を共有するコンポーネントは、ダイアログ右側のMatched Components領域に表示されます。
• ダイアログの中央にある矢印ボタンは、選択したコンポーネントを手動でマッチング（またはマッチング解除）したり、現在マッチングされているすべてのコンポーネントをアンマッチしたりするために使用します。
• ダイアログ下部のAdd Pairs Matched Byボタンとオプションは、現在マッチしていないコンポーネントのリストをスキャンし、有効なプロパティ（Designator、Comment、Footprint）によるマッチを試みるために使用されます。
• Perform Updateボタンをクリックすると、新しく一致した PCB コンポーネントに回路図の UID が割り当てられます。ダイアログのMatched セクションのエントリをUnmatched セクションに戻した場合、確認ダイアログが表示されます。Yes をクリックすると更新が進み、PCB ドキュメントで変更されたコンポーネントリンクの概要を示す情報ダイアログが表示されます。Matched セクションの新しいエントリは、Link Modified として要約され、以前リンクしていたエントリはLink Removed として要約されます。
• このダイアログを使用して手動でコンポーネントリンクを行った後、同期状態を確認することをお勧めします（Design » Updateコマンドを実行）。

ネットとクラスのマッチング

ネットとクラスには、親（ネットまたはクラス）と子（そのネットまたはクラスのメンバー）があります。これらのマッチングには、親、子、または親と子の両方の変更をサポートするために、コンポーネント・リンクに使用されるUIDメカニズムとは異なるアプローチが必要です。例えば、回路図上のネットの名前を変更するような単純なことであれば、そのネットとすべての子ピンを PCB から削除し、新しい名前のネットを追加し、最後にすべての子ピンをその新しいネットに追加する必要はありません。

これをサポートするために、ソフトウェアには、ネットとクラスをメンバと名前でマッチングする別々のマッチングアルゴリズムが含まれています。マッチングプロセスは、Options for ProjectダイアログのComparatorタブのObject Matching Criteriaセクションで設定します。

デフォルト設定では、まずメンバーでマッチングし、次にオブジェクト・タイプ名でマッチングします。

これらのタイプのオブジェクトのマッチングは、以下のように処理されます：

• 設計の同期化中、既定の動作では、Min Match%および Min Match Memberの設定に従って、最初にメンバによる一致が試行されます。

• メンバのマッチングが失敗すると、次に名前によるマッチングが試行されます (Use Name Matchingオプションが有効になっている場合)。

• これらのマッチングプロセスのいずれかが成功すると、Engineering Change Orderダイアログに進みます。

• 両方のマッチング技術が失敗した場合（またはUse Name MatchingオプションがNeverに設定されている場合）、Match Manuallyダイアログが開きます。

• Match ManuallyダイアログでNoをクリックすると、ユーザーマッチングプロセスがスキップされ、Engineering Change Orderダイアログに直接ジャンプします。未照合のオブジェクトの照合を試みていないため、ソフトウェアは参照オブジェクトとターゲットオブジェクトは無関係であるとみなし、ボードからUnmatched Reference Objectsを削除し、Unmatched Target Objectsを新しいオブジェクトとして追加するECOが生成されます。

• 手動で一致させるダイアログでYesをクリックすると、下図のようにMatchダイアログが開きます（ダイアログのキャプションは一致しないオブジェクトのタイプに合わせて変わります）。

Match ダイアログは、マッチすることがわかっているオブジェクトを手動でマッチさせるために使用します。右側は空欄のままにしておき、不明な場合はContinueをクリックします。

マッチダイアログのオプションとコントロール

• Unmatched <Object>

  • Unmatched Reference Objects- マッチしていないオブジェクトを一覧表示します。リストの開閉には、展開/折りたたみコントロールを使用します。
  • Unmatched Target Objects- ターゲットオブジェクトのリストです。リストを開閉するには、展開/折りたたみコントロールを使用します。

   

• ​ - をクリックして、選択した参照オブジェクトとターゲットオブジェクトをマッチさせ、選択したオブジェクトをUnmatched領域からMatched Pairs領域に移動します。

• ​ - をクリックして、選択したオブジェクトを、Matched Pairs領域からUnmatched領域に移動する。この操作により、移動したオブジェクトは Unmatched になります。

• ​ - クリックすると、すべてのオブジェクトが、Matched Pairs領域からUnmatched領域に移動します。この操作により、移動されたオブジェクトはマッチされなくなる。

• Matched Pairs- 現在マッチしている参照オブジェクトと ターゲットオブジェクトを リストします。

• Continue- クリックしてマッチングアップデートを受け入れ、Engineering Change Orderダイアログを開きます。

• このダイアログで、Unmatched Reference Objectsと Unmatched Target Objectsで一致させたいオブジェクトを選択し、ダイアログのMatched Pairsセクションに移します。これらのオブジェクトについて、ソフトウェアが ECO を生成し、名前を更新して一致するようにし、ECO を生成してメンバーを削除/追加し、それらも一致するようにします。

• よくわからない場合は、手動でオブジェクトをマッチさせる必要はありません。一致しないオブジェクトについて、ソフトウェアは、参照オブジェクトとターゲットオブジェクトが無関係であると仮定し、Unmatched Reference Objectsをボードから削除し、Unmatched Target Objectsを新しいオブジェクトとして追加するECOを生成します。

• 一致することがわかっているオブジェクトを一致させたら、ContinueをクリックしてEngineering Change Orderダイアログを開きます。

• Cancelをクリックすると、更新プロセスは終了します。

デザインルールのマッチング

回路図上で定義されたデザインルールは、PCB 上のマッチングルールにもリンクする必要があります。リンクメカニズムがない場合、回路図上のルールを更新し、その変更を PCB に流すことができません。UID は、回路図のデザインルールを PCB のデザインルールにリンクするために使用されます。

UID は、回路図上のルール定義を保持する Parameter Set に自動的に割り当てられ、デザインデザインの同期中に PCB に転送されます。

デザインルールは、回路図のデザインルール定義を PCB デザインルールにマッチさせるために UID を使用します。

通常、PCB エディタのPCB Rules and Constraintsダイアログで UID を手動で編集しない限り、ルールのマッチングを手動で管理する必要はありません。UID が一致しない場合、ソフトウェアは一致する PCB ルールがない回路図ルールに対して PCB に新しいルールを追加し、一致する回路図デザインルールがない PCB デザインルールを削除します。