Verwalten von Designänderungen zwischen Schaltplan und PCB

Festlegen von Designvorgaben mithilfe des Constraint Managers

Entwurfsbeschränkungen bilden zusammen einen Befehlssatz, an den sich der Leiterplattenentwurf halten muss. Sie decken jeden Aspekt des Entwurfs ab: Abstände, Leiterbahnbreiten, Topologie usw. Um die für Ihre Leiterplattenentwürfe verwendeten Entwurfsbeschränkungen anzuzeigen, zu erstellen und zu verwalten, wird der Constraint Manager . Der Constraint Manager bietet eine einheitliche, tabellenbasierte und an eine Tabellenkalkulation angelehnte Bearbeitungsoberfläche zur Definition von Design-Constraints, auf die sowohl vom Schaltplan als auch von der Leiterplatte aus zugegriffen werden kann. Dieser leistungsstarke und zugleich optimierte Ansatz erleichtert die Zusammenarbeit zwischen Ingenieuren mit unterschiedlichen Aufgabenbereichen innerhalb eines Unternehmens und ermöglicht es einem größeren Kreis von Beteiligten, die für ein Design erforderlichen Constraints gemeinsam festzulegen.

Der Constraint Manager kann durch Auswahl des Design » Constraint Manager Befehls aus den Hauptmenüs des Schaltplan- oder des Leiterplatten-Editors. Der Constraint Manager verfügt über mehrere Ansichten zur Definition verschiedener Beschränkungsarten. Verwenden Sie die Schaltflächen am oberen Rand des Constraint Manager , um zwischen den Ansichten zu wechseln:

• Clearances – eine Abstandsmatrix, mit der elektrische Abstände zwischen Netzklassen definiert werden können.

• Physical – eine Liste von Netzen, Differentialpaaren, xNets und deren Klassen, in der Sie physikalische Beschränkungen für den Entwurf festlegen können: Leiterbreiten, den Abstand bei Differentialpaaren usw.

• Electrical – eine Liste von Netzen, xNets, xSignals und deren Klassen, in der Sie elektrische Beschränkungen für den Entwurf festlegen können: Topologie, Impedanz usw.

Der Zugriff auf den Constraint Manager vom PCB-Editor aus aufgerufen wird, steht eine zusätzliche All Rules Ansicht verfügbar. Dabei handelt es sich um eine regelorientierte Ansicht der Entwurfsbeschränkungen, eine Liste aller Regeln im Leiterplattenentwurf, in der Sie auf der Grundlage von Abfragen benutzerdefinierte Regeln erstellen können.

Im Constraint Manager durchgeführt werden, bevor Änderungen im Design übernommen werden. Verwenden Sie die File » Save (wenn der Constraint Manager der Zugriff über den Schaltplan erfolgt) oder File » Save to PCB (wenn der Constraint Manager vom Leiterbild aus aufgerufen wird) aus den Hauptmenüs des Constraint Manager oder die Ctrl+S Schnellzugriff verwenden.

Die auf der Constraint Manager von der Schaltplanseite aus aufgerufen werden, werden im Rahmen des regulären ECO-Prozesses (Engineering Change Order) in den Leiterplattenentwurf übernommen, wie im Folgenden beschrieben.

Einrichten des Projekts für die Übertragung auf die Leiterplatte

Der Project Options Dialogfeld enthält eine Reihe von Einstellungen, die steuern, welche Daten zwischen dem Schaltplanentwurf und dem Leiterplattenlayout übertragen werden. Klicken Sie mit der rechten Maustaste auf den Eintrag des Projekts im Projects Bedienfeld und wählen Sie den Project Options Befehl aus dem Kontextmenü, um den Dialog aufzurufen.

Verwenden Sie die folgenden Registerkarten des Dialogfelds, um zu konfigurieren, was bei der Übertragung des Entwurfs synchronisiert werden soll:

❯ ❮ Javascript -ID: Dlg_ProjectOptions

Class Generation – Hier können Sie die Generierung von Komponenten- und Netzklassen konfigurieren und steuern. Beispielsweise können Komponenten, die auf bestimmten Schaltplanblättern platziert sind, in Komponentenklassen gruppiert werden, oder zu Bussen gebündelte Netze können in Netzklassen zusammengefasst werden. Außerdem kann auf dieser Registerkarte die Generierung benutzerdefinierter Klassen konfiguriert werden, die aus platziertenEntwurfsanweisungenabgeleitet werden. Erfahren Sie mehr überdie Arbeit mit Klassen in Schaltplänen und Leiterplatten. Comparator – Hier können Sie festlegen, welche Arten von Unterschieden beim Vergleich von Dokumenten erkannt und welche ignoriert werden sollen, d. h. welche Schaltplan- und Leiterplattendaten genau verglichen werden. Verwenden Sie die Mode Spalte für einen Vergleichstyp, um den Vergleichsmodus auszuwählen, z. B. Find Differences oder Ignore Differences. ECO Generation – Hier können Sie festlegen, für welche Designänderungen (basierend auf den vom Komparator gefundenen Unterschieden) bei der Datenübertragung Engineering Change Orders (ECOs) erstellt werden sollen. Verwenden Sie die Mode Spalte für einen Änderungs-Typ, um den Generierungsmodus auszuwählen, z. B. Generate Change Orders oder Ignore Differences.

Übertragung von Entwurfsinformationen auf die Leiterplatte

Die Entwurfs-Synchronisation erfolgt direkt zwischen dem Schaltplan- und dem Leiterplatten-Editor. Wenn Sie ein Leiterplattendokument zu Ihrem Projekt hinzugefügt und auf der Festplatte gespeichert haben, wählen Sie den Design » Update PCB Document Befehl aus den Hauptmenüs des Schaltplan-Editors, um das Engineering Change Order Dialogfeld zu öffnen. Das Dialogfeld enthält die Liste der Änderungen (Engineering Change Order – ECO), die an der Leiterplatte vorgenommen werden müssen, damit diese gemäß den aktuellen Projektoptionen mit dem Schaltplan übereinstimmt.

• Sie können die Änderungsangaben im Dialogfeld nach Bedarf aktivieren oder deaktivieren.

• Klicken Sie auf die Validate Changes Schaltfläche, um eine Validierungsprüfung der Änderungen durchzuführen, die für die Aufnahme in die ECO aktiviert sind. Die Validierungsergebnisse werden in der Check Spalte im Status Bereich des Dialogfelds an.

  Sollten Änderungssätze die Validierungsphase nicht bestehen, erscheint ein Eintrag in der entsprechenden Message Spalte des Dialogfelds ein Eintrag, der angibt, warum die Validierung fehlgeschlagen ist (z. B. Footprint Not Found). Sie können den Dialog jederzeit schließen, um zu untersuchen, warum bestimmte Änderungen nicht akzeptiert werden, und gegebenenfalls Änderungen am Entwurf vornehmen.

• Wenn Sie mit den durchzuführenden Änderungen zufrieden sind, klicken Sie auf die Execute Changes Schaltfläche, um den ECO auszuführen und die darin enthaltenen gültigen Änderungen zu übernehmen. Die Ausführungsergebnisse werden in der Done Spalte im Status Bereich des Dialogfensters an.

Nachdem Sie auf die Execute Changes Schaltfläche werden die Änderungen auf das Leiterplattendokument angewendet, und der Engineering Change Order Dialogfeld geschlossen werden. Bei einer neu erstellten Leiterplatte werden Bauteileinbauflächen angezeigt, die außerhalb der Leiterplatte platziert sind, sowie Verbindungslinien zwischen den Pads der Einbauflächen, entsprechend dem Schaltplanentwurf.

Nach der ersten Übertragung des Entwurfs auf die Leiterplatte werden weitere Änderungen auf der Schaltplanseite nach dem gleichen Verfahren auf die Leiterplatte übertragen.

Cross-Probing

Cross-Probing bezeichnet die Möglichkeit, ein Objekt in anderen Editoren zu lokalisieren, indem Sie im aktuellen Editor auf das Objekt klicken. Sobald Sie beispielsweise im Schaltplan-Editor den Befehl Tools » Cross Probe Befehl den Schaltplan-Editor gestartet haben, können Sie auf ein Bauteil im Schaltplan klicken, um dasselbe Bauteil auf der Leiterplatte anzuzeigen. Dieser Befehl unterstützt das Cross-Probing zwischen Bauteilen, Bussen, Netzen und Pins/Pads.

Kreuzauswahl

Die Funktion zur kreuzweisen Auswahl dient dazu, entsprechende Objekte zwischen Leiterplatten- und Schaltplan-Dokumenten auszuwählen. Mit anderen Worten: Wenn Sie ein Objekt im Leiterplatten-Dokument auswählen, wird dasselbe Objekt im Quell-Schaltplan-Dokument ebenfalls ausgewählt und umgekehrt.

Um die Funktion zur kreuzweisen Auswahl zu aktivieren, wählen Sie den Tools » Cross Select Mode Befehl aus den Hauptmenüs des Schaltplan- oder Leiterplatten-Editors aus. Dieser Befehl schaltet die Funktion ein und aus, und das Befehlssymbol im Menü zeigt den Status des Befehls an.