Überprüfung Ihres Leiterplattendesigns

Der PCB-Editor ist eine regelgesteuerte Designumgebung, in der Sie zahlreiche Arten von Designvorgaben definieren und überprüfen können, um die Integrität Ihrer Leiterplatte sicherzustellen. Die Online-DRC-Funktion überwacht während Ihrer Arbeit die aktivierten Regeln und hebt erkannte Designverstöße sofort hervor. Alternativ können Sie eine Batch-DRC ausführen, um zu prüfen, ob das Design den Regeln entspricht, und einen Bericht erstellen, der die aktivierten Regeln und alle erkannten Verstöße detailliert aufführt.

Zu einem früheren Zeitpunkt im Tutorial haben Sie einige Designvorgaben untersucht und konfiguriert, darunter den elektrischen Abstand, die Leiterbahnbreite und den Durchkontaktierungsstil. Darüber hinaus gibt es weitere Designregeln, die beim Erstellen einer neuen Leiterplatte automatisch definiert werden.

Konfigurieren und Ausführen einer Designregelprüfung (DRC)

Main page: Einrichten & Ausführen einer DRC

Das Design wird durch Ausführen der Designregelprüfung (DRC) auf Verstöße geprüft. Sowohl die Online- als auch die Batch-DRC werden im Dialogfeld Design Rule Checker konfiguriert, das Sie über den Befehl Tools » Design Rule Check in den Hauptmenüs aufrufen.

Eine Designregelprüfung wird durch Klicken auf die Schaltfläche  am unteren Rand des Dialogfelds gestartet. Die DRC wird ausgeführt. Anschließend öffnet sich das Panel Messages und listet alle erkannten Verstöße auf. Wenn die Option Create Report File im Dialogfeld aktiviert wurde, wird ein Design Rule Verification Report auf einer separaten Dokumentregisterkarte geöffnet. Der Bericht enthält die zur Prüfung aktivierten Regeln, die Anzahl der erkannten Verstöße und spezifische Details zu jedem Verstoß.

1. Wählen Sie den Befehl Tools » Design Rule Check aus den Hauptmenüs, um das Dialogfeld Design Rule Checker zu öffnen.

2. Stellen Sie auf der Seite Report Options des Dialogfelds sicher, dass die Option Create Report File aktiviert ist.

   

3. Klicken Sie auf der Seite Rules to Check des Dialogfelds mit der rechten Maustaste in den Tabellenbereich und wählen Sie den Eintrag Batch DRC - Used On.

   

4. Deaktivieren Sie die Batch-DRC für die Testpunktregeln. Wählen Sie dazu den Abschnitt Testpoint in der Baumstruktur aus und deaktivieren Sie die Kontrollkästchen Batch für die vier Regeltypen in dieser Kategorie.

   

5. Klicken Sie auf die Schaltfläche am unteren Rand des Dialogfelds, um die DRC auszuführen. Das Dialogfeld Design Rule Checker wird geschlossen und der Bericht wird geöffnet. Er enthält (mindestens):

   • 4 Verstöße gegen die Mindestbreite von Lötstoppmaskenstegen – die Mindestbreite eines Lötstoppmaskenstegs unterschreitet den zulässigen Wert.

   • 4 Verstöße gegen die Abstandsvorgabe – der gemessene elektrische Abstand zwischen Objekten auf Signallagen ist kleiner als der festgelegte Mindestwert.

   
   Der obere Abschnitt des Berichts enthält die zur Prüfung aktivierten Regeln und die Anzahl der erkannten Verstöße. Klicken Sie auf eine Regel, um zu den entsprechenden Verstößen zu springen und sie zu untersuchen.

   
   Der untere Abschnitt des Berichts zeigt jede verletzte Regel, gefolgt von einer Liste der betroffenen Objekte. Klicken Sie auf einen Verstoßeintrag, um zum entsprechenden Objekt auf der Leiterplatte zu springen.

   Erkannte Verstöße werden auch im sich öffnenden Panel Messages aufgeführt. 

   

Auffinden und Beheben von Verstößen

Main page: Untersuchen & Beheben von Designverstößen

Als Entwickler müssen Sie einen Verstoß auf der Leiterplatte lokalisieren, seine Art und das tatsächliche Ausmaß der Abweichung ermitteln und die am besten geeignete Lösung zur Behebung finden.

Beheben von Abstandsverstößen

Im Tutorial-Design gibt es vier Verstöße gegen die Abstandsvorgabe zwischen Pads von Transistor-Footprints. Diese Verstöße lassen sich auf zwei Arten beheben:

• Verkleinern Sie die Pads der Transistor-Footprints, um den Abstand zwischen den Pads zu vergrößern, oder

• konfigurieren Sie die Vorgabe so, dass ein kleinerer Abstand zwischen den Pads der Transistor-Footprints zulässig ist.

Da der Abstand von 0,25 mm recht großzügig bemessen ist und der tatsächliche Abstand diesem Wert recht nahekommt (0,22 mm), bietet es sich in dieser Situation an, die Regeln so zu konfigurieren, dass ein kleinerer Abstand zulässig ist. Diese Lösung ist hier akzeptabel, da das einzige andere Bauteil mit durchkontaktierten Pads der Steckverbinder ist, dessen Pads einen Abstand von 1 mm aufweisen. Wäre dies nicht der Fall, bestünde die beste Lösung darin, eine zweite Abstandsvorgabe hinzuzufügen, die nur für die Transistor-Pads gilt, wie es bereits bei den Regeln für die Lötstoppmaskenerweiterung gemacht wurde.

1. Klicken Sie auf die PCB-Dokumentregisterkarte oben im Designbereich, um das Dokument zu aktivieren.

2. Wählen Sie den Befehl Design » Constraint Manager aus den Haupt menüs, um den Constraint Manager zu öffnen.

3. Klicken Sie in der Ansicht Clearances des Constraint Manager auf die Zelle All Nets / All Nets in der Abstandsmatrix.

4. Ändern Sie im Tabellenbereich unten den Wert TH Pad – to – TH Pad auf 0,22 mm. Klicken Sie dazu auf die Zelle, geben Sie 0.22 ein und drücken Sie Enter.

   

   

    

5. Speichern Sie die Änderungen im Constraint Manager (File » Save to PCB).

Beheben von Verstößen gegen die Mindestbreite von Lötstoppmaskenstegen

Die Lötstoppmaske ist eine dünne, lackartige Schicht auf der Außenfläche der Leiterplatte, die das Kupfer schützt und isoliert. In der Maske werden Öffnungen vorgesehen, damit Bauteile und Drähte an das Kupfer gelötet werden können. Diese Öffnungen werden im PCB-Editor als Objekte auf der Lötstoppmaskenlage dargestellt (beachten Sie, dass die Lötstoppmaskenlage negativ definiert ist – die sichtbaren Objekte werden zu Öffnungen in der tatsächlichen Lötstoppmaske).

Bei der Fertigung wird die Lötstoppmaske mit unterschiedlichen Verfahren aufgebracht. Die kostengünstigste Methode besteht darin, sie im Siebdruckverfahren durch eine Schablone auf die Leiterplattenoberfläche aufzutragen. Um Ausrichtungsabweichungen zwischen den Lagen auszugleichen, sind die Maskenöffnungen üblicherweise größer als die Pads. Dies spiegelt sich im Erweiterungswert von 4 mil (~0,1 mm) wider, der in der Standard-Designregel verwendet wird.

Es gibt weitere Verfahren zum Aufbringen von Lötstoppmasken, die eine höhere Passgenauigkeit der Schichten und eine präzisere Konturdefinition ermöglichen. Bei diesen Verfahren kann die Lötstoppmaskenerweiterung kleiner oder sogar null sein. Kleinere Maskenöffnungen verringern das Risiko zu schmaler Lötstoppmaskenstege oder von Verstößen gegen den Mindestabstand zwischen Bestückungsdruck und Lötstoppmaskenöffnungen.

Ein Verstoß gegen die Mindestbreite von Lötstoppmaskenstegen. Violett dargestellt ist die Lötstoppmaskenerweiterung um jedes Pad.

Verstöße wie diese Lötstoppmaskenprobleme lassen sich nicht beheben, ohne das Fertigungsverfahren zu berücksichtigen, mit dem die fertige Leiterplatte hergestellt werden soll.

Bei einer komplexen Multilayer-Leiterplatte für ein hochwertiges Produkt würde beispielsweise wahrscheinlich ein hochwertiges Lötstoppmaskenverfahren eingesetzt, das eine geringe oder gar keine Lötstoppmaskenerweiterung ermöglicht. Eine einfache, doppelseitige Leiterplatte wie die in diesem Tutorial wird dagegen eher als kostengünstiges Produkt gefertigt, für das ein kostengünstiges Lötstoppmaskenverfahren erforderlich ist. Die Verstöße gegen die Mindeststegbreite durch eine Verringerung der Lötstoppmaskenerweiterung für die gesamte Leiterplatte zu beheben, ist daher keine geeignete Lösung.

Wie bei vielen Aspekten des Leiterplattendesigns besteht die Lösung darin, gezielt durchdachte Kompromisse einzugehen, um deren Auswirkungen zu minimieren.

Um diesen Verstoß zu beheben, können Sie:

• Die Lötstoppmaskenöffnung vergrößern, um die Maske zwischen den Transistorpads vollständig zu entfernen, oder

• die zulässige Mindeststegbreite verringern oder

• die Maskenöffnung verkleinern, um den Steg auf eine zulässige Breite zu verbreitern.

Diese Designentscheidung treffen Sie auf Grundlage Ihrer Kenntnisse des Bauteils und der vorgesehenen Fertigungs- und Bestückungstechnologie. Wird die Maske so weit geöffnet, dass der Maskensteg zwischen den Transistorpads vollständig entfällt, steigt die Wahrscheinlichkeit von Lötbrücken zwischen diesen Pads. Bei einer kleineren Maskenöffnung bleibt dagegen ein Steg bestehen, der möglicherweise akzeptabel ist, möglicherweise aber auch nicht. Außerdem können dadurch Probleme mit der Passgenauigkeit zwischen Maske und Pads entstehen.

In diesem Tutorial kombinieren Sie die zweite und dritte Option: Sie verringern die Mindeststegbreite auf einen Wert, der zu den Einstellungen dieser Leiterplatte passt, und reduzieren zusätzlich die Maskenerweiterung, jedoch nur für die Transistorpads.

1. Im ersten Schritt verringern Sie die zulässige Mindeststegbreite. Öffnen Sie die All Rules-Ansicht des Constraint Manager, indem Sie oben im Constraint Manager auf die entsprechende Schaltfläche klicken.

2. Suchen und wählen Sie im linken Navigationsbaum den Regeltyp Solder Mask Sliver in der Kategorie Manufacturing aus. Wählen Sie anschließend im Haupttabellenbereich die vorhandene Regel mit dem Namen MinimumSolderMaskSliver aus.

3. Ein Wert, der dem Padabstand von 0,22 mm (~8,7 mil) entspricht, ist für ein Design wie dieses akzeptabel. Ändern Sie im Bereich für die Vorgaben der Regel den Wert Minimum Solder Mask Sliver auf 0.22.

   

4. Im nächsten Schritt fügen Sie eine Maskenerweiterungsregel hinzu, die nur für die Transistoren gilt und die Maskenerweiterung auf null reduziert. Dadurch ist die Öffnung in der Lötstoppmaske genauso groß wie das Pad, sodass die Breite des Lötstoppmaskenstegs zwischen den Pads dem Padabstand (0,22 mm) entspricht. Klicken Sie im linken Navigationsbaum auf den Regeltyp Solder Mask Expansion in der Kategorie Mask, um die vorhandenen Regeln dieses Typs anzuzeigen. Es sollte eine Regel mit dem Namen SolderMaskExpansion vorhanden sein, die einen Erweiterungswert von 0,1016 mm (4 mil) festlegt.

   

   Da nur die Transistorpads Verstöße aufweisen, ändern Sie diesen Wert nicht. Stattdessen erstellen Sie eine neue Regel.

5. Um eine neue Regel für die Lötstoppmaskenerweiterung hinzuzufügen, klicken Sie mit der rechten Maustaste auf eine freie Stelle im Haupttabellenbereich und wählen Sie Add Custom Rule aus dem Kontextmenü. Eine neue Regel mit dem Namen SolderMaskExpansion_1 wird erstellt.

   

6. Doppelklicken Sie im Haupttabellenbereich auf den Namen der neuen Regel und geben Sie SolderMaskExpansion_Transistor ein, um sie umzubenennen.

7. Klicken Sie auf die Regel, um ihre Einstellungen im unteren Bereich des Constraint Manager anzuzeigen.

8. Definieren Sie den Geltungsbereich der neuen Regel. Eine Abfrage für den Geltungsbereich lässt sich mit der Funktion Query Builder erstellen. Klicken Sie auf die Schaltfläche  neben dem Feld Object Match und wählen Sie den Befehl Open Query Builder. Wählen Sie im daraufhin geöffneten Dialog Building Query from Board den Eintrag Associated with Footprint aus der Dropdown-Liste in der Spalte Condition Type / Operator und anschließend ONSC-TO-92-3-29-11 aus der Dropdown-Liste in der Spalte Condition Value aus. Nachdem Sie im Dialog auf OK geklickt haben, wird die Abfrage HasFootprint('ONSC-TO-92-3-29-11') im Feld Object Match angezeigt.

   ❯ ❮ Javascript ID: Tutorial_CM_SolderMaskExpansion_New_Query_AD25_2

9. Legen Sie 0 für die Werte Expansion top und Expansion bottom fest.

   

10. Speichern Sie die Änderungen im Constraint Manager (File » Save to PCB).

11. Schließen Sie den Constraint Manager, indem Sie mit der rechten Maustaste auf seine Registerkarte oben im Designbereich klicken und den Befehl Close Multivibrator.PcbDoc [Constraints] aus dem Kontextmenü wählen.

12. Speichern Sie das PCB-Dokument lokal, indem Sie mit der rechten Maustaste auf seinen Eintrag im Projects-Panel klicken und Save aus dem Kontextmenü wählen.

Designregelprüfung nach dem Beheben der Verstöße ausführen

Führen Sie nun die DRC erneut aus, um sicherzustellen, dass alle Verstöße behoben wurden.

1. Öffnen Sie den Dialog Design Rule Checker (Tools » Design Rule Check) und stellen Sie sicher, dass die Option Create Report File auf der Seite Report Options aktiviert ist.

2. Klicken Sie auf  die Schaltfläche .

3. Ein neuer Bericht wird generiert und auf einer separaten Dokumentregisterkarte geöffnet. Stellen Sie sicher, dass er keine Regelverstöße enthält.

   

   Falls Verstöße vorliegen, beheben Sie diese und generieren Sie den Bericht erneut.

4. Entfernen Sie den generierten DRC-Bericht aus dem Projekt. Er wird während des Designfreigabeprozesses generiert. Suchen Sie dazu die Berichtsdatei unter dem Eintrag Generated\Documents im Projects-Panel, klicken Sie mit der rechten Maustaste darauf und wählen Sie den Befehl Remove from Project. Wählen Sie im daraufhin geöffneten Dialog Remove from project die Option Delete file.

   

5. Schließen Sie alle derzeit geöffneten Dokumente. Klicken Sie dazu mit der rechten Maustaste auf eine Dokumentregisterkarte oben im Designbereich und wählen Sie den Befehl Close All Documents aus dem Kontextmenü.

6. Speichern Sie das Projekt im Workspace. Klicken Sie dazu auf das Steuerelement Save to Server neben dem Projekteintrag im Projects Panel, geben Sie einen aussagekräftigen Kommentar in das Feld Comment des sich öffnenden Dialogs Save to Server ein (z. B. PCB design complete) und klicken Sie anschließend auf die Schaltfläche OK.