Der PCB-Editor ist eine regelgesteuerte Entwurfsumgebung, in der Sie viele Arten von Designbeschränkungen definieren können, die geprüft werden können, um die Integrität Ihrer Leiterplatte sicherzustellen. Die Online-DRC-Funktion überwacht die aktivierten Regeln während der Arbeit und hebt erkannte Designverletzungen sofort hervor. Alternativ können Sie auch eine Batch-DRC ausführen, um zu prüfen, ob der Entwurf den Regeln entspricht, und einen Bericht zu erzeugen, der die aktivierten Regeln und alle erkannten Verletzungen detailliert aufführt.
Früher in diesem Tutorial haben Sie einige Designbeschränkungen untersucht und konfiguriert, darunter elektrischen Abstand, Leiterbahnbreite und Via-Stil für das Routing. Darüber hinaus gibt es eine Reihe weiterer Designregeln, die automatisch definiert werden, wenn eine neue Leiterplatte erstellt wird.
Konfigurieren und Ausführen einer Design Rule Check (DRC)
Main page: Einrichten & Ausführen einer DRC
Der Entwurf wird durch Ausführen der Design Rule Check (DRC) auf Verstöße geprüft. Sowohl Online- als auch Batch-DRC werden im Dialog Design Rule Checker konfiguriert, der über den Befehl Tools » Design Rule Check in den Hauptmenüs aufgerufen wird.
Eine Design Rule Check wird durch Klicken auf die Schaltfläche Messages geöffnet, in dem alle erkannten Verstöße aufgelistet werden. Wenn die Option Create Report File im Dialog aktiviert wurde, wird ein Design Rule Verification Report in einer separaten Dokumentregisterkarte geöffnet. Der Bericht enthält Details zu den für die Prüfung aktivierten Regeln, zur Anzahl der erkannten Verstöße sowie zu spezifischen Informationen zu jedem einzelnen Verstoß.
Wählen Sie in den Hauptmenüs den Befehl Tools » Design Rule Check , um den Dialog Design Rule Checker zu öffnen.
Stellen Sie auf der Seite Report Options des Dialogs sicher, dass die Option Create Report File aktiviert ist.
Klicken Sie auf der Seite Rules To Check des Dialogs mit der rechten Maustaste in den Rasterbereich und wählen Sie den Eintrag Batch DRC - Used On aus.
Deaktivieren Sie die Batch-DRC für die Testpunktregeln. Wählen Sie dazu im Baum den Abschnitt Testpoint aus und deaktivieren Sie die Kontrollkästchen Batch für die vier Regeltypen in dieser Kategorie.
Klicken Sie unten im Dialog auf die Schaltfläche Design Rule Checker wird geschlossen und der Bericht wird geöffnet. Er enthält (mindestens):
4 Verstöße gegen Minimum Solder Mask Sliver – die Mindestbreite eines Streifens der Lötstoppmaske ist kleiner als der zulässige Wert.
4 Verstöße gegen Clearance Constraint – der gemessene elektrische Abstand zwischen Objekten auf Signallagen ist kleiner als der angegebene Mindestwert.
Der obere Abschnitt des Berichts enthält Details zu den für die Prüfung aktivierten Regeln und zur Anzahl der erkannten Verstöße. Klicken Sie auf eine Regel, um zu diesen Verstößen zu springen und sie zu untersuchen.
Der untere Abschnitt des Berichts zeigt jede verletzte Regel, gefolgt von einer Liste der betreffenden Objekte. Klicken Sie auf einen Verstoßseintrag, um zu diesem Objekt auf der PCB zu springen.
Erkannte Verstöße werden auch im geöffneten Fenster Messages aufgelistet.
Auffinden und Beheben von Verstößen
Main page: Untersuchen & Beheben von Designverstößen
Als Entwickler müssen Sie einen Verstoß auf der PCB lokalisieren, seinen Zustand feststellen und ermitteln, wie stark die Regel tatsächlich verletzt wurde, und dann die am besten geeignete Methode zur Behebung des Verstoßes finden.
Hinweise zum Auffinden und Beheben von Verstößen
Altium Designer bietet zwei Techniken zur Darstellung von Designregelverstößen:
Verstoß-Overlay – Verstöße werden gekennzeichnet, indem das betreffende Primitive mit einem Muster markiert wird (standardmäßig grüne Kreise mit Kreuzen).
Verstoßdetails – die Art der Verstöße wird mithilfe eines numerischen Werts angegeben, der die verletzte Beschränkung zeigt, und/oder eines Symbols, das Ort und Typ des Verstoßes kennzeichnet.
Ein Beispiel für einen Clearance-Verstoß ist unten dargestellt. Beide oben genannten Techniken werden verwendet, um den Verstoß anzuzeigen. Betroffene Pads werden mit einem Muster hervorgehoben. Außerdem wird der Verstoß durch die weißen Pfeile und den Text <0.25mm angezeigt, der darauf hinweist, dass dieser Abstand kleiner ist als die durch die Beschränkung erlaubten mindestens 0,25 mm.
Um einen Verstoß zu lokalisieren, klicken Sie auf den Link im unteren Abschnitt der Berichtsdatei, der die spezifischen Verstöße beschreibt, oder doppelklicken Sie auf einen Eintrag im Fenster Messages .
Verstoßseinträge im Bericht und im Fenster Messages enthalten auch Angaben dazu, um wie viel eine Regel verletzt wurde. Der tatsächliche Wert wird zusammen mit dem angegebenen Beschränkungswert aufgeführt (zum Beispiel 0.017mm < 0.254mm ).
Beheben von Clearance-Verstößen
Im Tutorial-Entwurf gibt es vier Verstöße gegen die Clearance-Beschränkung zwischen Pads von Transistor-Footprints. Es gibt zwei Möglichkeiten, diese Verstöße zu beheben:
Verringern Sie die Größe der Pads des Transistor-Footprints, um den Abstand zwischen den Pads zu vergrößern, oder
Konfigurieren Sie die Beschränkung so, dass ein kleinerer Abstand zwischen den Pads des Transistor-Footprints zulässig ist.
Da der Abstand von 0,25 mm recht großzügig ist und der tatsächliche Abstand diesem Wert sehr nahekommt (0,22 mm), wäre es in dieser Situation eine gute Wahl, die Regeln so zu konfigurieren, dass ein kleinerer Abstand zulässig ist. Diese Lösung ist in diesem Fall akzeptabel, weil die einzige andere Komponente mit Through-Hole-Pads der Steckverbinder ist, dessen Pads 1 mm voneinander entfernt sind. Wäre dies nicht der Fall, wäre die beste Lösung, eine zweite Clearance-Beschränkung hinzuzufügen, die nur auf die Transistor-Pads abzielt, wie es bei den Regeln für die Lötstoppmaskenerweiterung gemacht wurde.
Klicken Sie oben im Designbereich auf die Registerkarte des PCB-Dokuments, um es zum aktiven Dokument zu machen.
Wählen Sie in den Hauptmenüs den Befehl Design » Constraint Manager , um den Constraint Manager zu öffnen.
Klicken Sie in der Ansicht Clearances des Constraint Manager in die Zelle All Nets / All Nets der Clearance-Matrix.
Ändern Sie den Wert TH Pad – to – TH Pad im Rasterbereich unten auf 0,22 mm. Klicken Sie dazu auf die Zelle, geben Sie 0.22 ein und drücken Sie Enter
Speichern Sie die Änderungen im Constraint Manager (File » Save to PCB ).
Beheben von Verstößen gegen Minimum Solder Mask Sliver
Die Lötstoppmaske ist eine dünne, lackartige Schicht, die auf die Außenfläche der Leiterplatte aufgebracht wird und eine schützende sowie isolierende Abdeckung für das Kupfer bietet. In der Maske werden Öffnungen für Bauteile und Drähte erzeugt, die mit dem Kupfer verlötet werden sollen. Diese Öffnungen werden im PCB-Editor als Objekte auf der Lötstoppmaskenlage dargestellt (beachten Sie, dass die Lötstoppmaskenlage negativ definiert ist – die Objekte, die Sie sehen, werden zu Öffnungen in der tatsächlichen Lötstoppmaske).
Während der Fertigung wird die Lötstoppmaske mit unterschiedlichen Verfahren aufgebracht. Der kostengünstigste Ansatz besteht darin, sie durch eine Maske auf die Leiterplattenoberfläche zu siebdrucken. Um Probleme bei der Lagenausrichtung auszugleichen, sind die Maskenöffnungen typischerweise größer als die Pads, was sich im Erweiterungswert von 4 mil (~0,1 mm) widerspiegelt, der in der Standard-Designregel verwendet wird.
Es gibt weitere Verfahren zum Aufbringen des Lötstopplacks, die eine hochwertigere Layer-Registrierung und eine genauere Formdefinition bieten. Wenn diese Verfahren verwendet werden, kann die Lötstopplack-Erweiterung kleiner oder sogar null sein. Eine kleinere Maskenöffnung verringert die Wahrscheinlichkeit von Verstößen durch Lötstopplack-Stege oder unzureichende Abstände zwischen Siebdruck und Lötstopplack.
Ein Verstoß wegen eines zu schmalen Lötstopplack-Stegs. Das Violett stellt die Lötstopplack-Erweiterung um jedes Pad dar.
Um Details zu Verstößen gegen die minimale Breite von Lötstopplack-Stegen anzuzeigen, muss die Darstellung des Lötstopplacks aktiviert sein. Verwenden Sie das View Configuration -Panel, um die Sichtbarkeit der Layer zu konfigurieren.
Verstöße wie diese Lötstopplack-Probleme können nicht ohne Berücksichtigung des Fertigungsverfahrens gelöst werden, das zur Herstellung der fertigen Leiterplatte verwendet wird.
Wenn es sich beispielsweise um eine komplexe Multilayer-Leiterplatte für ein hochwertiges Produkt handeln würde, käme wahrscheinlich eine hochwertige Lötstopplack-Technologie zum Einsatz, die eine kleine oder gar keine Lötstopplack-Erweiterung erlauben würde. Eine einfache doppelseitige Leiterplatte wie die in diesem Tutorial wird jedoch eher als kostengünstiges Produkt gefertigt, sodass eine kostengünstige Lötstopplack-Technologie verwendet werden muss. Das bedeutet, dass es keine geeignete Lösung ist, die Verstöße wegen zu schmaler Lötstopplack-Stege durch Reduzierung der Lötstopplack-Erweiterung für die gesamte Leiterplatte zu beheben.
Wie bei vielen Aspekten des PCB-Designs liegt die Lösung darin, bewusst und gezielt Abwägungen zu treffen, um ihre Auswirkungen zu minimieren.
Um diesen Verstoß zu beheben, können Sie:
die Lötstopplack-Öffnung vergrößern, um den Lack zwischen den Transistor-Pads vollständig zu entfernen, oder
die minimal zulässige Stegbreite verringern, oder
die Maskenöffnung verkleinern, um den Steg auf eine akzeptable Breite zu vergrößern.
Dies ist eine Designentscheidung, die auf Grundlage Ihres Wissens über das Bauteil sowie die verwendete Fertigungs- und Bestückungstechnologie getroffen wird. Wenn die Maske so geöffnet wird, dass der Lötstopplack-Steg zwischen den Transistor-Pads vollständig entfernt wird, steigt die Wahrscheinlichkeit von Lötbrücken zwischen diesen Pads. Wird dagegen die Maskenöffnung verkleinert, bleibt weiterhin ein Steg bestehen, der akzeptabel sein kann oder auch nicht, und außerdem besteht dann die Möglichkeit von Registrierungsproblemen zwischen Maske und Pad.
Für dieses Tutorial verwenden Sie eine Kombination aus der zweiten und dritten Option: Sie verringern die minimale Stegbreite auf einen Wert, der für die auf dieser Leiterplatte verwendeten Einstellungen geeignet ist, und reduzieren außerdem die Maskenerweiterung, jedoch nur für die Transistor-Pads.
Der erste Schritt besteht darin, die zulässige Stegbreite zu reduzieren. Öffnen Sie die All Rules -Ansicht des Constraint Manager, indem Sie oben im Constraint Manager auf die entsprechende Schaltfläche klicken.
Suchen Sie im Baum auf der linken Seite den Regeltyp Solder Mask Sliver in der Kategorie Manufacturing und wählen Sie ihn aus. Wählen Sie dann im Hauptgitterbereich die vorhandene Regel mit dem Namen MinimumSolderMaskSliver aus.
Ein Wert entsprechend dem Pad-Abstand von 0,22 mm (~8,7 mil) ist für ein Design wie dieses akzeptabel. Bearbeiten Sie den Wert Minimum Solder Mask Sliver im Constraint-Bereich der Regel auf 0.22 .
Der nächste Schritt besteht darin, eine Maskenerweiterungsregel nur für die Transistoren hinzuzufügen, die die Maskenerweiterung auf null reduziert. Das bedeutet, dass die Öffnung im Lötstopplack dieselbe Größe wie das Pad hat, wodurch die Breite des Lötstopplack-Stegs zwischen den Pads dem Abstand zwischen den Pads entspricht (0,22 mm). Klicken Sie im Baum auf der linken Seite auf den Regeltyp Solder Mask Expansion in der Kategorie Mask , um die vorhandenen Regeln dieses Typs anzuzeigen. Es sollte eine Regel mit dem Namen SolderMaskExpansion vorhanden sein, die einen Erweiterungswert von 0,1016 mm (4 mil) angibt.
Da nur die Transistor-Pads von dem Verstoß betroffen sind, werden Sie diesen Wert nicht bearbeiten. Stattdessen erstellen Sie eine neue Regel.
Um eine neue Regel für die Lötstopplack-Erweiterung hinzuzufügen, klicken Sie mit der rechten Maustaste auf einen freien Bereich im Hauptgitter und wählen Sie Add Custom Rule aus dem Kontextmenü. Es wird eine neue Regel mit dem Namen SolderMaskExpansion_1 erstellt.
Doppelklicken Sie im Hauptgitterbereich auf den Namen der neuen Regel und geben Sie SolderMaskExpansion_Transistor ein, um ihren Namen zu ändern.
Klicken Sie auf die Regel, um ihre Einstellungen im unteren Bereich des Constraint Manager anzuzeigen.
Definieren Sie den Geltungsbereich der neuen Regel. Eine Bereichsabfrage kann mit der Funktion Query Builder erstellt werden. Klicken Sie auf die Schaltfläche Object Match und wählen Sie den Befehl Open Query Builder . Wählen Sie im Dialogfeld Building Query from Board , das sich öffnet, im Dropdown-Menü der Spalte Condition Type / Operator den Eintrag Associated with Footprint und anschließend im Dropdown-Menü der Spalte Condition Value den Eintrag ONSC-TO-92-3-29-11 aus. Nachdem Sie im Dialogfeld auf OK geklickt haben, erscheint die Abfrage HasFootprint('ONSC-TO-92-3-29-11') im Feld Object Match .
❯ ❮
1
Javascript ID: Tutorial_CM_SolderMaskExpansion_New_Query_AD25_2
Legen Sie für 0 und Expansion top sowie für Expansion bottom die Werte 0 fest.
Speichern Sie die Änderungen im Constraint Manager (File » Save to PCB ).
Schließen Sie den Constraint Manager, indem Sie oben im Designbereich mit der rechten Maustaste auf dessen Registerkarte klicken und im Kontextmenü den Befehl Close Multivibrator.PcbDoc [Constraints] wählen.
Speichern Sie das PCB-Dokument lokal, indem Sie im Projects -Panel mit der rechten Maustaste auf seinen Eintrag klicken und im Kontextmenü Save wählen.
Ausführen einer Design Rule Check nach dem Beheben der Verstöße
Führen Sie nun die DRC erneut aus, um sicherzustellen, dass alle Verstöße behoben wurden.
Bestätigen Sie immer, dass Sie einen sauberen Design Rule Verification Report haben, bevor Sie Ausgaben erzeugen.
Öffnen Sie das Dialogfeld Design Rule Checker (Tools » Design Rule Check ) und stellen Sie sicher, dass die Option Create Report File auf der Seite Report Options aktiviert ist.
Klicken Sie auf die Schaltfläche .
Ein neuer Bericht wird erzeugt und in einer separaten Dokumentregisterkarte geöffnet. Stellen Sie sicher, dass er keine Regelverstöße enthält.
Falls Verstöße vorhanden sind, beheben Sie diese und erzeugen Sie den Bericht anschließend erneut.
Entfernen Sie den erzeugten DRC-Bericht aus dem Projekt. Er wird während des Design-Release-Prozesses erzeugt. Suchen Sie dazu die Berichtsdatei unter dem Eintrag Generated\Documents im Panel Projects , klicken Sie mit der rechten Maustaste darauf und wählen Sie den Befehl Remove from Project . Wählen Sie im Dialogfeld Remove from project , das sich öffnet, die Option Delete file .
Schließen Sie alle derzeit geöffneten Dokumente. Dazu können Sie oben im Designbereich mit der rechten Maustaste auf eine Dokumentregisterkarte klicken und im Kontextmenü den Befehl Close All Documents wählen.
Speichern Sie das Projekt im Workspace. Klicken Sie dazu auf das Steuerelement Save to Server neben dem Projekteintrag im Panel Projects , geben Sie im Feld Comment des sich öffnenden Dialogfelds Save to Server einen aussagekräftigen Kommentar ein (z. B. PCB design complete) und klicken Sie dann auf die Schaltfläche OK .
AI-localized