Setting Up & Running a DRC

Konfigurieren der DRC

Die Konfiguration für die Design Rule Checking erfolgt im Dialog Design Rule Checker, der über den Befehl Tools » Design Rule Check aus einem PCB-Dokument heraus aufgerufen wird.

Verwenden von Online DRC

Online Design Rule Checking läuft im Hintergrund in Echtzeit und kennzeichnet Designregelverletzungen und/oder verhindert sie automatisch. Dies ist besonders hilfreich beim interaktiven Routen Ihrer Leiterplatte, um Abstands-, Breiten- und Verstöße bei parallelen Segmenten sofort hervorzuheben. Damit eine Regel der Online DRC unterliegt, müssen die folgenden drei Anforderungen erfüllt sein:

Wenn Objekte gefunden werden, die gegen eine anwendbare Designregel verstoßen, die für die Online-Prüfung aktiviert ist, werden sie im Designbereich gemäß den definierten violation display options hervorgehoben.

Verwenden von Batch DRC

Es wird insbesondere empfohlen, vor dem Erzeugen der endgültigen Fertigungsdaten immer eine Designregelprüfung im Batch-Modus durchzuführen. Online DRC erkennt nur neue Verletzungen – also Verletzungen, die nach dem Aktivieren der Funktion entstehen –, während Batch DRC eine manuelle Prüfung jederzeit während des Leiterplattenentwurfs ermöglicht. Gute Designer kennen daher nicht nur den Wert der Online DRC, sondern wissen auch, dass ein Leiterplattenentwurf mit einer Batch DRC beginnen und enden sollte.

Aktivieren Sie die Regeltypen für die Batch-Prüfung nach Bedarf im Dialog Design Rule Checker (siehe Abschnitt Konfigurieren der DRC). Beim Ausführen einer Batch DRC stehen verschiedene zusätzliche Optionen zur Verfügung, darunter auch die Möglichkeit, eine Berichtsdatei zu erzeugen. Auf diese Optionen greifen Sie zu, indem Sie im Ordnerbaum des Dialogs auf den Ordner Report Options klicken. Zwei wichtige Optionen (im folgenden Bild hervorgehoben) sind:

• Create Report File - aktivieren Sie diese Option, damit nach dem Ausführen einer Batch DRC für die Leiterplatte ein Bericht erzeugt wird. Aktivieren Sie die Unteroption Report PCB Health Issues , um vom PCB Health Check Monitor erkannte Probleme in den erzeugten Bericht aufzunehmen.

  Der Bericht liegt im HTML-Format vor und trägt den Namen Design Rule Check - <PCBDocumentName>.html. Er wird nach Abschluss des Batch-DRC-Prozesses automatisch als aktives Dokument geöffnet.

• Create Violations - aktivieren Sie diese Option, damit Verletzungen im Designbereich gemäß den definierten violation display options hervorgehoben werden. Diese Option ist auch erforderlich, damit Verletzungen im Bereich Violations des Fensters PCB Rules And Violations panel aufgelistet werden.

Die weiteren verfügbaren Optionen sind:

• Sub-Net Details – wenn eine Un-Routed Net-Regel definiert wurde, aktivieren Sie diese Option, um Subnetz-Details in den DRC-Bericht aufzunehmen.

  Die Regel Un-Routed Net sollte nur dann für die Prüfung aktiviert werden, wenn alle Verbindungen geroutet wurden, da eine Verbindungslinie effektiv einem „offenen Stromkreis“ entspricht.

• Verify Shorting Copper – aktivieren Sie diese Option, um die Integrität des kurzschließenden Kupfers in allen im Design verwendeten Net Tie Komponenten zu überprüfen. Diese Prüfung sucht nach nicht verbundenem Kupfer in einer Komponente (ein Hinweis darauf, dass ein Pad die anderen Pads nicht korrekt kurzschließt).

• Report Drilled SMT Pads – aktivieren Sie diese Option, um alle SMT- (Surface Mount Technology-) Pads, die irrtümlich gebohrt wurden, in den DRC-Bericht aufzunehmen.

  Ein SMT-Pad kann zum Beispiel ein kurzer Pin, ein flacher Kontakt, eines aus einer Matrix von Balls (BGAs), ein Anschluss am Gehäuse einer Komponente (passive Bauteile) oder ein kurzer Anschluss in Gull-Wing-Ausführung (QFPs) sein.

  Diese Option dient nur zum Erkennen von SMT-Pads, in denen Bohrungen definiert sind, was in älteren Versionen der Software möglich war. Um Vias unter SMD-Pads zu prüfen, muss die Regel Vias Under SMD (in der Kategorie High Speed) zum Design hinzugefügt und für Batch DRC aktiviert werden.

• Report Multilayer Pads with 0 size Hole – aktivieren Sie diese Option, um alle ungültigen Multilayer-Pads zu erfassen, die im Design gefunden werden. Ein ungültiges Multilayer-Pad ist ein Pad mit einer Lochgröße von null, das andernfalls ein SMT-Pad wäre.

• Stop when n violations found – verwenden Sie dieses Feld, um die maximale Anzahl von Verstößen festzulegen, die erkannt werden können, bevor der Batch-DRC-Prozess gestoppt wird (Standard = 500). Die Begrenzung der Anzahl gemeldeter Verstöße ist eine wichtige Strategie, um den Prüfprozess beherrschbar zu halten.

• Report Broken Planes – aktivieren Sie diese Option, damit der Batch-Regelprüfungsprozess nach unterbrochenen Planes sucht und diese meldet. Unterbrochene Planes entstehen, wenn ein Bereich einer Plane, der mit einem Netz verbunden ist, elektrisch vom Rest der Plane getrennt wird. Ein Beispiel hierfür ist ein Steckverbinder, der über einer geteilten Plane platziert ist, aber nicht mit ihr verbunden ist. Die Freistellungen um die Pins verbinden sich so, dass sie das Kupfer der Plane vollständig durchtrennen und diese effektiv in zwei Teile aufspalten.

  Um auf unterbrochene Planes zu prüfen, muss die Regel Un-Routed Net (in der Kategorie Electrical) für Batch DRC aktiviert sein.

• Report Dead Copper larger than – aktivieren Sie diese Option, damit der Batch-Regelprüfungsprozess nach Dead-Copper-Bereichen sucht und diese meldet, die größer als die angegebene Fläche sind. Dead Copper bezeichnet Kupferbereiche, die keine Verbindung zu einem Netz haben und außerdem elektrisch von der ursprünglichen übergeordneten Plane getrennt sind. Ein Beispiel hierfür ist ein Steckverbinder (der nicht mit der Plane verbunden ist) mit eng beieinanderliegenden Pins, bei dem sich die Freistellungen um die Pins verbinden und Bereiche des Plane-Kupfers vom Rest der Plane isolieren. Verwenden Sie das zugehörige Feld, um einen Wert für die maximal zulässige Dead-Copper-Fläche anzugeben; alles darüber gilt als Regelverletzung (Standard = 100 sq. mils).

  Um auf Dead Copper zu prüfen, muss die Regel Un-Routed Net (in der Kategorie Electrical) für Batch DRC aktiviert sein.

  Wenn die Option Report Dead Copper larger than aktiviert ist (und die Regel Un-Routed Net für Batch DRC aktiviert ist), werden während der Batch-Regelprüfung auch alle Objekte ohne zugewiesenes Netz gemeldet, unabhängig von ihrer Größe. Diese Funktion ist verfügbar, indem der Wert der Option PCB.Rules.DeadCopperNoNet im Dialog Advanced Settings dialog gesetzt wird, um die gewünschte Erkennungseinstellung wie unten gezeigt zu konfigurieren. Der Standardwert ist 2.

  • 0 – keine prüfen.

  • 1 – alle prüfen.

  • 2 – alle prüfen außer freien Pads, Textobjekten und Objekten in Komponenten.

  Außerdem werden, wenn die Option Report Dead Copper larger than aktiviert ist, Kupferlagenobjekte mit einer Netzzuweisung, die jedoch nicht mit einem Pad-Objekt desselben Netzes verbunden sind und auch nicht über Verbindungslinien mit anderen Objekten desselben Netzes verbunden sind, geprüft (unabhängig davon, ob die Regel Un-Routed Net für Batch DRC aktiviert ist oder nicht). Diese Funktion befindet sich in der Open Beta und ist verfügbar, wenn die Option PCB.Rules.DeadCopperInNet im Dialog Advanced Settings dialog aktiviert ist.

• Report Starved Thermals with less than n% available copper – aktivieren Sie diese Option, damit der Batch-Regelprüfungsprozess nach „ausgehungerten“ thermischen Verbindungen sucht und diese meldet, die größer als der angegebene Prozentsatz sind. Thermals sind Verbindungen zu einer Plane mit Thermal-Relief-„Aussparungen“ um sie herum, um die Wärmeleitfähigkeit zum Plane-Kupfer zu verringern. Ein Thermal kann „ausgehungert“ werden, wenn die Oberfläche der Kupferspeichen, die es mit der Plane verbinden, durch Freistellungsbereiche reduziert wird. Diese Option prüft auch die Oberfläche des Thermals selbst (nicht nur die Speichen) gegenüber Freistellungsbereichen, die in das Thermal hineinragen. Verwenden Sie das zugehörige Feld, um einen Wert für den minimal zulässigen Prozentsatz des verbleibenden Verbindungskupfers anzugeben; alles darunter gilt als Regelverletzung (Standard = 50%).

• Run Design Rule Check – klicken Sie auf diese Schaltfläche, um eine Batch DRC gemäß den für die Batch-Prüfung aktivierten Regeln und den für diese Prüfart definierten zusätzlichen Optionen auszuführen.

  Nach Abschluss der Prüfung werden alle Verstöße im Bereich Messages angezeigt.

Eine DRC im Batch-Modus wird durch Klicken auf die Schaltfläche Run Design Rule Check unten links im Dialog gestartet. Wenn Sie dies ausgewählt haben, wird ein DRC-Bericht erstellt und automatisch geöffnet (falls entsprechend konfiguriert) als aktives Dokument im Haupt-Designfenster. Der Bericht listet jede Regel auf, die wie im Dialog Design Rule Checker angegeben getestet wurde. Regeln, die im Design nicht vorhanden sind, werden nicht geprüft.

DRC-Berichte

Durch Aktivieren der Option Create Report File im Dialog Design Rule Checker dialog wird bei der Ausführung einer Batch DRC ein DRC-Bericht erzeugt. Die auf der Seite PCB Editor - Reports page des Dialogs Preferences verfügbaren Optionen ermöglichen die Festlegung des Berichtsformats sowie, ob der Bericht nach der Erstellung automatisch angezeigt wird.

Erzeugen Sie einen DRC-Bericht als Teil des Batch-DRC-Prozesses.

Unterstützte Formate sind:

• TXT – erzeugt die Datei Design Rule Check - <PCBDocumentName>.drc.

• HTML – erzeugt die Datei Design Rule Check - <PCBDocumentName>.html.

• XML – erzeugt die Datei <PCBDocumentName>.xml.

Der Bericht listet jede Regel auf, die während des Batch-Prüfprozesses wie im Dialog Design Rule Checker angegeben getestet wurde. Jeder gefundene Verstoß wird mit vollständigen Details zu Referenzinformationen wie Lage, Netzname, Komponentendesignator und Pad-Nummer sowie der Position des Objekts aufgeführt.

Optionen zur Anzeige von Verstößen

Das Prüfen des Designs anhand festgelegter Designregeln ist das eine – aber was passiert, wenn eine oder mehrere dieser Regeln verletzt werden? Unabhängig davon, ob während des Designs eine Online-DRC ausgeführt oder manuell eine Batch-DRC gestartet wird, muss es eine visuelle Anzeige dafür geben, wo solche Regelverstöße auftreten. Der PCB-Editor enthält leistungsstarke Anzeigeoptionen für Verstöße, um klar und visuell anzuzeigen, wo Verstöße vorhanden sind.

Benutzerdefinierte Verstoßgrafiken

Die meisten Designregeln, die in die Online- und/oder Batch-Designregelprüfung einbezogen werden können, verfügen über zugehörige benutzerdefinierte Verstoßgrafiken, die im Designbereich erscheinen, wenn eine bestimmte Regel verletzt wird. Diese Grafiken sorgen für eine visuell aufgeräumtere DRC-Darstellung. Wenn eine bestimmte Designregel verletzt wird, werden die zugehörigen benutzerdefinierten Verstoßgrafiken (sofern zutreffend) nur auf den Layern gezeichnet, die an diesem Verstoß beteiligt sind.

In einigen Fällen zeigt die Grafik nicht nur, wo der Verstoß auftritt, sondern auch warum – indem sie den für die Regel definierten Constraint-Wert anzeigt und angibt, wie die beanstandeten Primitive diesen Wert unter- oder überschreiten.

Beispiel zur Veranschaulichung der benutzerdefinierten Grafiken für Verstöße gegen Width- und Minimum-Annular-Ring-Regeln.

Andere Grafiken, darunter solche zur Darstellung von Verstößen gegen die Regeln Net Antennae, Short-Circuit, Un-Routed Net, Room Definition, Layer Pairs und Vias Under SMD, bestehen aus einer Grafik, da kein definierbarer Constraint-Wert angezeigt werden kann.

Weitere Beispiele für benutzerdefinierte Verstoßgrafiken. Von links nach rechts: Net-Antennae-Verstoß; Short-Circuit-Verstoß; Un-Routed-Net-Verstoß.

Verstoß-Overlay

Zusätzlich zu den benutzerdefinierten Verstoßgrafiken steht ein Verstoß-„Overlay“ zur Konfiguration und Verwendung zur Verfügung. Das Overlay wird über Design-Primitive gezeichnet. Sie können aus einer Auswahl von Stilen wählen, welches Muster auf den Primitiven angezeigt werden soll.

Verwenden Sie ein Verstoß-Overlay als Alternative zu den benutzerdefinierten Verstoßgrafiken bei der Anzeige von DRC-Verstößen.

Die Verwendung einer Kombination der beiden Verstoß-Anzeigetypen kann nützlich sein, um eine „grobe“ und eine „feine“ Anzeige von Verstößen bereitzustellen. Beim Herauszoomen kann das Verstoß-Overlay markieren, wo ein Verstoß vorliegt; beim Hineinzoomen sehen Sie dann die Details, die durch die zugehörige benutzerdefinierte Verstoßgrafik geliefert werden.

Konfigurieren der Anzeigeeinstellungen für Verstöße

Die Steuerung, wie DRC-Verstöße angezeigt werden – mithilfe benutzerdefinierter Verstoßgrafiken und/oder eines definierten Verstoß-Overlays – wird auf der Seite PCB Editor - DRC Violations Display page des Preferences Dialogs festgelegt.

Konfigurieren Sie, wie DRC-Verstöße im Designbereich angezeigt werden – mithilfe benutzerdefinierter Grafiken und/oder eines definierten Verstoß-Overlays – als Teil Ihrer Softwareeinstellungen.

Die verfügbaren Optionen ermöglichen Ihnen Folgendes:

• Wählen Sie den Stil des verwendeten Verstoß-Overlays über Violation Overlay Style – Fehlermarkierungen können auf eine der folgenden vier Arten angezeigt werden. Klicken Sie, um Ihren bevorzugten Stil auszuwählen:

  • None (Layer Color) - Fehlermarkierungen werden in der Layerfarbe angezeigt und sind daher nicht sichtbar.

  • Solid (Override Color) - Fehlermarkierungen werden in der Farbe des Error Marker Layers angezeigt.

  • Style A - Fehlermarkierungen werden als Warn-Dreieck angezeigt.

  • Style B - Fehlermarkierungen werden als Punkt mit einem Kreuz darin angezeigt.

• Bestimmen Sie das Anzeigeverhalten des Verstoß-Overlays beim Herauszoomen über Overlay Zoom Out Behavior – Fehlermarkierungen verhalten sich beim Herauszoomen wie folgt:

  • Base Pattern Scales - die Fehlermarkierungen werden unabhängig von der Zoomstufe skaliert (der Markierungstyp wird durch den oben ausgewählten Violation Overlay Style bestimmt).

  • Layer Color Dominates - beim Herauszoomen werden die Fehlermarkierungen zu einer einfarbigen Fläche in der Layerfarbe.

  • Override Color Dominates - beim Herauszoomen werden die Fehlermarkierungen zu einer einfarbigen Fläche in der Farbe des Error Marker Layers.

• Wählen Sie den verwendeten Anzeigestil pro Regel im Bereich Choose DRC Violations Display Style. Wenn die Option Violation Details für einen Regeltyp aktiviert ist, werden die zugehörigen benutzerdefinierten Verstoßgrafiken verwendet, um die DRC-Verstöße dieser Regel anzuzeigen. Wenn die Option Violation Overlay aktiviert ist, werden die Verstöße mit dem angegebenen Overlay-Stil angezeigt. Standardmäßig ist der Anzeigestil Violation Details für alle Regeltypen aktiviert, und die Anzeige Violation Overlay Style ist nur für die Regeln Clearance, Width und Component Clearance aktiviert.

  Klicken Sie mit der rechten Maustaste innerhalb des Rasters, um ein Befehlsmenü aufzurufen, mit dem Sie die Verwendung eines Verstoß-Anzeigetyps für alle Regeltypen schnell aktivieren oder deaktivieren können. Es stehen auch Befehle zur Verfügung, um die Anzeige von Verstößen – Detailgrafiken oder Overlay-Stile – schnell nur für die Regeln zu aktivieren, die aktuell im Design verwendet werden.

Festlegen der Farbgebung für Verstöße

Um zusätzliche Flexibilität bei der Anzeige von Regelverstößen im Designbereich zu bieten, verfügen die beiden Verstoß-Anzeigetypen – Verstoßdetails (benutzerdefinierte Verstoßgrafiken) und Verstoß-Overlay – über jeweils eigene zugeordnete Systemfarben. Dadurch können Sie die beiden mithilfe unterschiedlicher, klar unterscheidbarer Farben voneinander abheben. Die Farbzuweisung erfolgt im Abschnitt System Colors auf der Registerkarte Layers & Colors des View Configuration panel:

• Violation Details – verwendet die Systemfarbe Violation Markers (für erlassene Verstöße, die mit diesem Anzeigestil dargestellt werden, wird die Systemfarbe Waived Violation Markers verwendet).

• Violation Overlay – verwendet die Systemfarbe DRC Error Markers (für erlassene Verstöße, die mit diesem Anzeigestil dargestellt werden, wird die Systemfarbe Waived DRC Error Markers verwendet).

Legen Sie unterschiedliche Farben für die beiden Verstoß-Anzeigetypen fest und aktivieren/deaktivieren Sie deren Anzeige nach Bedarf.