Einrichten und Ausführen einer DRC-Prüfung

Konfigurieren der DRC

Die Konfiguration für die Design Rule Checking erfolgt im Dialog Design Rule Checker, der über den Befehl Tools » Design Rule Check aus einem PCB-Dokument heraus aufgerufen wird.

Verwenden von Online DRC

Die Online-Designregelprüfung läuft im Hintergrund in Echtzeit und kennzeichnet Designregelverletzungen und/oder verhindert sie automatisch. Dies ist besonders hilfreich beim interaktiv routing Ihrer Leiterplatte, um Abstands-, Breiten- und parallele Segmentverletzungen sofort hervorzuheben. Damit eine Regel der Online-DRC unterliegt, müssen die folgenden drei Anforderungen erfüllt sein:

Wenn Objekte gefunden werden, die gegen eine anwendbare Designregel verstoßen, die für die Online-Prüfung aktiviert ist, werden sie im Arbeitsbereich entsprechend den definierten violation display options hervorgehoben.

Verwenden von Batch DRC

Es wird insbesondere empfohlen, vor dem Erzeugen der endgültigen Fertigungsdaten immer eine Designregelprüfung im Batch-Modus durchzuführen. Online DRC erkennt nur neue Verletzungen – also Verletzungen, die entstehen, nachdem die Funktion aktiviert wurde – während Batch DRC eine manuelle Prüfung jederzeit während des Leiterplatten-Entwurfsprozesses ermöglicht. Gute Designer kennen daher nicht nur den Wert von Online DRC, sondern auch die Tatsache, dass das Leiterplattendesign mit einer Batch DRC beginnen und enden sollte.

Aktivieren Sie nach Bedarf Regeltypen für die Batch-Prüfung im Dialog Design Rule Checker (siehe Abschnitt Konfigurieren der DRC oben). Beim Ausführen einer Batch DRC stehen verschiedene zusätzliche Optionen zur Verfügung, darunter die Möglichkeit, eine Berichtdatei zu erzeugen. Auf diese Optionen greifen Sie zu, indem Sie im Ordnerbaum des Dialogs auf den Ordner Report Options klicken. Zwei wichtige Optionen (im folgenden Bild hervorgehoben) sind:

• Create Report File - aktivieren Sie diese Option, damit nach der Batch DRC für die Leiterplatte ein Bericht erzeugt wird. Aktivieren Sie die Unteroption Report PCB Health Issues, um von PCB Health Check Monitor erkannte Probleme in den erzeugten Bericht aufzunehmen.

  Der Bericht liegt im HTML-Format vor und erhält den Namen Design Rule Check - <PCBDocumentName>.html. Nach Abschluss des Batch-DRC-Prozesses wird er automatisch als aktives Dokument geöffnet.

• Create Violations - aktivieren Sie diese Option, damit Verletzungen im Arbeitsbereich entsprechend den definierten violation display options hervorgehoben werden. Diese Option ist auch erforderlich, damit Verletzungen im Bereich Violations des Fensters PCB Rules And Violations panel aufgelistet werden.

Die weiteren verfügbaren Optionen sind:

• Sub-Net Details – wenn eine Regel Un-Routed Net definiert wurde, aktivieren Sie diese Option, um Subnetz-Details in den DRC-Bericht aufzunehmen.

  Die Regel Un-Routed Net sollte nur dann für die Prüfung aktiviert werden, wenn alle Verbindungen geroutet wurden, da eine Verbindungslinie effektiv einen „offenen Stromkreis“ darstellt.

• Verify Shorting Copper – aktivieren Sie diese Option, um die Integrität des kurzschließenden Kupfers in allen im Design verwendeten Net-Tie-Komponenten zu prüfen. Diese Prüfung sucht nach nicht verbundenem Kupfer in einer Komponente (ein Hinweis darauf, dass ein Pad die anderen Pads nicht korrekt kurzschließt).

• Report Drilled SMT Pads – aktivieren Sie diese Option, um im DRC-Bericht alle SMT-Pads (Surface Mount Technology) aufzunehmen, die irrtümlich gebohrt wurden.

  Ein SMT-Pad kann zum Beispiel ein kurzer Pin, ein flacher Kontakt, eines aus einer Matrix von Balls (BGAs), ein Anschluss am Gehäuse eines Bauteils (passive Bauteile) oder ein kurzer Anschluss in Gull-Wing-Ausführung (QFPs) sein.

  Diese Option dient nur zur Erkennung von SMT-Pads mit darin definierten Bohrungen, was in älteren Versionen der Software möglich war. Um Vias unter SMD-Pads zu prüfen, muss die Regel Vias Under SMD (in der Kategorie High Speed) zum Design hinzugefügt und für Batch DRC aktiviert werden.

• Report Multilayer Pads with 0 size Hole – aktivieren Sie diese Option, um alle ungültigen Multilayer-Pads einzubeziehen, die im Design gefunden wurden. Ein ungültiges Multilayer-Pad ist ein Pad mit einer Bohrungsgröße von null, das sonst ein SMT-Pad wäre.

• Stop when n violations found – verwenden Sie dieses Feld, um die maximale Anzahl an Verletzungen festzulegen, die erkannt werden können, bevor der Batch-DRC-Prozess beendet wird (Standard = 500). Die Begrenzung der Anzahl gemeldeter Verletzungen ist eine wichtige Strategie, um den Prüfprozess beherrschbar zu halten.

• Report Broken Planes – aktivieren Sie diese Option, damit die Batch-Regelprüfung nach unterbrochenen Planes sucht und diese meldet. Unterbrochene Planes entstehen, wenn ein Bereich einer Plane, der mit einem Netz verbunden ist, elektrisch vom Rest der Plane getrennt wird. Ein Beispiel hierfür ist ein Steckverbinder, der über einer geteilten Plane platziert ist, aber nicht mit ihr verbunden ist. Die Freistellungen um die Pins herum verbinden sich und schneiden das Plane-Kupfer vollständig durch, wodurch es effektiv in zwei Teile getrennt wird.

  Um auf unterbrochene Planes zu prüfen, muss die Regel Un-Routed Net in der Kategorie Electrical für Batch DRC aktiviert sein.

• Report Dead Copper larger than – aktivieren Sie diese Option, damit die Batch-Regelprüfung nach toten Kupferbereichen sucht, die größer als die angegebene Fläche sind, und diese meldet. Totes Kupfer bezeichnet Kupferbereiche, die mit keinem Netz verbunden sind und außerdem elektrisch von der ursprünglichen Parent-Plane getrennt werden. Ein Beispiel hierfür ist ein Steckverbinder (nicht mit der Plane verbunden) mit eng beabstandeten Pins, bei dem sich die Freistellungen um die Pins herum verbinden und Bereiche des Plane-Kupfers vom Rest der Plane isolieren. Verwenden Sie das zugehörige Feld, um einen Wert für die maximal zulässige Fläche von totem Kupfer anzugeben; wird dieser überschritten, gilt dies als Regelverletzung (Standard = 100 sq. mils).

  Um auf totes Kupfer zu prüfen, muss die Regel Un-Routed Net in der Kategorie Electrical für Batch DRC aktiviert sein.

  Wenn die Option Report Dead Copper larger than aktiviert ist (und die Regel Un-Routed Net für Batch DRC aktiviert ist), werden beim Batch-Regelcheck auch alle Objekte ohne zugewiesenes Netz gemeldet, unabhängig von ihrer Größe. Diese Funktion ist verfügbar, indem im Dialog Advanced Settings dialog der Wert der Option PCB.Rules.DeadCopperNoNet wie unten gezeigt auf die gewünschte Erkennungseinstellung gesetzt wird. Der Standardwert ist 2.

  • 0 – keine prüfen.

  • 1 – alle prüfen.

  • 2 – alle prüfen außer freie Pads, Textobjekte und Objekte in Komponenten.

  Außerdem werden, wenn die Option Report Dead Copper larger than aktiviert ist, Kupferlagenobjekte mit einer Netzzuweisung, die aber mit keinem Pad-Objekt desselben Netzes verbunden sind und auch nicht über Verbindungslinien mit anderen Objekten desselben Netzes verbunden sind, ebenfalls geprüft (unabhängig davon, ob die Regel Un-Routed Net für Batch DRC aktiviert ist oder nicht). Diese Funktion befindet sich in der Open Beta und ist verfügbar, wenn die Option PCB.Rules.DeadCopperInNet im Dialog Advanced Settings dialog aktiviert ist.

• Report Starved Thermals with less than n% available copper – aktivieren Sie diese Option, damit die Batch-Regelprüfung nach „ausgehungerten“ Thermal-Verbindungen sucht, die größer als der angegebene Prozentsatz sind, und diese meldet. Thermals sind Verbindungen zu einer Plane mit Thermal-Relief-„Aussparungen“ um sie herum, um die Wärmeleitfähigkeit zum Plane-Kupfer zu verringern. Ein Thermal kann „ausgehungert“ werden, wenn die Oberfläche der Kupferspeichen, die ihn mit der Plane verbinden, durch Freistellungsbereiche reduziert wird. Diese Option prüft außerdem die Oberfläche des Thermals selbst (nicht nur die Speichen) gegen Freistellungsbereiche, die in das Thermal hineinragen. Verwenden Sie das zugehörige Feld, um einen Wert für den minimal zulässigen Prozentsatz des verbleibenden Verbindungskupfers anzugeben; wird dieser unterschritten, gilt dies als Regelverletzung (Standard = 50%).

• Run Design Rule Check – klicken Sie auf diese Schaltfläche, um eine Batch DRC entsprechend den für die Batch-Prüfung aktivierten Regeln und den für diese Prüfart definierten zusätzlichen Optionen auszuführen.

  Nach Abschluss der Prüfung werden alle Verletzungen im Fenster Messages angezeigt.

Eine DRC im Batch-Modus wird durch Klicken auf die Schaltfläche Run Design Rule Check unten links im Dialog gestartet. Wenn Sie dies so festgelegt haben, wird ein DRC-Bericht erstellt und automatisch geöffnet (sofern entsprechend konfiguriert) und als aktives Dokument im Haupt-Designfenster angezeigt. Der Bericht listet jede Regel auf, die wie im Dialog Design Rule Checker angegeben geprüft wurde. Regeln, die im Design nicht vorhanden sind, werden nicht geprüft.

DRC-Berichte

Wenn Sie die Option Create Report File im Dialog Design Rule Checker dialog aktivieren, wird bei der Ausführung einer Batch DRC ein DRC-Bericht erzeugt. Über die Optionen auf der Seite PCB Editor - Reports page des Dialogs Preferences können das Berichtsformat und die automatische Anzeige des Berichts nach der Erzeugung festgelegt werden.

Erzeugen Sie im Rahmen des Batch-DRC-Prozesses einen DRC-Bericht.

Unterstützte Formate sind:

• TXT – erzeugt die Datei Design Rule Check - <PCBDocumentName>.drc.

• HTML – erzeugt die Datei Design Rule Check - <PCBDocumentName>.html.

• XML – erzeugt die Datei <PCBDocumentName>.xml.

Der Bericht listet jede Regel auf, die während der Batch-Prüfung geprüft wurde, wie im Dialog Design Rule Checker angegeben. Jede gefundene Verletzung wird mit vollständigen Details zu Referenzinformationen wie Lage, Netzname, Komponentendesignator und Pad-Nummer sowie der Position des Objekts aufgeführt.

Optionen zur Anzeige von Verstößen

Das Prüfen des Designs anhand angegebener Designregeln ist das eine – aber was passiert, wenn eine oder mehrere dieser Regeln verletzt werden? Unabhängig davon, ob Online-DRC während des Entwurfs ausgeführt oder ein Batch-DRC manuell gestartet wird, muss es eine visuelle Kennzeichnung dafür geben, wo solche Regelverstöße auftreten. Der PCB-Editor bietet leistungsfähige Anzeigeoptionen für Verstöße, um klar und anschaulich anzuzeigen, wo Verstöße vorhanden sind.

Benutzerdefinierte Verstoßgrafiken

Die meisten Designregeln, die in die Online- und/oder Batch-Designregelprüfung einbezogen werden können, verfügen über zugehörige benutzerdefinierte Verstoßgrafiken, die im Designbereich erscheinen, wenn eine bestimmte Regel verletzt wird. Diese Grafiken sorgen für eine visuell übersichtlichere DRC-Darstellung. Wenn eine bestimmte Designregel verletzt wird, werden die zugehörigen benutzerdefinierten Verstoßgrafiken – sofern zutreffend – nur auf den an diesem Verstoß beteiligten Layern gezeichnet.

In manchen Fällen zeigt die Grafik nicht nur, wo der Verstoß auftritt, sondern auch warum – indem der für die Regel definierte Constraint-Wert angezeigt wird und darauf hingewiesen wird, inwiefern die beanstandeten Primitive unter oder über diesem Wert liegen.

Beispiel zur Veranschaulichung der benutzerdefinierten Grafiken für Verstöße gegen Width- und Minimum-Annular-Ring-Regeln.

Andere Grafiken, einschließlich derjenigen zur Darstellung von Verstößen gegen Net Antennae-, Short-Circuit-, Un-Routed Net-, Room Definition-, Layer Pairs- und Vias Under SMD-Regeln, werden als Grafik dargestellt, da kein definierbarer Constraint-Wert angezeigt werden kann.

Weitere Beispiele für benutzerdefinierte Verstoßgrafiken. Von links nach rechts: Net-Antennae-Verstoß; Short-Circuit-Verstoß; Un-Routed-Net-Verstoß.

Verstoß-Overlay

Zusätzlich zu den benutzerdefinierten Verstoßgrafiken steht ein Verstoß-„Overlay“ zur Einrichtung und Verwendung zur Verfügung. Das Overlay wird über die Designprimitive gezeichnet. Sie können aus einer Auswahl von Stilen wählen, welches Muster auf den Primitiven angezeigt werden soll.

Verwenden Sie ein Verstoß-Overlay als Alternative zu den benutzerdefinierten Verstoßgrafiken bei der Anzeige von DRC-Verstößen.

Die Kombination der beiden Verstoßanzeigetypen kann nützlich sein, um eine „grobe“ und eine „feine“ Anzeige von Verstößen bereitzustellen. Beim Herauszoomen kann das Verstoß-Overlay anzeigen, wo ein Verstoß vorliegt; beim Hineinzoomen sehen Sie dann die Details, die durch die zugehörige benutzerdefinierte Verstoßgrafik geliefert werden.

Voreinstellungen für die Verstoßanzeige konfigurieren

Die Steuerung, wie DRC-Verstöße angezeigt werden – mithilfe der benutzerdefinierten Verstoßgrafiken und/oder eines definierten Verstoß-Overlays –, wird auf der Seite PCB Editor - DRC Violations Display des Dialogs Preferences festgelegt.

Konfigurieren Sie, wie DRC-Verstöße im Designbereich angezeigt werden – mithilfe benutzerdefinierter Grafiken und/oder eines definierten Verstoß-Overlays – als Teil Ihrer Softwareeinstellungen.

Die verfügbaren Optionen ermöglichen Ihnen Folgendes:

• Wählen Sie mit Violation Overlay Style den Stil des verwendeten Verstoß-Overlays – Fehlermarkierungen können auf eine der folgenden vier Arten angezeigt werden. Klicken Sie, um Ihren bevorzugten Stil auszuwählen:

  • None (Layer Color) - Fehlermarkierungen werden in der Layer-Farbe angezeigt und sind daher nicht sichtbar.

  • Solid (Override Color) - Fehlermarkierungen werden in der Farbe des Error-Marker-Layers angezeigt.

  • Style A - Fehlermarkierungen werden als Warn-Dreieck angezeigt.

  • Style B - Fehlermarkierungen werden als Punkt mit einem Kreuz darin angezeigt.

• Bestimmen Sie mit Overlay Zoom Out Behavior das Anzeigeverhalten des Verstoß-Overlays beim Herauszoomen – die Fehlermarkierungen verhalten sich beim Herauszoomen wie folgt:

  • Base Pattern Scales - die Fehlermarkierungen werden unabhängig von der Zoomstufe skaliert (der Markierungstyp wird durch den oben ausgewählten Violation Overlay Style bestimmt).

  • Layer Color Dominates - beim Herauszoomen werden die Fehlermarkierungen zu einer einfarbigen Fläche in der Layer-Farbe.

  • Override Color Dominates - beim Herauszoomen werden die Fehlermarkierungen zu einer einfarbigen Fläche in der Farbe des Error-Marker-Layers.

• Wählen Sie im Bereich Choose DRC Violations Display Style den verwendeten Anzeigestil pro Regel aus. Wenn die Option Violation Details für einen Regeltyp aktiviert ist, werden die zugehörigen benutzerdefinierten Verstoßgrafiken zur Anzeige der DRC-Verstöße dieser Regel verwendet. Wenn die Option Violation Overlay aktiviert ist, werden die Verstöße mit dem angegebenen Overlay-Stil angezeigt. Standardmäßig ist der Anzeigestil Violation Details für alle Regeltypen aktiviert, und die Anzeige Violation Overlay Style  ist nur für die Regeln Clearance, Width und Component Clearance aktiviert.

  Klicken Sie mit der rechten Maustaste innerhalb des Rasters, um ein Menü mit Befehlen aufzurufen, mit denen Sie die Verwendung eines Verstoßanzeigetyps für alle Regeltypen schnell aktivieren oder deaktivieren können. Es stehen auch Befehle zur Verfügung, um die Anzeige von Verstößen – Detailgrafiken oder Overlay-Stile – schnell nur für die Regeln zu aktivieren, die aktuell im Design verwendet werden.

Farbgebung für Verstöße definieren

Um zusätzliche Flexibilität bei der Anzeige von Regelverstößen im Designbereich zu bieten, haben die beiden Verstoßanzeigetypen – Verstoßdetails (benutzerdefinierte Verstoßgrafiken) und Verstoß-Overlay – separate zugeordnete Systemfarben. Dadurch können Sie die beiden mithilfe unterschiedlicher, klar unterscheidbarer Farben voneinander abheben. Die Farbzuteilung erfolgt im Abschnitt System Colors auf der Registerkarte Layers & Colors des Bereichs View Configuration:

• Violation Details – verwendet die Systemfarbe Violation Markers (für aufgehobene Verstöße mit diesem Anzeigestil wird die Systemfarbe Waived Violation Markers verwendet).

• Violation Overlay – verwendet die Systemfarbe DRC Error Markers (für aufgehobene Verstöße mit diesem Anzeigestil wird die Systemfarbe Waived DRC Error Markers verwendet).

Legen Sie unterschiedliche Farben für die beiden Verstoßanzeigetypen fest und aktivieren/deaktivieren Sie deren Anzeige nach Bedarf.