신호 무결성 분석(Altium 제공)
Altium Designer에는 레이아웃 전(pre-layout) 및 레이아웃 후(post-layout) Signal Integrity 분석 기능이 포함되어 있습니다. Altium Designer의 Signal Integrity Analyzer는 정교한 전송선 계산과 I/O 버퍼 매크로 모델 정보를 시뮬레이션 입력으로 사용합니다. 빠른 반사 및 크로스토크 시뮬레이터 모델을 기반으로, Signal Integrity Analyzer는 업계에서 검증된 알고리즘을 사용해 정확한 시뮬레이션 결과를 제공합니다.
최종 보드 레이아웃 및 라우팅 전에 소스 회로도에서 예비 임피던스 및 반사 시뮬레이션을 실행할 수 있습니다. 이를 통해 보드 레이아웃에 착수하기 전에 네트 임피던스 불일치와 같은 잠재적인 Signal Integrity 문제를 해결할 수 있습니다.
최종 보드(또는 부분적으로 라우팅된 보드)에서 전체 임피던스, 신호 반사 및 크로스토크 분석을 실행하여 설계의 실제 성능을 확인할 수 있습니다. Signal Integrity 스크리닝은 Altium Designer의 설계 규칙 시스템에 내장되어 있으므로, 일반적인 보드 DRC(Design Rule Checking) 과정의 일부로 Signal Integrity 위반을 검사할 수 있습니다. Signal Integrity 문제가 발견되면 Altium Designer는 다양한 종단 옵션의 영향을 보여주므로, 설계를 수정하기 전에 최적의 해결책을 찾을 수 있습니다.
회로도 전용 프로젝트에서 Signal Integrity 분석 실행
프로젝트에 PCB가 포함되어 있지 않은 경우에는 회로도만으로 설계에 대한 Signal Integrity 분석을 수행할 수 있습니다. 분석은 Free Documents로 열린 문서에서는 실행되지 않으므로, 회로도는 반드시 프로젝트의 일부여야 합니다. 이 분석에는 라우팅된 네트가 필요하므로 크로스토크 분석은 사용할 수 없습니다.
회로도 전용 모드로 실행할 때는 Signal Integrity 설정 옵션을 사용하여 기본 평균 트랙 길이와 임피던스를 정의할 수 있습니다. 또한 Signal Integrity Analyzer는 자극(stimulus) 및 전원 네트에 대해 회로도에서 PCB 설계 규칙을 읽어옵니다. 이러한 규칙은 회로도의 네트에 PCB Layout 지시문 또는 Parameter Set 지시문으로 추가할 수 있습니다.
회로도 편집기에서 회로도를 연 상태로 메뉴에서 Tools » Signal Integrity을 선택합니다. 그러면 먼저 필요한 Signal Integrity 모델을 설정할 수 있으며, 이후 Signal Integrity 패널이 표시되어 초기 결과를 확인하고 추가 분석을 수행할 수 있습니다.
PCB 프로젝트에서 Signal Integrity 분석 실행
PCB 문서에서 Signal Integrity 분석을 실행할 때는 PCB가 관련 회로도와 함께 프로젝트의 일부여야 합니다. 또한 프로젝트의 어느 회로도 문서에서든 Signal Integrity를 실행할 수 있으며, 이 경우 PCB에서 실행하는 것과 동일한 효과를 얻을 수 있습니다. 이를 통해 반사 분석과 크로스토크 분석을 모두 수행할 수 있습니다.
PCB 편집기에서 Tools » Signal Integrity을 선택하면, 위에서 설명한 회로도 전용 모드와 동일한 절차로 진행됩니다.
이제 PCB에 회로도 컴포넌트의 일부만 있거나(또는 전혀 없을 수도 있지만), 배치된 컴포넌트가 있다면 반드시 Component Links로 연결되어 있어야 합니다. 이는 Project » Component Links을 선택하여 확인할 수 있습니다. 또한 라우팅되지 않은 네트의 경우, 분석 목적상 트랙 길이 추정을 위해 핀 간 Manhattan 길이가 사용됩니다.
Altium Designer에서 Signal Integrity 분석을 수행하는 방법에 대해 자세히 알아보려면 다음 페이지를 참조하십시오.
AI로 번역됨