Altium Designer에서 신호 무결성 분석 구성 및 실행

필요에 따라 신호 무결성 분석을 위한 설계가 준비되면 이 페이지에 설명된 대로 분석 자체를 구성하고 실행합니다.

SI 설정 옵션 구성

Tools » Signal Integrity 모든 컴포넌트에 모델이 할당된 경우, 열린 프로젝트에서 이 명령을 처음 실행하면 SI Setup Options 대화 상자가 표시됩니다.

SI Setup Options 대화 상자

1. 필요에 따라 트랙 임피던스와 평균 트랙 길이를 설정합니다. 이러한 라우팅 특성은 아직 PCB로 전송되지 않은 네트 또는 PCB에 라우팅되지 않은 네트가 있는 경우에만 필요합니다.

   Supply Nets 및 Stimulus 탭은 회로도 전용 모드에서만 표시됩니다.
2. Analyze Design 을 클릭하면 초기 기본 스크리닝 분석이 실행되고 Signal Integrity 패널이 표시되며, 여기서 반사 또는 누화를 분석할 네트를 추가로 선택할 수 있습니다.

네 가지 기본 허용 오차 규칙과 회로도 또는 PCB에 설정된 신호 무결성 규칙이 모두 활성화되어 설계를 처음 분석할 때 실행됩니다. 이러한 허용 오차는 나중에 Signal Integrity 패널에서 Menu 버튼을 클릭하고 Set Tolerances 을 선택하여 설정할 수 있습니다.

회로도 전용 모드의 신호 무결성 설정 옵션

프로젝트에 사용 가능한 PCB가 없는 경우 Signal Integrity 패널에서 Menu 버튼을 클릭하고 Setup Options 을 선택하여 언제든지 SI 설정 옵션을 변경할 수 있습니다. SI Setup Options 대화 상자가 표시됩니다.

Track Setup 탭에서는 시뮬레이션 시 기본 트랙 길이를 구성할 수 있습니다. 이 옵션은 PCB가 너비 규칙을 사용하는 경우, 즉 Use Manhattan length 옵션이 비활성화되어 있으면 PCB가 이 값을 사용하므로 사용되지 않습니다. 이 탭에서 Track Impedance 도 설정하세요.

Supply Nets 및 Stimulus 탭을 클릭하여 순 및 자극 규칙 정보를 표시하고 활성화합니다. 이 탭을 사용하면 PCB 또는 회로도에 규칙을 제공하는 일반적인 방법 외에 이러한 특성을 정의할 수 있는 다른 인터페이스를 사용할 수 있습니다.

회로도 전용 모드에서 액세스하는 경우 SI Setup Options 대화 상자의 탭

신호 무결성 패널 사용

초기 설정을 수행하면 Signal Integrity 패널에 방금 실행한 차단 분석의 데이터가 로드됩니다. 이 분석 결과와 다양한 테스트를 통과한 네트워크가 패널 왼쪽의 목록에 표시됩니다. 그런 다음 빠른 반사 및 크로스토크 분석을 실행하여 문제가 있는 네트를 더 자세히 분석할 수 있습니다. 가상 종단을 추가하는 기능을 사용하면 이러한 문제 영역을 해결하기 위해 설계에 어떤 회로를 추가해야 하는지 확인하여 가장 효율적인 신호 무결성 성능을 얻을 수 있습니다.

Signal Integrity 패널은 신호 무결성 분석 프로세스를 구성하고 제어하는 데 사용됩니다.

스크리닝 결과 보기

초기 스크리닝 분석은 많은 그물에 대한 빠른 시뮬레이션을 제공하여 자세한 반사 및/또는 누화 분석과 같은 면밀한 검토를 위해 더 많은 정보를 얻고 중요한 그물을 식별할 수 있도록 합니다. 왼쪽 목록에는 이 분석 결과가 표 형식으로 표시됩니다. 설계의 각 네트에 대해 다음과 같은 열 정보를 표시할 수 있습니다:

Menu 버튼을 사용하거나 표를 마우스 오른쪽 버튼으로 클릭하여 Show/Hide Columns 하위 메뉴에 액세스하면 필요에 따라 데이터 열 표시를 활성화/비활성화할 수 있습니다.

각 네트는 세 가지 카테고리 중 하나에 속할 수 있습니다: Passed, Failed 또는 Not Analyzed.

	Passed 넷은 테스트에서 정의한 범위 내의 모든 값을 가졌습니다.
	Failed 네트에는 정의된 허용 오차 수준을 벗어난 값이 하나 이상 있었습니다. 실패한 값은 모두 노란색으로 표시됩니다.
	Not Analyzed 넷을 어떤 이유로 검사할 수 없습니다. 이유를 확인하려면 Analysis Errors 열을 활성화합니다.

실패한 네트

스크리닝에서 네트 분석에 실패하는 일반적인 이유로는 커넥터, 다이오드 또는 트랜지스터가 포함되어 있고 출력 핀이 없거나 여러 개의 출력 핀이 있는 경우 등이 있습니다. 양방향 핀이 포함되어 있고 넷에 전용 출력 핀이 없는 넷을 스크리닝하는 경우 각 양방향 핀이 출력 핀으로 개별적으로 시뮬레이션됩니다. 이러한 시뮬레이션의 최악의 결과가 표시됩니다.

네트에는 스크리닝과 추가 시뮬레이션 모두에서 잘못된 분석 결과를 초래할 수 있는 다른 오류가 있을 수 있습니다. 이러한 네트는 전체 행 항목이 빨간색으로 표시됩니다. 또한 시뮬레이션이 완료된 네트(즉, 아직 PCB에 라우팅되지 않은 네트)는 밝은 회색으로 표시됩니다.

실패했거나 분석되지 않은 네트 확인

분석 실패 또는 분석되지 않은 네트워크의 원인을 확인하려면 다음과 같이 하세요:

• 네트의 전체 행이 빨간색으로 강조 표시된 경우 해당 행을 선택한 다음 마우스 오른쪽 버튼을 클릭하고 Show Errors

  을

  선택합니다

  .

  이렇게 하면 Messages 패널에 메시지가 추가되며, 이를 교차 조사하여 문제를 복구할 수 있습니다.

  

• 선택한 네트워크에 대해 사용 가능한 모든 정보를 보려면 마우스 오른쪽 버튼을 클릭하고 Details 을 선택합니다. Full Details 대화 상자에 결과 표에 표시할 수 있는 모든 차단 분석 결과가 다음과 함께 표시됩니다:
  • Component Count - 선택한 네트에 연결되는 패드가 있는 컴포넌트의 개수.
  • Track Count - 전체 라우팅된 네트를 구성하는 개별 라우팅된 트랙 세그먼트 수입니다.
  • Minimum Impedance (Ohms) - 네트 내 모든 트랙 세그먼트의 개별 임피던스를 고려한 네트의 최소 임피던스입니다.
  • Maximum Impedance (Ohms) - 네트 내 모든 트랙 세그먼트의 개별 임피던스를 고려한 네트의 최대 임피던스입니다.

  

• 마우스 오른쪽 클릭 메뉴에서 Cross Probe 를 선택하거나 Menu)을 클릭하여 회로도 또는 PCB에서 선택한 네트로 교차 프로빙합니다.

  F4 단축키를 사용하여 Signal Integrity 패널(및 현재 '플로팅' 모드에 있는 다른 패널)의 표시를 토글하여 패널과 디자인 간에 빠르게 전환할 수 있습니다.
• 원하는 네트를 선택한 다음 마우스 오른쪽 버튼을 클릭하고 Find Coupled Nets 을 선택하여 어떤 네트가 단일 네트 또는 네트 그룹에 결합되어 있는지 표시합니다. 이렇게 하면 선택한 네트에 연결된 모든 네트가 선택됩니다. 결합된 것으로 간주되는 네트워크의 기준은 Signal Integrity Preferences 대화 상자( Menu 버튼을 클릭하고 Signal Integrity 패널에서 Preferences 를 선택하여 액세스)에서 구성할 수 있습니다.
• 유용한 정보는 클립보드에 복사하여 다른 애플리케이션에 붙여넣어 추가 처리 또는 보고에 사용할 수 있습니다. 필요한 네트워크를 선택하고 오른쪽 클릭 메뉴에서 Copy 을 선택합니다. 또한 오른쪽 클릭 메뉴에서 Show/Hide Columns 명령을 사용하여 표시할 열을 선택하여 표시되는 정보를 사용자 지정할 수 있습니다.
• Signal Integrity 패널의 오른쪽 클릭 메뉴에서 Display Report 을 선택하면 분석에서 생성된 결과를 강조 표시하는 보고서도 사용할 수 있습니다. 그러면 텍스트 편집기에서 보고서 파일 Signal Integrity Tests Report.txt 이 열리고 프로젝트에 추가됩니다.

기본 설정 설정

정의한 모든 분석에 적용되는 다양한 기본 설정을 지정할 수 있습니다. 여기에는 일반 설정, 통합 방법 및 정확도 임계값이 포함됩니다. 기본 설정에 대한 모든 변경 사항은 모든 프로젝트에 적용됩니다.

Signal Integrity 패널에서 Menu 버튼을 클릭하고 Preferences 을 선택하여 Signal Integrity Preferences 대화 상자를 엽니다.

Signal Integrity Preferences 대화 상자

• General 탭을 사용하여 신호 무결성 분석 수행과 관련된 설계에 오류가 있을 때 힌트 및/또는 경고를 표시하는 오류 처리 옵션을 설정할 수 있습니다. 힌트나 경고가 발생하면 Messages 패널에 메시지로 나열됩니다. Show Warnings 옵션이 활성화되어 있고 경고가 있는 경우 Signal Integrity 패널에 액세스하려고 할 때 경고 확인 대화 상자가 나타납니다. 또한 파형 표시를 선택한 후 Signal Integrity 패널을 숨기도록 선택할 수 있습니다. 또한 신호 무결성 측정의 기본 단위, 결과 파형이 SimData 편집기에 표시될 때 플롯 제목 및 FFT 차트를 표시할지 여부를 정의할 수도 있습니다.

• Configuration 탭에서는 결합된 네트 사이의 최대 거리 및 결합된 섹션으로 간주되는 최소 길이 등 다양한 시뮬레이션 관련 임계값을 정의할 수 있습니다.

• Integration 탭은 분석에 사용되는 수치 통합 방법을 정의합니다. Trapezoidal 방법은 비교적 빠르고 정확하지만 특정 조건에서 진동하는 경향이 있습니다. Gear 방법은 분석 시간이 더 오래 걸리지만 더 안정적인 경향이 있습니다. 더 높은 기어 차수를 사용하면 이론적으로 더 정확한 결과를 얻을 수 있지만 분석 시간이 늘어납니다. 기본값은 Trapezoidal 입니다.

• Signal Integrity Preferences 대화 상자의 Accuracy 탭은 분석에 관련된 다양한 계산 알고리즘에 대한 허용 오차 임계값 및 제한 설정을 정의합니다.

  Accuracy Options

  옵션	설명
  RELTOL	전류 전압 값 계산을 위한 상대 허용 오차
  ABSTOL	전류 값 계산을 위한 절대 허용 오차
  VNTOL	전압 값 계산을 위한 절대 허용 오차
  TRTOL	적분 오차 추정 계수
  NRVABS	뉴턴-랩슨 알고리즘을 사용한 절단 오차 바운드
  DTMIN	허용되는 최소 시간 단계 크기
  ITL	뉴턴-랩슨 알고리즘을 사용한 최대 반복 횟수
  LIMPTS	각 전압 커브에 대한 출력 파일의 최대 값 쌍 수

• DC Analysis 탭을 사용하여 DC 분석과 관련된 다양한 매개변수에 대한 허용 오차 임계값 및 제한 설정을 정의할 수 있습니다.

허용 오차 설정

기본 오버슈트 및 언더슈트 테스트는 가장 문제가 될 수 있는 네트를 결정하는 데 가장 적합한 특성이므로 정의됩니다. 네 가지 기본 허용 오차 규칙과 회로도 또는 PCB에 설정된 신호 무결성 규칙은 모두 활성화되어 설계를 처음 분석할 때 실행됩니다. 이러한 규칙을 활성화 또는 비활성화하려면 Signal Integrity 패널에서 Menu 버튼을 클릭하고 Set Tolerances 을 선택합니다. Set Screening Analysis Tolerances 대화 상자가 표시됩니다.

Set Screening Analysis Tolerances 대화 상자

규칙 유형 옆의 Enabled 확인란을 클릭하여 디자인을 분석할 때 해당 규칙을 실행하도록 설정합니다.

PCB Signal Integrity Rules (회로도 전용 모드가 아닌 경우)를 클릭하여 필요한 신호 무결성 규칙을 추가하거나 수정할 수 있는 PCB Rules and Constraints Editor 대화 상자를 엽니다. Signal Integrity 패널로 돌아올 때까지 OK 을 클릭합니다.

분석 준비하기

분석을 실행하기 전에 추가 분석할 네트를 선택해야 합니다. 버퍼를 편집하여 컴포넌트 부품 기술 및 핀 속성을 보거나 변경하고 필요한 경우 넷에 종단을 추가할 수도 있습니다.

분석할 네트 선택

네트(반사 및/또는 크로스토크)에 대한 추가 분석을 수행하려면 Signal Integrity 패널의 오른쪽 목록에서 네트를 선택해야 합니다. 왼쪽 목록에서 네트를 두 번 클릭하여 선택하고 오른쪽 목록으로 이동합니다. 또는 화살표 버튼을 사용하여 이 선택된 상태에서 네트를 이동합니다. Shift 또는 Ctrl 키를 누른 상태로 왼쪽 목록에서 여러 개의 그물을 선택할 수 있습니다.

오른쪽 클릭 메뉴에서 Cross Probe 옵션을 선택하면 관련 회로도 또는 PCB 문서에서 선택한 네트로 교차 프로브할 수 있습니다. 대상 문서가 설계 공간에서 활성화되고 선택한 네트가 Preferences 대화 상자의 시스템 - 탐색 페이지에 정의된 강조 표시 방법에 따라 표시됩니다.

네트가 이렇게 선택된 상태가 되면 시뮬레이션을 실행하기 전에 네트에 대한 추가 구성을 수행할 수 있습니다.

피해자 및 공격자 네트 설정하기

크로스토크 분석의 경우 피해자 또는 공격자 네트를 설정해야 합니다. 분석의 특성상 이 기능은 두 개 이상의 네트워크가 선택된 경우에만 사용할 수 있습니다(오른쪽 목록으로 이동).

오른쪽 네트 목록에서 네트를 선택하고 마우스 오른쪽 버튼을 클릭한 후 필요에 따라 Set Aggressor 또는 Set Victim 을 선택합니다. 네트 상태가 업데이트됩니다. 그물 설정을 해제하려면 오른쪽 클릭 메뉴에서 Clear Status 을 선택합니다.

양방향 핀의 방향 설정하기

특정 네트에서 양방향 핀의 방향을 설정할 수 있습니다. 방향을 설정하려면 오른쪽 상단 목록에서 해당 네트를 선택합니다. 그러면 아래에 해당 네트에 대한 핀 목록이 표시됩니다. 핀 목록에서 마우스 오른쪽 버튼을 클릭하고 오른쪽 클릭 메뉴에서 상태를 선택하여 선택한 각 양방향 핀의 인/아웃 상태를 변경합니다. 이러한 인/아웃 설정은 다음에 이 패널을 사용할 때를 위해 프로젝트와 함께 저장됩니다.

오른쪽 클릭 메뉴에서 Cross Probe 옵션을 선택하여 관련 회로도 또는 PCB 문서의 핀/패드로 교차 프로브할 수도 있습니다. 대상 문서가 디자인 공간에서 활성화되고 선택한 핀/패드가 Preferences 대화 상자의 시스템 - 탐색 페이지에 정의된 강조 표시 방법에 따라 표시됩니다.

버퍼 편집

입력 및 출력 모델, 핀 방향과 같은 컴포넌트 부품 기술 및 핀 속성을 보거나 변경할 수 있습니다. 오른쪽 목록에서 현재 선택된 네트에 연결된 컴포넌트만 수정할 수 있습니다. 핀 목록의 오른쪽 클릭 메뉴 아래에 있는 Edit Buffer 옵션을 사용하면 컴포넌트의 데이터 대화 상자에 액세스할 수 있습니다.

표시되는 대화상자와 옵션은 핀이 속한 컴포넌트 유형(예: 저항, IC, BJT 등)에 따라 달라집니다. 표시된 Integrated Circuit 대화 상자는 IC 컴포넌트 유형에 대한 것입니다.

Integrated Circuit 대화 상자

Technology 및 Direction 핀을 선택하면 선택할 수 있는 관련 입력 및/또는 출력 모델 목록이 표시됩니다. 기술 및 방향에 대한 변경 사항은 분석에서 로컬로만 사용되며 패널을 재설정할 때 저장되지 않습니다.

Technology, Input Model 및 Output Model 필드는 상황에 따라 달라집니다. 구성 요소 부품 기술을 선택하면 해당 부품의 기본 모델이 이 기술에서 가져옵니다. 특정 핀 모델이 이미 할당된 경우(예: IBIS 모델 가져오기의 일부로) 구성 부품 기술을 변경해도 해당 핀에 대한 핀 모델이 다시 할당되지 않습니다.

종료

신호 파형에서 나타나는 진동은 관련 전송 라인(트레이스)에서 다중 반사가 발생하기 때문입니다. 이러한 반사 또는 '링잉'은 일반적으로 낮은 임피던스 드라이버와 높은 임피던스 수신기가 있는 경우 드라이버/수신기 임피던스 불일치로 인해 PCB 설계에서 가장 자주 발생합니다.

부하에서 좋은 신호 품질을 얻는다는 것은 이상적으로는 반사가 제로(링잉 없음)를 의미합니다. 링잉 레벨은 터미네이션을 사용하여 설계에 허용 가능한 수준으로 낮출 수 있습니다.

Signal Integrity 패널에는 터미네이션 어드바이저가 통합되어 있어 사용자가 정의한 위치의 네트에 '가상 터미네이션'을 삽입할 수 있습니다. 이러한 방식으로 보드를 물리적으로 변경하지 않고도 다양한 종단 전략을 자유롭게 테스트할 수 있습니다.

사용 가능한 종료 시뮬레이션은 다음과 같습니다:

• Series Res
• Parallel Res to VCC
• Parallel Res to GND
• Parallel Res to VCC and GND
• Res and Cap to GND
• Parallel and Cap to GND
• Parallel Schottky Diodes

종단 목록에서 각 종단 유형을 활성화 또는 비활성화할 수 있습니다. 반사 및 누화 분석을 수행할 때 여러 종단 유형을 활성화할 수 있으며, 각각에 대해 별도의 파형 세트가 생성됩니다. 이를 통해 전송 라인에서 최적의 신호 품질을 달성하고 반사(링잉)를 허용 가능한 수준으로 줄이기 위해 설계에 추가할 최적의 터미네이션을 결정할 수 있습니다.

반사 또는 누화 분석이 실행되면 활성화된 각 터미네이션 유형이 시도되고 별도의 파형 세트가 생성됩니다. Serial Res 터미네이션을 사용하는 경우 선택한 네트의 모든 출력 핀에 터미네이션이 배치됩니다. 다른 터미네이션 유형의 경우, 터미네이션은 네트의 모든 입력 핀에 배치됩니다.

종단에 대한 최상의 결과를 얻으려면 네트의 특성에 따라 관련된 부품의 값을 설정해야 합니다.

• 종단을 선택하면 해당 종단을 보여주는 다이어그램이 아래에 표시됩니다. 이 다이어그램을 통해 종단에 사용되는 저항과 커패시터의 최소값과 최대값을 모두 설정할 수 있습니다.
• 최소값과 최대값은 스윕 횟수(종단 목록에 표시됨)가 1보다 큰 숫자로 설정된 경우에 사용됩니다.
• 종료 유형에 대한 자세한 내용을 보려면 해당 유형을 선택하고 ? (도움말) 버튼을 클릭합니다. Suggest 옵션을 활성화하면 각 해지 유형에 대한 정보 팝업에 명시된 공식에 따라 권장 값이 계산되어 회색으로 표시됩니다. 이 값을 수락하거나 Suggest 옵션을 비활성화하고 필요에 따라 직접 값을 입력할 수 있습니다.
• 종료 구성 요소에 대해 스윕된 범위의 값으로 분석을 실행하려면 Perform Sweep 옵션이 활성화되어 있는지 확인하고 분석 실행 시 필요한 Sweep Steps 수를 설정합니다. 분석의 각 스윕에 사용되는 값은 입력한 최소값 및 최대값과 Sweep Steps 필드에서 선택한 값에 따라 달라집니다(예: Sweep Steps 을 2로 설정한 경우 분석의 첫 번째 패스는 최소값을 사용하고 두 번째 패스는 최대값을 사용합니다). 비교를 위해 각 스윕에 대해 별도의 파형 세트가 생성된다는 점에 유의하세요.

스키마에 종단 배치하기

파형이 생성되고 최적의 종단이 감지되면 회로도에 해당 종단을 직접 배치하는 것이 바람직할 수 있습니다. 이는 Termination 목록의 오른쪽 클릭 메뉴를 통해 수행할 수 있습니다. 모든 배치는 현재 선택된 네트에만 적용됩니다.

선택한 종단 회로를 '가상 종단'으로만 사용하는 것이 아니라 회로도에 실제로 배치하려는 경우:

1. Signal Integrity 패널의 Termination 섹션을 마우스 오른쪽 버튼으로 클릭하고 Place on Schematic 을 선택합니다.

2. Place Termination 대화 상자가 표시되어 터미네이션 부품에 사용할 라이브러리 구성 요소, 자동 또는 수동 배치 여부, 해당 핀 전체에 배치할지 선택한 핀에만 배치할지 여부, 부품에 사용할 정확한 값 등 다양한 속성을 설정할 수 있습니다. 계속하려면 OK 을 클릭하세요.

   
   Place Termination 대화 상자

3. 신호 무결성 분석기는 핀이 속한 소스 회로도 문서를 찾습니다. 그런 다음 문서의 빈 공간에 올바른 값으로 필요한 부품(저항, 커패시터 또는 필요한 모든 것)과 전원 개체를 추가합니다. 이 종단 회로를 회로도의 해당 핀에 연결합니다.

이 후에도 부품을 핀에 올바르게 배선하는 작업이 필요할 수 있습니다. 또한 PCB가 관련된 경우 PCB에서 동기화 및 라우팅해야 합니다. Design » Update PCB 을 선택하여 이러한 부품도 추가하도록 PCB를 동기화합니다.

분석 실행

필요에 따라 네트를 구성하고 종단 옵션을 선택했으면 Signal Integrity 패널에서 Reflections 또는 Crosstalks 버튼을 클릭하여 파형을 생성합니다.

• 반사 분석의 경우 하나 이상의 네트를 시뮬레이션할 수 있습니다. 그러나 많은 수의 네트를 분석할 경우 분석 시간이 상당히 길어지므로 그 수를 적정 수준으로 유지해야 합니다.

  신호 무결성 분석기는 PCB의 라우팅 및 레이어 정보와 관련 드라이버 및 수신기 I/O 버퍼 모델을 사용하여 네트워크의 노드에서 전압을 계산합니다. 2D 필드 솔버는 전송 라인의 전기적 특성을 자동으로 계산합니다. 모델링에서는 DC 경로 손실이 무시할 수 있을 만큼 작다고 가정합니다.

• 크로스토크 분석의 경우 최소 두 개의 네트를 인수해야 합니다. 일반적으로 누화 분석을 수행할 때 한 번에 두세 개의 네트(일반적으로 한 네트와 그 바로 이웃하는 두 개의 네트)를 고려합니다.

  크로스토크 수준(또는 EMI의 정도)은 신호 라인의 반사에 정비례합니다. 신호 품질 조건에 도달하고 올바른 신호 종단을 통해 반사를 거의 무시할 수 있는 수준으로 낮추면, 즉 신호가 최소한의 신호 이탈로 목적지까지 전달되면 누화도 최소화됩니다. 자세한 내용은 종단을 참조하세요.

  크로스토크 분석은 PCB 설계 문서에서 레이아웃 후 신호 무결성 분석을 수행할 때만 가능합니다. 이러한 유형의 분석에는 라우팅된 네트워크가 필요하기 때문입니다.

버튼을 클릭하면 분석이 시작되고 시뮬레이션 데이터 파일(.sdf)이 생성됩니다. 이 파일은 별도의 탭으로 열리며 SimData 편집기에서 분석 결과를 표시합니다.

자세한 내용은 신호 무결성 분석 결과 작업하기를 참조하세요.