Signal 무결성 분석 구성 및 실행

필요에 따라 Signal 무결성 분석을 위한 설계 준비를 마쳤으면, 이 페이지의 설명에 따라 분석을 구성하고 실행합니다.

SI 설정 옵션 구성

Tools » Signal Integrity을 선택하고 모든 부품에 모델이 할당되어 있으면, 열린 프로젝트에서 이 명령을 처음 실행할 때 SI Setup Options 대화 상자가 표시됩니다.

SI Setup Options 대화 상자

1. 필요에 따라 Track 임피던스와 평균 Track 길이를 설정합니다. 이러한 라우팅 특성은 아직 PCB로 전송되지 않은 Net이나 PCB에서 라우팅되지 않은 Net이 있는 경우에만 필요합니다.

   Supply Nets 및 Stimulus 탭은 Schematic 전용 모드에서만 표시됩니다.
2. Analyze Design을 클릭하여 초기 Default 스크리닝 분석을 실행하고 Signal Integrity Panel을 표시합니다. 여기에서 반사 또는 누화 분석을 수행할 Net을 추가로 선택할 수 있습니다.

설계를 처음 분석할 때는 네 가지 Default 허용 오차 Rule과 Schematic 또는 PCB에 설정된 모든 Signal 무결성 Rule이 활성화되어 실행됩니다. 이러한 허용 오차는 나중에 Signal Integrity Panel에서 Menu 버튼을 클릭하고 Set Tolerances을 선택하여 설정할 수 있습니다.

Schematic 전용 모드의 Signal 무결성 설정 옵션

프로젝트에 PCB가 없으면 언제든지 Signal Integrity Panel에서 Menu 버튼을 클릭하고 Setup Options을 선택하여 SI 설정 옵션을 변경할 수 있습니다. SI Setup Options 대화 상자가 표시됩니다.

Track Setup 탭에서는 시뮬레이션 시 사용할 Track의 Default 길이를 구성할 수 있습니다. PCB가 있으면 PCB에서 폭 Rule을 사용하므로 이 설정은 사용되지 않습니다. 즉, Use Manhattan length 옵션이 비활성화되어 있으면 PCB에서 이 값을 사용합니다. 이 탭에서 Track Impedance도 설정합니다.

Supply Nets 및 Stimulus 탭을 클릭하여 Net 및 자극 Rule 정보를 표시하고 활성화합니다. 이 탭들은 PCB 또는 Schematic에 Rule을 지정하는 일반적인 방법 외에 이러한 특성을 정의할 수 있는 또 다른 인터페이스를 제공합니다.

Schematic 전용 모드에서 액세스한 SI Setup Options 대화 상자의 탭

Signal 무결성 Panel 사용

초기 설정을 완료하면 방금 실행한 스크리닝 분석의 데이터가 Signal Integrity Panel에 로드됩니다. 이 분석의 결과와 각종 테스트를 통과한 Net이 Panel 왼쪽 목록에 표시됩니다. 그런 다음 빠른 반사 및 누화 분석을 실행하여 문제가 있는 Net을 더 자세히 분석할 수 있습니다. 가상 종단을 추가하는 기능을 사용하면 이러한 문제 영역을 해결하기 위해 설계에 어떤 회로를 추가해야 하는지 파악하여 가장 효율적인 Signal 무결성 성능을 얻을 수 있습니다.

Signal Integrity Panel은 Signal 무결성 분석 프로세스를 구성하고 제어하는 데 사용됩니다.

스크리닝 결과 보기

초기 스크리닝 분석은 다수의 Net을 빠르게 시뮬레이션하므로 더 많은 정보를 얻고, 상세한 반사 및/또는 누화 분석 등 정밀한 검토가 필요한 주요 Net을 식별할 수 있습니다. 왼쪽 목록에는 이 분석의 결과가 표 형식으로 표시됩니다. 설계의 각 Net에 대해 다음과 같은 열 정보를 표시할 수 있습니다.

Menu 버튼을 사용하거나 표를 마우스 오른쪽 버튼으로 클릭하여 Show/Hide Columns 하위 메뉴에 액세스하면 필요에 따라 데이터 열의 표시를 활성화하거나 비활성화할 수 있습니다.

각 Net은 Passed, Failed 또는 Not Analyzed의 세 가지 범주 중 하나에 속합니다.

	Passed Net은 모든 값이 테스트에서 정의한 범위 내에 있는 Net입니다.
	Failed Net은 하나 이상의 값이 정의된 허용 오차 범위를 벗어난 Net입니다. 실패한 값은 모두 노란색으로 표시됩니다.
	Not Analyzed Net은 어떤 이유로 스크리닝할 수 없는 Net입니다. 이유를 확인하려면 Analysis Errors 열을 활성화합니다.

실패한 Net

스크리닝 중 Net을 분석하지 못하는 일반적인 이유로는 커넥터, 다이오드 또는 트랜지스터가 포함되어 있거나, Output 핀이 없거나 여러 개 있는 경우가 있습니다. 양방향 핀이 포함된 Net을 스크리닝할 때 Net에 전용 Output 핀이 없으면 각 양방향 핀을 Output 핀으로 개별 시뮬레이션합니다. 이 시뮬레이션 결과 중 최악의 결과가 표시됩니다.

Net에 다른 오류가 있으면 스크리닝과 후속 시뮬레이션 모두에서 잘못된 분석 결과가 나올 수 있습니다. 이러한 Net은 해당 행 전체가 빨간색으로 표시됩니다. 또한 시뮬레이션된 Net(즉, PCB에서 아직 라우팅되지 않은 Net)은 연한 회색으로 표시됩니다.

실패했거나 분석되지 않은 Net 확인

실패했거나 분석되지 않은 Net의 원인을 확인하려면:

• Net의 행 전체가 빨간색으로 강조 표시된 경우, 해당 Net을 선택한 다음 마우스 오른쪽 버튼을 클릭하고 Show Errors를 선택합니다. 이렇게 하면 Messages Panel에도 메시지가 추가되며, 이 메시지를 크로스 프로빙하여 문제를 해결할 수 있습니다.

  

• 선택한 Net에 대해 확인할 수 있는 모든 정보를 보려면 마우스 오른쪽 버튼을 클릭하고 Details를 선택합니다. Full Details 대화 상자에는 결과 표에 표시할 수 있는 모든 스크리닝 분석 결과와 함께 다음 정보가 표시됩니다.
  • Component Count – 선택한 Net에 연결되는 패드가 있는 컴포넌트 수입니다.
  • Track Count – 라우팅된 전체 Net을 구성하는 개별 라우팅 Track 세그먼트 수입니다.
  • Minimum Impedance (Ohms) – Net에 있는 모든 Track 세그먼트의 개별 임피던스를 고려한 Net의 최소 임피던스입니다.
  • Maximum Impedance (Ohms) – Net에 있는 모든 Track 세그먼트의 개별 임피던스를 고려한 Net의 최대 임피던스입니다.

  

• 마우스 오른쪽 버튼 메뉴에서 Cross Probe를 선택하거나 Menu를 클릭하면 Schematic 또는 PCB에서 선택한 Net으로 크로스 프로빙할 수 있습니다.

  F4 단축키를 사용하여 Signal Integrity Panel과 현재 '플로팅' 모드인 다른 Panel의 표시를 전환하면 Panel과 설계 사이를 빠르게 오갈 수 있습니다.
• 하나의 Net 또는 Net 그룹에 결합된 Net을 표시하려면 원하는 Net을 선택한 다음 마우스 오른쪽 버튼을 클릭하고 Find Coupled Nets를 선택합니다. 그러면 선택한 Net에 결합된 모든 Net이 선택됩니다. Net의 결합 여부를 판단하는 기준은 Signal Integrity Preferences 대화 상자에서 구성할 수 있습니다. 이 대화 상자는 Signal Integrity Panel에서 Menu 버튼을 클릭하고 Preferences를 선택하여 열 수 있습니다.
• 유용한 정보를 클립보드에 복사하여 다른 애플리케이션에 붙여넣은 후 추가 처리하거나 보고서를 작성할 수 있습니다. 필요한 Net을 선택하고 마우스 오른쪽 버튼 메뉴에서 Copy를 선택합니다. 또한 마우스 오른쪽 버튼 메뉴의 Show/Hide Columns 명령을 사용하여 표시할 열을 선택함으로써 표시되는 정보를 사용자 지정할 수 있습니다.
• Signal Integrity Panel의 마우스 오른쪽 버튼 메뉴에서 Display Report를 선택하면 분석 결과를 요약한 보고서도 확인할 수 있습니다. 그러면 보고서 파일 Signal Integrity Tests Report.txt이 텍스트 Editor에서 열리고 프로젝트에 추가됩니다.

환경설정 지정

정의한 모든 분석에 적용되는 다양한 환경설정을 지정할 수 있습니다. 여기에는 일반 설정, 적분 방법, 정확도 임계값이 포함됩니다. 환경설정의 변경 사항은 모든 프로젝트에 적용됩니다.

Signal Integrity Panel에서 Menu 버튼을 클릭하고 Preferences를 선택하여 Signal Integrity Preferences 대화 상자를 엽니다.

Signal Integrity Preferences 대화 상자

• General 탭을 사용하여 Signal 무결성 분석 수행과 관련된 오류가 설계에 있을 때 힌트 및/또는 경고를 표시하는 오류 처리 옵션을 설정합니다. 발생한 힌트나 경고는 Messages Panel에 메시지로 나열됩니다. Show Warnings 옵션이 활성화되어 있고 경고가 있는 경우, Signal Integrity Panel에 접근하려고 하면 경고 확인 대화 상자가 나타납니다. 또한 파형 표시를 선택한 후 Signal Integrity Panel을 숨기도록 설정할 수 있습니다. Signal 무결성 측정의 Default 단위와 결과 파형이 SimData Editor에 표시될 때 플롯 제목 및 FFT 차트를 표시할지 여부도 정의할 수 있습니다.

• Configuration 탭에서는 결합된 Net 간의 최대 거리와 결합 구간으로 간주할 최소 길이 등 다양한 시뮬레이션 관련 임계값을 정의합니다.

• Integration 탭에서는 분석에 사용할 수치 적분 방법을 정의합니다. Trapezoidal 방법은 비교적 빠르고 정확하지만 특정 조건에서 진동하는 경향이 있습니다. Gear 방법은 분석 시간이 더 오래 걸리지만 더 안정적인 경향이 있습니다. Gear 차수를 높이면 이론적으로 더 정확한 결과를 얻을 수 있지만 분석 시간이 늘어납니다. Default 값은 Trapezoidal입니다.

• Signal Integrity Preferences 대화 상자의 Accuracy 탭에서는 분석에 사용되는 다양한 계산 알고리즘의 허용 오차 임계값과 한계값을 정의합니다.

  정확도 옵션

  옵션	설명
  RELTOL	전류 및 전압 값 계산을 위한 상대 허용 오차
  ABSTOL	전류 값 계산을 위한 절대 허용 오차
  VNTOL	전압 값 계산을 위한 절대 허용 오차
  TRTOL	적분 오차 추정 계수
  NRVABS	Newton-Raphson 알고리즘을 사용하는 절단 오차 한계
  DTMIN	허용되는 최소 시간 간격 크기
  ITL	Newton-Raphson 알고리즘의 최대 반복 횟수
  LIMPTS	각 전압 곡선에 대한 출력 파일 내 값 쌍의 최대 개수

• DC Analysis 탭을 사용하여 DC 분석과 관련된 다양한 매개변수의 허용 오차 임계값과 한계값을 정의합니다.

허용 오차 설정

오버슈트와 언더슈트는 문제가 발생할 가능성이 가장 높은 Net을 판별하는 데 가장 적합한 특성이므로, 이에 대한 Default 테스트가 정의되어 있습니다. 네 가지 Default 허용 오차 Rule과 Schematic 또는 PCB에 설정된 모든 Signal 무결성 Rule은 설계를 처음 분석할 때 모두 활성화되어 실행됩니다. 이러한 Rule을 활성화하거나 비활성화하려면 Signal Integrity Panel에서 Menu 버튼을 클릭하고 Set Tolerances를 선택합니다. Set Screening Analysis Tolerances 대화 상자가 표시됩니다.

Set Screening Analysis Tolerances 대화 상자

Rule 유형 옆의 Enabled 확인란을 클릭하면 설계 분석 시 해당 Rule이 실행되도록 활성화됩니다.

Schematic 전용 모드가 아닌 경우 PCB Signal Integrity Rules를 클릭하여 PCB Rules and Constraints Editor 대화 상자를 엽니다. 여기에서 필요한 Signal 무결성 Rule을 추가하거나 수정할 수 있습니다. Signal Integrity Panel로 돌아갈 때까지 OK를 클릭합니다.

분석 준비

분석을 실행하기 전에 추가로 분석할 Net을 선택해야 합니다. 또한 버퍼를 편집하여 컴포넌트 부품의 기술 및 핀 속성을 확인하거나 변경할 수 있으며, 필요한 경우 Net에 종단을 추가할 수 있습니다.

분석할 Net 선택

Net에 대한 추가 분석(반사 및/또는 누화)을 수행하려면 Signal Integrity Panel의 오른쪽 목록에서 Net을 선택해야 합니다. 왼쪽 목록에서 Net을 두 번 클릭하면 해당 Net이 선택되어 오른쪽 목록으로 이동합니다. 또는 화살표 버튼을 사용하여 Net을 선택 상태로 전환하거나 선택 상태에서 해제할 수 있습니다. Shift 또는 Ctrl 키를 누른 상태에서 왼쪽 목록의 여러 Net을 선택할 수 있습니다.

마우스 오른쪽 버튼 메뉴에서 Cross Probe 옵션을 선택하면 관련 Schematic 또는 PCB 문서에서 선택한 Net으로 크로스 프로빙할 수 있습니다. 설계 공간에서 타겟 문서가 활성화되고, Preferences 대화 상자의 System – Navigation 페이지에 정의된 강조 표시 방식에 따라 선택한 Net이 표시됩니다.

Net이 선택 상태가 되면 시뮬레이션을 실행하기 전에 추가 Configuration을 수행할 수 있습니다.

피해 Net 및 가해 Net 설정

누화 분석의 경우 피해 Net 또는 가해 Net을 설정해야 합니다. 분석 특성상 이 기능은 두 개 이상의 Net을 선택한 경우(오른쪽 목록으로 이동한 경우)에만 사용할 수 있습니다.

오른쪽 Net 목록에서 Net을 선택하고 마우스 오른쪽 버튼을 클릭한 다음 필요에 따라 Set Aggressor 또는 Set Victim을 선택합니다. Net의 상태가 업데이트됩니다. Net 설정을 해제하려면 마우스 오른쪽 버튼 메뉴에서 Clear Status을 선택합니다.

양방향 핀의 방향 설정

특정 Net에 속한 양방향 핀의 방향을 설정할 수 있습니다. 방향을 설정하려면 오른쪽 상단 목록에서 해당 Net을 선택합니다. 그러면 아래에 해당 Net의 핀 목록이 표시됩니다. 핀 목록에서 선택한 각 양방향 핀을 마우스 오른쪽 버튼으로 클릭하고 메뉴에서 상태를 선택하여 입력/출력 상태를 변경합니다. 이러한 입력/출력 설정은 다음에 이 Panel을 사용할 때 적용되도록 프로젝트와 함께 저장됩니다.

마우스 오른쪽 버튼 메뉴에서 Cross Probe 옵션을 선택하면 관련 Schematic 또는 PCB 문서의 핀/Pad로 크로스 프로빙할 수도 있습니다. 설계 공간에서 타겟 문서가 활성화되고, Preferences 대화 상자의 System – Navigation 페이지에 정의된 강조 표시 방식에 따라 선택한 핀/Pad가 표시됩니다.

버퍼 편집

입력 및 출력 모델, 핀 방향 등 컴포넌트의 부품 기술과 핀 속성을 확인하거나 변경해야 할 수 있습니다. 오른쪽 목록에서 현재 선택한 Net에 연결된 컴포넌트만 수정할 수 있습니다. 핀 목록의 마우스 오른쪽 버튼 메뉴에서 Edit Buffer 옵션을 사용하면 컴포넌트의 데이터 대화 상자를 열 수 있습니다.

표시되는 대화 상자와 옵션은 핀이 속한 컴포넌트의 유형(예: 저항, IC, BJT 등)에 따라 달라집니다. 여기에 표시된 Integrated Circuit 대화 상자는 IC 컴포넌트 유형에 해당합니다.

Integrated Circuit 대화 상자

핀의 Technology 및 Direction을 선택하면 선택 가능한 관련 입력 및/또는 출력 모델 목록이 표시됩니다. 기술 및 방향 변경 사항은 해당 분석에서만 사용되며 Panel을 초기화하면 저장되지 않습니다.

부품의 Technology, Input Model 및 Output Model 필드는 상황에 따라 달라집니다. 컴포넌트의 부품 기술을 선택하면 해당 기술의 Default 모델이 부품에 적용됩니다. 특정 핀 모델이 이미 할당된 경우(예: IBIS 모델을 가져오는 과정에서 할당된 경우), 컴포넌트의 부품 기술을 변경해도 해당 핀의 모델은 다시 할당되지 않습니다.

종단

신호 파형에 나타나는 진동은 해당 전송선(Trace)에서 발생하는 다중 반사 때문입니다. 이러한 반사, 즉 '링잉'은 PCB 설계에서 드라이버/수신기 간 임피던스 불일치로 인해 가장 흔히 발생하며, 일반적으로 저임피던스 드라이버와 고임피던스 수신기가 연결된 경우에 나타납니다.

부하에서 양호한 신호 품질을 얻으려면 이상적으로는 반사가 전혀 없어야 합니다(링잉 없음). 종단을 사용하면 링잉을 설계에서 허용 가능한 수준으로 줄일 수 있습니다.

Signal Integrity Panel에는 Net의 지정된 위치에 '가상 종단'을 삽입할 수 있는 종단 어드바이저가 포함되어 있습니다. 이를 통해 보드를 물리적으로 변경하지 않고도 다양한 종단 전략을 자유롭게 테스트할 수 있습니다.

사용 가능한 종단 시뮬레이션은 다음과 같습니다.

• Series Res
• Parallel Res to VCC
• Parallel Res to GND
• Parallel Res to VCC and GND
• Res and Cap to GND
• Parallel and Cap to GND
• Parallel Schottky Diodes

종단 목록에서 각 종단 유형을 활성화하거나 비활성화할 수 있습니다. 반사 및 누화 분석을 수행할 때 여러 종단 유형을 활성화할 수 있으며, 각 유형에 대해 별도의 파형 세트가 생성됩니다. 이를 통해 전송선에서 최적의 신호 품질을 확보하고 반사(링잉)를 허용 가능한 수준으로 줄이기 위해 설계에 추가할 최적의 종단을 결정할 수 있습니다.

반사 또는 누화 분석을 실행하면 활성화된 각 종단 유형을 적용하여 별도의 파형 세트를 생성합니다. Serial Res 종단을 사용하는 경우 선택한 Net의 모든 출력 핀에 종단이 배치됩니다. 다른 종단 유형의 경우 Net의 모든 입력 핀에 종단이 배치됩니다.

종단에서 최상의 결과를 얻으려면 Net의 특성에 따라 관련 부품의 값도 설정해야 합니다.

• 종단을 선택하면 해당 종단을 보여 주는 다이어그램이 아래에 표시됩니다. 이 다이어그램에서 종단에 사용되는 저항과 커패시터의 최솟값과 최댓값을 설정할 수 있습니다.
• 최솟값과 최댓값은 종단 목록에 표시된 스윕 횟수가 1보다 큰 값으로 설정된 경우에 사용됩니다.
• 종단 유형에 대한 자세한 내용을 보려면 해당 유형을 선택하고 ?(도움말) 버튼을 클릭하십시오. Suggest 옵션을 활성화하면 각 종단 유형의 정보 팝업에 명시된 공식에 따라 권장값이 계산되어 회색으로 표시됩니다. 이 값을 그대로 적용하거나 Suggest 옵션을 비활성화하고 필요에 따라 원하는 값을 직접 입력할 수 있습니다.
• 종단 부품의 값을 일정 범위로 스윕하여 분석하려면 Perform Sweep 옵션이 활성화되어 있는지 확인하고 분석 실행 시 필요한 Sweep Steps 횟수를 설정합니다. 각 스윕에서 사용되는 값은 입력한 최솟값과 최댓값, 그리고 Sweep Steps 필드에서 선택한 값에 따라 달라집니다. 예를 들어 Sweep Steps이 2로 설정되어 있으면 첫 번째 분석에서는 최솟값을, 두 번째 분석에서는 최댓값을 사용합니다. 비교를 위해 각 스윕마다 별도의 파형 세트가 생성됩니다.

Schematic에 종단 회로 배치하기

파형을 생성하고 최적의 종단 회로를 찾았다면 해당 종단 회로를 Schematic 시트에 직접 배치할 수 있습니다. Termination 목록의 마우스 오른쪽 버튼 메뉴를 통해 배치할 수 있습니다. 배치는 현재 선택된 Net에만 적용됩니다.

선택한 종단 회로를 '가상 종단'으로만 사용하는 대신 Schematic에 실제로 배치하려면 다음과 같이 진행합니다.

1. Signal Integrity Panel의 Termination 영역에서 마우스 오른쪽 버튼을 클릭하고 Place on Schematic을 선택합니다.

2. Place Termination 대화 상자가 표시되면 종단 부품에 사용할 라이브러리 부품, 자동 또는 수동 배치 여부, 적용 가능한 모든 핀에 배치할지 선택한 핀에만 배치할지 여부, 부품에 사용할 정확한 값 등 다양한 속성을 설정할 수 있습니다. OK을 클릭하여 계속 진행합니다.

   
   Place Termination 대화 상자

3. Signal 무결성 분석기는 해당 핀이 속한 원본 Schematic 문서를 찾습니다. 그런 다음 문서의 빈 공간에 올바른 값을 갖는 필수 부품(저항, 커패시터 등)과 전원 객체를 추가합니다. 이 종단 회로를 Schematic의 해당 핀에 연결합니다.

이 작업 후에도 부품을 해당 핀에 올바르게 배선해야 할 수 있습니다. 또한 PCB도 포함되어 있다면 PCB와 동기화하고 PCB에서 라우팅해야 합니다. Design » Update PCB을 선택하여 PCB를 동기화하고 해당 부품도 추가합니다.

분석 실행하기

필요에 따라 Net을 구성하고 종단 옵션을 선택한 후 Signal Integrity Panel에서 Reflections 또는 Crosstalks 버튼을 클릭하여 파형을 생성합니다.

• 반사 분석에서는 하나 이상의 Net을 시뮬레이션할 수 있습니다. 다만 많은 수의 Net을 분석하면 분석 시간이 크게 늘어나므로 적절한 수로 제한하는 것이 좋습니다.

  Signal 무결성 분석기는 PCB의 라우팅 및 레이어 정보와 관련 드라이버 및 수신기 I/O 버퍼 모델을 사용하여 Net 노드의 전압을 계산합니다. 2D 필드 솔버가 전송선의 전기적 특성을 자동으로 계산합니다. 모델링에서는 DC 경로 손실이 무시할 수 있을 만큼 작다고 가정합니다.

• 누화 분석에서는 최소 두 개의 Net을 분석 대상으로 가져와야 합니다. 누화 분석을 수행할 때는 일반적으로 한 번에 두세 개의 Net, 즉 하나의 Net과 바로 인접한 두 Net을 고려합니다.

  누화 수준(또는 EMI의 정도)은 Signal 선로의 반사에 정비례합니다. 올바른 Signal 종단을 통해 Signal 품질 조건을 충족하고 반사를 거의 무시할 수 있는 수준으로 낮추면, 즉 Signal이 누설을 최소화한 상태로 목적지에 전달되면 누화도 최소화됩니다. 자세한 내용은 종단을 참조하세요.

  누화 분석은 PCB 설계 문서에서 레이아웃 후 Signal 무결성 분석을 수행할 때만 가능합니다. 이 유형의 분석에는 라우팅된 Net이 필요하기 때문입니다.

버튼을 클릭하면 분석이 시작되고 시뮬레이션 데이터 파일(<ProjectName>.sdf)이 생성됩니다. 이 파일은 별도의 탭으로 열리며 SimData Editor에 분석 결과가 표시됩니다.

자세한 내용은 Signal 무결성 분석 결과 활용하기를 참조하세요.