회로도와 PCB를 동기화 상태로 유지하기

회로도-PCB 설계에서 가장 일반적인 작업은 회로도와 PCB를 일치시키고 동기화된 상태로 유지하는 것입니다. 처음으로 캡처한 설계를 새 PCB로 전송하든, 기존 설계에서 회로도 측이나 PCB 측 중 한쪽을 변경하든, 두 측면을 동기화 상태로 유지할 수 있는 방법이 필요합니다. Altium Designer는 강력한 설계 동기화 기능을 제공하여 설계를 동기화 상태로 유지하는 작업을 단순화하고, 설계자가 설계 프로세스의 창의적인 측면에 집중할 수 있도록 해줍니다.

동기화 프로세스는 회로도와 PCB 간의 차이를 감지하고 해결합니다.

설계 동기화는 회로도 편집기와 PCB 편집기 사이에서 직접 수행되며, 중간에 넷리스트와 같은 문서는 사용되지 않습니다. 소프트웨어는 비교 엔진을 사용해 설계의 모든 측면을 비교하고, 그 결과를 차이 목록으로 자세히 표시합니다. 어떤 쪽을 변경하여 차이를 해결할지는 설계자가 결정하며, 그에 따라 일련의 ECO(Engineering Change Order)가 생성됩니다. 이를 적용하면 설계의 두 측면은 다시 동기화됩니다.

무엇을 동기화할 수 있나요?

동기화 프로세스는 회로도의 부품 및 연결 데이터가 PCB의 부품 및 연결 데이터와 일치하도록 보장합니다. 또한 부품 및 연결 데이터뿐 아니라 넷 클래스, 부품 클래스, 설계 규칙과 같은 다른 설계 제약도 동기화 상태가 되도록 보장합니다.

비교기 옵션 구성

Dialog page: PCB Project의 옵션, Comparator 탭

정확히 어떤 what 회로도 및 PCB 데이터가 비교되는지는 Comparator 탭의 Options for PCB Project 대화상자에서 구성합니다. 대화상자를 열려면 Project » Project Options을 선택하십시오.

비교 엔진은 Comparator 탭Options for Project 대화상자에 정의된 설정을 따릅니다.

대화상자의 주요 영역에는 Different Designators 및 Changed Net Name와 같은 다양한 Comparison Type 목록이 있으며, 이는 5개 범주로 그룹화되어 있습니다. 오른쪽의 Mode 열에는 각각에 대한 드롭다운이 있어 Find Differences 또는 Ignore Differences와 같은 비교 모드를 선택할 수 있습니다. 텍스트 유형 비교에는 대소문자를 구분하지 않도록 비교하는 세 번째 옵션도 있습니다.

새 프로젝트의 기본값은 모든 비교 유형에 대해 Find Differences가 설정되어 있으며, 프로젝트 요구사항에 맞게 옵션을 설정하면 됩니다.

대화상자 하단에는 Object Matching Criteria을 설정하는 옵션이 있습니다. Matching은 단순한 정확한 문자열 일치에 의존하지 않는 정교한 다중 패스 프로세스입니다. 자세한 내용은 넷 및 클래스 매칭 섹션을 참조하십시오. 

대화상자 하단의 Ignore Rules Defined in the PCB Only 옵션에 유의하십시오. 이를 활성화하면 PCB에서 정의한 규칙이 비교 프로세스에서 제외됩니다.

넷 및 부품 클래스 동기화

Dialog page: PCB Project의 옵션, Class Generation 탭

부품 및 연결 데이터뿐 아니라, Design » Update PCB를 수행할 때 클래스와 설계 규칙도 생성하고 동기화할 수 있습니다.

설계 규칙 동기화

설계 규칙은 Parameter Set 객체를 사용하여 회로도에서 정의할 수 있습니다. Parameter Set 객체를 선택하면 Properties 패널 또는 모달 대화상자에 Rules 영역이 포함됩니다. Add 드롭다운을 클릭하여 설계 규칙을 추가하십시오. 이 규칙은 Parameter Set 객체가 접촉하고 있는 blanket 아래의 넷 / 버스 / 하니스 / 객체에 적용됩니다.

아래 이미지에서는 USB_data 넷 클래스에 폭 제약 설계 규칙이 적용되고 있습니다(넷 클래스 역시 이 Parameter Set의 일부로 정의되며, Classes 영역의 Parameters 드롭다운에서 설정됩니다).

Parameter Set은 회로도 blanket 객체 아래의 넷에 대해 넷 클래스와 설계 규칙을 정의하는 데 사용됩니다. 필요한 측정 단위는 Edit PCB Rule 대화상자 하단에서 구성된다는 점에 유의하십시오.

위 이미지와 아래 이미지 모두에서 설계 규칙은 blanket에 연결된 Parameter Set 객체에 정의되어 있습니다. Parameter Set 객체에 Class 정의를 포함하면 PCB 넷 클래스도 생성되며, 클래스 정의가 존재하므로 PCB 규칙의 범위는 InNetClass('<PCB_NetClassName >')로 설정됩니다. 

아래 이미지에서는 Parameter Set 객체가 Differential Pair directive로 표시되는 것을 볼 수 있습니다. 이것은 Place » Directives » Differential Pair 명령을 사용해 배치되는 특별한 유형의 Parameter Set 객체입니다.  

Differential Pair directive는 넷 클래스와 설계 규칙을 정의하는 데 사용되며, 이후 대상 diff pair에 적용됩니다.

ECO 생성 옵션 구성

Options for Project 대화상자에는 ECO Generation 탭도 포함되어 있습니다. 이 탭에서는 어떤 설계 수정에 대해 ECO를 생성할 수 있는지 정의합니다. 일반적으로는 모두 활성화하며, 대화상자의 Comparator 탭 옵션을 사용해 회로도와 PCB 사이에서 어떤 설계 변경을 동기화할지 구성합니다.

ECO Generation 탭은 어떤 유형의 수정에 대해 ECO를 생성할 수 있는지 정의합니다.

차이 찾기

설계 동기화 기능은 양방향의 차이를 감지하고 해결할 수 있습니다. 즉, 회로도에서 PCB로, 또는 PCB에서 다시 회로도로 동기화할 수 있습니다.

소프트웨어는 양쪽에 동시에 변경을 적용하여 이러한 차이를 해결할 수 있습니다. 예를 들어, 전자 설계자가 어떤 커패시터의 값을 변경했고, 동시에 PCB 설계자가 그 동일한 커패시터의 풋프린트를 변경한 상황을 가정해 보겠습니다. 이 두 가지 차이는 하나의 업데이트 프로세스에서 해결할 수 있으며, comment 변경은 회로도→PCB 업데이트로, footprint 변경은 PCB→회로도 업데이트로 적용하면 됩니다.

비교 엔진이 회로도 프로젝트와 PCB를 비교하면 완전한 차이 목록이 생성됩니다. 이 단계에서는 어느 쪽을 변경해야 다시 동기화되는지에 대한 가정이 없습니다.

차이점 목록은 Differences between 대화상자에서 확인할 수 있습니다.

Difference between 대화상자를 열고 차이점 목록을 확인하려면 다음과 같이 하십시오.

• 아래 이미지와 같이 Choose Documents to Compare 대화상자를 열려면 Project » Show Differences 명령을 실행하거나, Projects 패널에서 필요한 프로젝트(또는 그 소스 문서 중 하나)의 항목을 마우스 오른쪽 버튼으로 클릭한 다음 컨텍스트 메뉴에서 Show Differences 명령을 선택합니다. Choose Documents to Compare 대화상자는 비교할 두 문서/문서 집합을 선택하는 데 사용되며, 일반적으로 회로도 프로젝트와 PCB를 비교할 때 사용합니다. Advanced Mode 옵션을 선택하면 어떤 문서든 다른 어떤 문서와도 비교할 수 있습니다. 예를 들어 넷리스트와 PCB를 비교하거나, PCB와 PCB를 비교할 수 있습니다.

  일반적으로 대화상자의 기본 설정은 기본 모드든 고급 모드든 대부분의 설계 비교 작업에 적합합니다. 즉, 소스 문서와 대상 PCB 설계를 비교하여 동기화를 달성하려는 경우에 적절합니다. 다만 이 대화상자를 사용해 다른 문서들도 비교할 수 있으며, 프로젝트의 여러 버전을 불러와 대응되는 소스 문서 간 차이점을 비교해야 할 때 유용할 수 있습니다.

  
  회로도 프로젝트와 비교할 PCB를 선택합니다.

• 대화상자 메인 영역에서 PCB를 선택한 다음 OK를 클릭하여 아래와 같이 Difference between 대화상자를 엽니다. 현재 PCB 문서가 소스 문서와 동기화되어 있으면 차이점이 감지되지 않았다는 대화상자가 표시됩니다.

Differences between 대화상자가 열립니다. Synchronizer는 양방향입니다. 즉, 동일한 ECO에서 두 문서 모두에 대한 업데이트를 지정할 수 있습니다. 비교된 문서를 동기화하려면 각 차이점에 대해 조치를 취할지 여부와 변경을 어느 방향으로 적용할지를 결정해야 합니다. 즉, 차이점을 해소하기 위해 어떤 문서를 업데이트할지 지정해야 합니다. 따라서 다음 단계는 각 차이점에 업데이트 방향을 할당하는 것입니다.

• 개별 차이점의 경우, Update 열을 클릭하여 아래 이미지와 같이 방향 선택기를 표시합니다.
• 같은 종류의 차이가 여러 개 있는 경우, Different Footprints와 같은 제목을 마우스 오른쪽 버튼으로 클릭하고 필요한 Update Same Kind 명령을 선택합니다.
• 모든 차이에 대해 적용하려면, 대화상자의 아무 곳이나 마우스 오른쪽 버튼으로 클릭한 다음 필요한 Update All 명령을 선택합니다.

각 차이에 대해 해당 차이를 해결하는 ECO가 생성되도록 Update direction을 설정해야 합니다.

Explore Differences 버튼을 클릭하여 Differences 패널을 열고, 아래의 Differences Panel로 설계 변경 사항 탐색 섹션에 설명된 대로 차이를 확인합니다.

Report Differences 를 클릭하면 Comparator가 찾은 차이, 지정된 업데이트 결정, 그리고 생성될 ECO에 포함될 작업에 대한 보고서를 설정하고 인쇄/내보내기할 수 있습니다.

Update direction이 지정되면 Create Engineering Change Order 버튼을 클릭하여 Engineering Change Order 대화상자를 엽니다. 이에 대한 내용은 아래 차이 해결 - ECO 적용 섹션에 설명되어 있습니다.

Differences Panel로 설계 변경 사항 탐색

Differences 패널은 문서 차이를 계층 구조 보기로 표시합니다.

요약

Differences 패널은 소프트웨어에 내장된 Differences Comparator가 설계 문서를 비교할 때(예: 프로젝트의 소스 문서 계층도(회로도)와 PCB 설계 문서를 비교할 때) 발견한 논리적 또는 물리적 차이를 표시하는 데 사용됩니다. 이 패널을 통해 프로젝트 문서를 동기화하는 데 사용할 Engineering Change Order(ECO)를 생성할지 결정하기 전에 차이를 대화형으로 탐색할 수 있습니다.

패널 액세스

Differences 패널을 열려면:

• 메인 메뉴에서 View » Panels » Differences 를 선택합니다.
• 설계 작업 공간 오른쪽 하단의 Panels  버튼을 클릭한 다음 Differences를 클릭합니다.

차이 표시

Differences 패널의 사용 방식은 목적이 다음 중 무엇인지에 따라 달라집니다.

• 프로젝트 계층 구조 내의 논리적 차이를 감지하여, 콘텐츠와 구조 측면에서 전체 프로젝트의 무결성을 분석하는 경우
• 그래픽(물리적) 차이를 감지하여 동일한 회로도 또는 PCB 문서의 두 버전을 비교하는 경우

논리적 차이 표시

프로젝트 문서의 논리적 차이 비교는 Choose Documents To Compare 대화상자에서 수행되며, Projects panel에서 프로젝트(또는 프로젝트 문서)를 마우스 오른쪽 버튼으로 클릭한 다음 관련 컨텍스트 메뉴에서 Show Differences를 선택하여 활성화합니다.

프로젝트 이름을 마우스 오른쪽 버튼으로 클릭한 다음 Show Differences를 선택하여 Choose Documents To Compare 대화상자를 엽니다.

일반적으로는 회로도 설계 내용과 PCB 설계 내용 간의 논리적 차이를 감지하기 위해 PCB 문서를 상위 프로젝트의 소스 문서 계층 구조와 비교합니다.

OK를 클릭한 후 지정한 문서 간에 차이가 있으면 Differences between 대화상자가 열립니다. Differences 패널의 정보는 Differences between 대화상자에서 Explore Differences 버튼을 클릭한 후에만 표시됩니다.

Differences 패널에는 Differences between 대화상자에 나열된 차이만 표시됩니다. 그리고 이 항목들은 Project Options 대화상자(Project » Options)의 Comparator tab에서 선택한 설정에 따라 결정됩니다. 이 탭에는 Components, Nets, Parameters와 관련된 차이 등 모든 비교 유형이 나열됩니다. 각 비교 범주에 대해 Mode를 Find Differences 또는 Ignore Differences 사이에서 설정하면 Differences Comparator가 그 결과를 Differences between 대화상자로 전달할지 결정됩니다.

Project Options 대화상자에서 차이를 감지하고 보고하는 방식을 설정합니다.

Differences 패널은 소스 문서들 사이에서 발견된 차이를 트리 구조로 표시하며, 최상위 폴더에는 감지된 총 차이 수가 표시됩니다. 그런 다음 Differences between 대화상자에 나타나는 각 특정 비교 유형별로 하위 폴더가 생성됩니다. 각 하위 폴더에는 발견된 구체적인 차이가 나열되며, 이는 다시 해당 차이를 유발한 문서상의 객체들로 더 세분화됩니다.

연결된 문서가 열려 있는 경우(또는 열려 있으나 숨겨진 경우), 패널에서 객체 항목을 클릭하면 문서 내 해당 객체로 크로스 프로브됩니다.

객체의 시각적 표시는 줌 및 디밍 효과를 사용하며, 다른 모든 객체를 어둡게 처리해 대상 객체를 강조합니다. 디밍 대비는 Preferences 대화상자의 System - Navigation 페이지에 있는 Highlight Methods 영역의 Dimming 슬라이더로 조정할 수 있습니다.

물리적 차이 표시

동일한 회로도 또는 PCB 문서의 두 버전에 대한 그래픽(물리적) 비교는 기본적으로 위에서 설명한 논리적 비교와 같은 방식으로 수행되지만, Choose Documents To Compare 대화상자에서 Advanced Mode도 함께 사용합니다.

Show Differences 명령(Projects 패널 오른쪽 클릭 메뉴)을 사용해 Choose Documents To Compare 대화상자를 연 다음 Advanced Mode 확인란을 선택하여 문서의 물리적 비교를 수행합니다. 이제 대화상자에 모든 프로젝트 파일이 표시되면, 비교할 문서의 두 버전을 선택합니다.

Advanced Mode의 Choose Documents To Compare 대화상자에서 물리적 비교를 위한 문서를 선택합니다.

OK를 클릭하면 그래픽 비교가 진행되고, 앞서 설명한 대로 Differences between 대화상자가 열립니다. 그런 다음 Explore Differences를 클릭하여 Differences 패널에서 대화형 차이 목록을 엽니다.

패널은 문서 간에 발견된 차이를 트리 구조로 표시합니다. 최상위 폴더에는 감지된 총 차이 수가 표시됩니다. 각 차이 유형별 항목이 생성되며, 각 항목에는 관련 참조와 해당 객체(포트, 부품 등)가 포함됩니다.

감지된 차이에 대한 객체 항목을 선택하면 편집기 설계 공간에서 해당 객체가 강조 표시되고 확대됩니다.

참고

• 패널의 객체가 현재 숨겨진 문서에 있는 경우, 관련 항목을 클릭하면 해당 문서가 자동으로 열리고 설계 편집기 창의 활성 문서가 됩니다.
• Differences 패널에서 크로스 프로브할 때 적용되는 필터링은 임시적입니다. 따라서 필터 범위를 벗어나는 설계 객체도 선택하거나 편집할 수 있습니다.
• Differences 패널의 정보는 새 문서 비교를 수행하거나 상위 프로젝트를 컴파일하면 지워집니다.
• 메인 메뉴의 Project » Show Physical Differences 명령을 사용하면 회로도 또는 PCB 문서의 두 버전 간에 존재하는 물리적 차이를 감지하고, 설계 공간에서 두 문서를 나란히 볼 때 이러한 차이를 그래픽으로 표시할 수 있습니다. 이 Show Physical Differences 기능은 순수한 시각적 비교만 제공하며, 비교 중인 어느 문서도 ECO 생성으로 업데이트할 수 없습니다. 이 기능은 동일한 문서의 두 버전을 비교하기 위한 용도이지만, 프로젝트의 소스 계층 구조와 PCB처럼 서로 다른 문서를 비교하도록 실행하면 감지된 논리적 차이를 나열하는 Differences 패널이 나타납니다.

직접 업데이트 수행

설계자는 일반적으로 업데이트를 어느 방향으로 적용할지 이미 알고 있고, 그 업데이트가 모두 같은 방향이므로, 방금 설명한 차이 감지 및 방향 지정 과정을 건너뛸 수 있습니다.

Project 메뉴에서 Show Differences 명령을 선택하는 대신, 회로도 편집기 또는 PCB 편집기 중 하나의 Design 메뉴에서 Update 명령을 선택합니다. 명령을 실행하는 편집기의 선택은 변경을 적용하려는 방향, 즉 this 편집기에서 that 편집기로의 방향을 의미합니다. 예를 들어 회로도에서 PCB로 모든 변경 사항을 전달하려면 회로도 편집기에서 Design » Update를 선택합니다.

Differences between 대화상자는 건너뛰고 바로 Engineering Change Order 대화상자로 이동합니다.

모든 업데이트를 같은 방향으로 적용할 예정이라면 Design » Update 명령을 사용하십시오. 

차이점 해결 - ECO 적용

각 차이점은 ECO(Engineering Change Order)를 적용하여 해결합니다. ECO는 Engineering Change Order 대화상자에 한 줄에 하나씩 나열되며, 각각 고유한 Enable 체크박스를 가집니다.

Engineering Change Order 대화상자를 사용할 때:

• 대화상자는 모든 변경 사항이 활성화된 상태로 열립니다. 지금 당장 적용하지 않을 변경 사항은 비활성화하십시오. 이 대화상자는 다중 선택을 지원하므로, 오른쪽 클릭 컨텍스트 메뉴를 사용해 선택한 ECO의 활성화 상태를 전환할 수 있습니다.
• 오른쪽 클릭 Cross Probe 명령을 사용하여 해당 ECO의 영향을 받는 객체를 확인할 수 있습니다.
• Validate Changes 버튼을 사용하여 변경 사항이 수행 가능한지 확인하십시오. ECO가 실패하는 일반적인 이유는 객체를 사용할 수 없기 때문입니다. 예를 들어 지정된 PCB 풋프린트가 Available File-based Libraries에 없거나, 지정된 패드가 해당 풋프린트에 존재하지 않는 경우입니다.
• 특정 ECO에 필요한 객체가 없어서 ECO가 실패할 수도 있지만, 현재 ECO 처리 과정에서 그 객체가 추가되었을 수 있습니다. 이런 경우 해당 ECO를 완료하려면 Update 명령을 다시 실행하십시오.

각 설계 변경은 ECO로 표시되므로, 필요한 항목만 활성화하십시오.

회로도와 PCB 간 링크 이해

고유 식별자를 통한 컴포넌트 매칭

각 회로도 컴포넌트는 고유 식별자(UID)를 통해 PCB 컴포넌트와 연결됩니다. UID는 회로도 컴포넌트를 시트에 배치할 때 할당되며, 설계를 PCB 편집기로 전송할 때 이 값이 PCB 컴포넌트로 전달됩니다. Synchronizer를 사용하여 회로도 소스 문서와 빈 PCB 설계 문서 사이에서 컴포넌트 정보가 처음 전송될 때, 모든 컴포넌트는 자동으로 고유 ID로 연결됩니다. 즉, 각 회로도 컴포넌트의 ID 정보가 해당 컴포넌트 풋프린트에 할당됩니다.

이 방식은 단순한 설계에는 충분하지만, 멀티채널 설계를 지원하기에는 적합하지 않습니다. 멀티채널 설계에서는 동일한 회로도 컴포넌트가 각 물리 채널에서 반복되므로, 반복된 PCB 컴포넌트가 동일한 UID를 가지게 됩니다. 이를 처리하기 위해 PCB 컴포넌트의 UID는 부모 Sheet Symbol의 UID와 회로도 컴포넌트의 UID를 결합하여 생성됩니다. PCB UID의 구문은 멀티채널 설계가 생성된 방식에 따라 약간 달라집니다.

동일한 회로도 시트를 참조하는 여러 Sheet Symbol을 배치하여 생성한 멀티채널 설계의 경우, 각 Sheet Symbol이 고유 ID를 제공할 수 있으므로 PCB UID 형식은 다음과 같습니다.

\SheetSymbolUID\SchComponentUID

Repeat 키워드를 사용하여 생성한 멀티채널 설계의 경우 사용할 수 있는 Sheet Symbol UID는 1개뿐이므로, PCB UID에는 ChannelIndex 값도 포함되며 형식은 다음과 같습니다.

\ChannelIndex+SheetSymbolUID\SchComponentUID

컴포넌트가 연결되지 않은 경우

UID를 사용하여 회로도 컴포넌트와 PCB 컴포넌트를 매칭하는 장점은, 설계자가 동기화되지 않게 되더라도(예: PCB 재주석을 여러 번 수행한 경우) 회로도와 PCB가 서로 동기화 불가능한 상태가 되는 위험이 없다는 점입니다.

회로도 또는 PCB에 상대 편집기에 일치하는 컴포넌트(동일한 UID)가 없는 컴포넌트가 존재하면 다음과 같은 일이 발생합니다.

• 추가 부품이 소스 편집기에만 있는 경우, 해당 부품을 대상 편집기에 추가하기 위한 ECO가 생성됩니다.
• 추가 부품이 대상 편집기에만 있는 경우, 해당 추가 부품을 제거하기 위한 ECO가 생성됩니다.
• 양쪽 편집기에 모두 일치하지 않는 부품이 있는 경우, 소프트웨어가 이를 어떻게 처리할지에 대한 지시가 필요하므로 Failed to Match Unique Identifiers 대화상자가 열립니다.

The Failed to Match Unique Identifiers dialog 

이 대화상자의 버튼에는 다음과 같은 옵션이 있습니다.

• Automatically Create Component Links - 일치하지 않는 부품들이 이미 서로 대응하는 설계자를 가지고 있다는 것을 알고 있다면 이 버튼을 클릭합니다. 소프트웨어는 부품 설계자를 사용하여 이러한 추가 부품들에 동일한 UID를 할당합니다. 설계자로 일치시킬 수 있는 부품의 경우, 다른 속성 차이(예: 일치하지 않는 파라미터)가 있으면 ECO가 생성됩니다. 설계자로 일치시킬 수 없는 부품이 있는 경우에는 이를 추가/제거하기 위한 ECO가 생성됩니다(소스 편집기에 있는 추가 부품은 추가되고, 대상 편집기에 있는 추가 부품은 제거됨).

• Manual Component Links - 서로 일치하는 부품이 있다는 것은 알지만 설계자의 상태는 확실하지 않은 경우 이 버튼을 클릭합니다. Edit Component Links 대화상자가 열리며(아래 설명 참조), 여기서 각 소스 및 대상 부품을 수동으로 선택하여 일치된 부품 목록으로 이동시키고 동일한 UID를 할당할 수 있습니다. 그러면 설계자(및 일치하지 않는 다른 부품 속성)를 동기화하기 위한 ECO가 생성됩니다.

  고유 ID를 사용하여 모든 부품을 일치시켜 두는 것이 좋습니다. 그러면 회로도 또는 PCB 문서 어느 쪽에서든 설계자 주석 처리를 수행하더라도 문서가 언제든 다시 동기화될 수 있다는 것을 확신할 수 있습니다. 고유 ID로 부품이 일치되지 않아도 문서는 여전히 동기화할 수 있지만, 이 경우 부품을 설계자만으로 일치시키라는 메시지가 표시됩니다. comment와 footprint는 고려되지 않으므로 일부 부품이 잘못 일치될 가능성이 있습니다.
• Cancel - 소스 편집기에 있는 추가 부품을 추가하고 대상 편집기에서 추가 부품을 제거하는 ECO를 생성하려면 이 버튼을 클릭합니다.

부품 수동 연결

회로도 부품과 해당 PCB 부품 풋프린트 간의 연결 상태는 Edit Component Links 대화상자(PCB 편집기, Projects » Component Links 명령)에서 언제든 확인하고 관리할 수 있습니다.

Edit Component Links 대화상자는 UID 불일치를 감지하고 해결하는 데 사용되며, PCB 편집기에서 실행됩니다.

이 대화상자의 기능을 요약하면 다음과 같습니다.

• 일치하지 않는 부품은 왼쪽의 두 Un-Matched Components 열에 표시되며, 동일한 UID를 공유하는 부품은 대화상자 오른쪽의 Matched Components 영역에 표시됩니다.
• 대화상자 가운데의 화살표 버튼은 선택한 부품을 수동으로 일치시키거나(또는 일치 해제), 현재 일치된 모든 부품의 일치를 해제하는 데 사용됩니다.
• 대화상자 하단의 Add Pairs Matched By 버튼과 옵션은 현재 일치하지 않는 부품 목록을 검사하고, 활성화된 속성(Designator, Comment, Footprint)을 기준으로 일치를 시도하는 데 사용됩니다.
• Perform Update 버튼을 클릭하면, 새로 일치된 각 PCB 부품에 대응하는 회로도 부품의 UID가 할당됩니다. 대화상자의 Matched  섹션에 있던 항목을 다시 Unmatched  섹션으로 옮긴 경우, 진행하면 기존 부품 연결이 끊어진다는 확인 대화상자가 표시됩니다. Yes 를 클릭하면 업데이트가 진행되며, PCB 문서에서 수정된 부품 연결에 대한 요약 정보를 제공하는 정보 대화상자가 표시됩니다. Matched  섹션의 새 항목은 Link Modified로 요약되고, 이전에 연결되어 있었으나 이제 일치 해제한 항목은 Link Removed로 요약됩니다.
• 이 대화상자를 사용해 수동으로 부품을 연결한 후에는 동기화 상태를 확인하는 것이 좋습니다(Design » Update 명령 실행).

넷과 클래스 일치시키기

넷과 클래스에는 모두 부모(넷 또는 클래스)와 자식(해당 넷 또는 클래스의 멤버)이 있습니다. 이를 일치시키려면 부품 연결에 사용되는 UID 메커니즘과는 다른 접근 방식이 필요합니다. 이는 부모, 자식 또는 부모와 자식 모두에 대한 변경을 지원하기 위함입니다. 예를 들어, 회로도에서 넷 이름을 변경하는 것처럼 단순한 작업도 PCB에서 그 넷과 모든 자식 핀을 제거한 뒤 새 이름의 넷을 추가하고, 마지막으로 모든 자식 핀을 그 새 넷에 다시 추가하도록 요구해서는 안 됩니다.  

이를 지원하기 위해 소프트웨어는 넷과 클래스를 멤버 기준 및 이름 기준으로 각각 일치시키는 별도의 매칭 알고리즘을 포함하고 있습니다. 매칭 프로세스는 Options for Project 대화상자의 Comparator 탭에 있는 Object Matching Criteria 섹션에서 구성됩니다.

기본 설정은 먼저 멤버 기준으로, 그다음 Object Type 이름 기준으로 일치시키는 것입니다.

이러한 유형의 객체에 대한 매칭은 다음과 같이 처리됩니다.

• 설계 동기화 중 기본 동작은 Min Match % 및 Min Match Member 설정에 따라 먼저 멤버 기준으로 일치를 시도하는 것입니다.
• 멤버 매칭에 실패하면, 소프트웨어는 이름 기준으로 일치를 시도합니다(Use Name Matching 옵션이 활성화된 경우).
• 이 매칭 과정 중 하나라도 성공하면 Engineering Change Order 대화상자로 진행합니다.
• 두 매칭 기법이 모두 실패하거나(Use Name Matching 옵션이 Never로 설정된 경우 포함), Match Manually 대화상자가 열립니다.

• Match Manually 대화상자에서 No를 클릭하면 사용자 매칭 과정을 건너뛰고 바로 Engineering Change Order 대화상자로 이동합니다. 일치하지 않는 객체를 일치시키려는 시도를 하지 않았기 때문에, 소프트웨어는 참조 객체와 대상 객체가 서로 관련이 없다고 가정합니다. 따라서 보드에서 Unmatched Reference Objects를 제거하고 Unmatched Target Objects를 새 객체로 추가하는 ECO가 생성됩니다.
• 수동으로 일치시키기 위해 대화상자에서 Yes를 클릭하면 아래와 같이 Match 대화상자가 열립니다(대화상자 제목은 일치하지 않는 객체 유형에 맞게 변경됨).

Match 대화상자는 서로 일치한다고 알고 있는 객체를 수동으로 일치시키는 데 사용됩니다. 확실하지 않다면 오른쪽은 비워 두고 Continue를 클릭하십시오.

• 이 대화상자에서 Unmatched Reference Objects 및 Unmatched Target Objects에서 일치시키려는 객체를 선택한 다음, 이를 대화상자의 Matched Pairs 섹션으로 이동합니다. 이러한 객체에 대해서는 이름이 서로 일치하도록 업데이트하는 ECO와, 멤버도 일치하도록 멤버를 제거/추가하는 ECO가 생성됩니다.
• 확실하지 않다면 객체를 수동으로 일치시킬 필요는 없습니다. 일치하지 않는 객체에 대해서는 소프트웨어가 참조 객체와 대상 객체가 서로 관련이 없다고 가정하므로, 보드에서 Unmatched Reference Objects를 제거하고 Unmatched Target Objects를 새 객체로 추가하는 ECO를 생성합니다.
• 일치한다고 확신하는 객체들을 모두 일치시킨 후 Continue를 클릭하면 Engineering Change Order 대화상자가 열립니다.
• Cancel를 클릭하면 업데이트 프로세스가 종료됩니다.

설계 규칙 일치시키기

회로도에서 정의된 설계 규칙은 PCB의 해당 규칙에도 연결되어 있어야 합니다. 연결 메커니즘이 없다면 회로도에서 규칙을 업데이트하고 그 변경 사항을 PCB로 반영할 수 없습니다. UID는 회로도 설계 규칙과 PCB 설계 규칙을 연결하는 데 사용됩니다.

UID는 회로도에서 규칙 정의를 담고 있는 Parameter Set에 자동으로 할당되며, 설계 동기화 과정에서 PCB로 전달됩니다.

설계 규칙은 UID를 사용하여 회로도의 설계 규칙 정의를 PCB 설계 규칙과 일치시킵니다.

일반적으로는 규칙 일치를 수동으로 관리할 필요가 없습니다. 다만 PCB 편집기의 PCB Rules and Constraints 대화상자에서 UID를 수동으로 편집한 경우는 예외입니다. UID가 일치하지 않으면, 소프트웨어는 일치하는 PCB 규칙이 없는 모든 회로도 규칙에 대해 PCB에 새 규칙을 추가하고, 일치하는 회로도 설계 규칙이 없는 모든 PCB 설계 규칙은 제거합니다.