Swapping Pins, Pairs and Parts in a Design

설계에서 컴포넌트를 핀 스왑할 수 있으면 레이아웃 과제의 복잡성에 큰 차이를 만들 수 있으며 PCB의 레이어 수(따라서 비용)를 낮추는 데 도움이 될 수 있습니다. 안타깝게도 레이아웃 엔지니어가 항상 설계자의 의도를 완전히 파악할 수는 없기 때문에 핀 스왑 설정을 지능적으로 설정하는 데 필요한 모든 정보를 가지고 있지 않을 수 있습니다. 이상적으로는 설계를 캡처한 사람이 핀 스와핑 데이터 설정에 직접 참여하여 설계 의도와 제약 조건을 정확하게 파악할 수 있어야 합니다.

Altium Designer의 대화형 라우팅 및 BGA 이스케이프 라우팅 기능과 조화를 이루는 것은 핀, 디퍼렌셜 페어 및 부품 스와핑 시스템입니다. 이 기능은 기존 핀 스왑 시스템의 모든 이점을 제공하지만 설계의 Net 할당에 대한 Altium Designer의 밀접한 이해를 활용합니다. 핀 스왑 작업 중에 Altium Designer는 선택한 핀에 할당된 Net을 분석하고 핀과 연결된 모든 구리의 Net을 동적으로 재할당합니다.

이 수준의 기능 덕분에 복잡한 BGA 장치에서 부분 라우팅된 Net과 사전 라우팅된 다중 레이어 이스케이프도 스왑할 수 있습니다. 또한 FPGA의 디퍼렌셜 핀 쌍에 대한 지식을 활용하여 디퍼렌셜 쌍을 스왑할 수도 있습니다.

PCB 레벨에서 이 시스템에는 이 정보를 사용하여 라우팅 가능성을 개선하기 위해 동적으로 Net을 재할당하는 강력한 자동 최적화 기능이 포함되어 있습니다. 예를 들어, 시스템은 여러 레이어에서 라우팅이 이스케이프된 여러 디바이스에 대해 재연결을 수행할 수 있습니다. 이 시스템은 일치하는 탈출 경로 레이어, 최단 맨해튼 라우팅 거리, 각 레이어의 최소 교차 횟수를 기준으로 이를 할당합니다.

자동 최적화 기능과 함께 부분 라우팅 넷 스와핑을 추가하면 계층적이고 반복적인 라우팅 전략을 채택하여 라우팅 장치를 먼저 탈출한 다음 특정 영역의 가장자리로 라우팅하여 최종적으로 이러한 섹션을 서로 연결할 수 있습니다. 언제든지 자동 스와퍼를 다시 실행하여 부분적으로 라우팅된 Net에서 제공한 업데이트된 정보를 기반으로 다시 최적화할 수 있습니다.

스와핑에는 세 가지 범주가 있습니다:

• 핀 스와핑
• 디퍼렌셜 페어 스와핑
• 서브 파트 스와핑.

스왑 그룹 구성하기

스왑의 각 카테고리에 대해 swap groups 는 컴포넌트 내에서 스왑할 수 있는 항목과 스왑할 수 없는 항목을 지정합니다. 핀 스왑의 경우, 컴포넌트 내에서 공통 핀을 공유하는 핀은 pin group 을 공유하는 컴포넌트 내의 핀은 서로 교환할 수 있습니다. 마찬가지로 페어 스와핑과 부품 스와핑의 경우에도 마찬가지로 pair group 및 part group 값에 따라 차동 쌍 또는 하위 부품을 각각 스왑할 수 있는지 여부가 결정됩니다. 컴포넌트에 대한 스왑 그룹은 아래 이미지와 같이 Configure Pin Swapping 대화 상자에서 구성됩니다(아래 이미지 참조). 다음과 같은 방법으로 액세스할 수 있습니다:

• PCB 문서에서 컴포넌트를 마우스 오른쪽 버튼으로 클릭한 다음 Component Actions » Configure Pin/Part Swapping.
• 회로도 문서에서 컴포넌트를 마우스 오른쪽 버튼으로 클릭한 다음 Part Actions » Configure Pin Swapping.
• 회로도 문서에서, 컴포넌트에서 스와핑 정보 구성 대화상자 하단의 Configure Component컴포넌트에서 스와핑 정보 구성 대화상자 하단의 버튼 (Tools » Configure Pin Swapping).
• PCB 문서에서 하단의 Configure Component 버튼을 클릭합니다 Configure Swapping Information In Components 대화 상자 (Tools » Pin/Part Swapping » Configure).
• 대화 상자에서 컴포넌트 중 하나를 두 번 클릭합니다 Configure Swapping Information In Components 대화 상자에서 구성 요소를 두 번 클릭합니다.

핀 그룹

컴포넌트 핀이 동일한 핀 그룹에 속하는 경우 해당 컴포넌트의 다른 핀과 교체할 수 있습니다 pin group (동일한 pin group 값을 가짐). 컴포넌트 핀의 pin group 는 컴포넌트 내 각 핀의 어트리뷰트이며, 그 값은 영숫자 문자열일 수 있습니다. 전체 컴포넌트의 pin groups 는 전체 컴포넌트의 핀 스와핑 대화 상자에서 설정할 수 있습니다.

듀얼 5입력 포지티브-NOR 게이트 컴포넌트가 포함된 Schematic. 두 하위 부품의 각 입력 핀은 논리적으로 동일하며 핀 스왑에 이상적인 상황을 제공합니다.

위 이미지에 표시된 회로도에는 SNJ54S260 컴포넌트를 위한 두 개의 5입력 NOR 게이트가 포함되어 있습니다. NOR 게이트의 특성으로 인해 각 Net(INA0 ~ INA4)은 서로 스왑할 수 있습니다. 마찬가지로 INB0 ~ INB4의 각 넷은 스왑할 수 있지만, INAx 넷은 INBx 넷과 스왑할 수 없습니다.

NOR 게이트에 대한 스와핑 제약 조건은 Configure Pin Swapping 대화상자에서 정의됩니다. INAx 넷에 스왑 그룹 1을, INBx 넷에 스왑 그룹 2를 지정하면 시스템에서 컴포넌트 로직과 일치하는 방식으로만 스왑이 수행되도록 보장할 수 있습니다. 핀의 핀 그룹 값을 비워두면 해당 핀을 스왑에 사용할 수 없음을 나타냅니다.

부품 그룹 및 시퀀스 ID

컴포넌트는 기능적으로 동등한 여러 개의 하위 파트로 구성되는 것이 일반적입니다. 파트 스왑을 사용하면 이러한 동등한 하위 파트의 Net을 스왑할 수 있습니다. 위 이미지에 표시된 컴포넌트를 다시 생각해 보겠습니다. 두 NOR 게이트는 모두 동일한 기능을 제공하며, Net(INA0, INA1, INA2, INA3, INA4, OUTA)은 Net(INB0, INB1, INB2, INB3, INB4, OUTB)과 스왑할 수 있습니다.

컴포넌트에 대한 부품 스왑은 다음을 사용하여 구성됩니다 part group 및 sequence ID 어트리뷰트로 구성됩니다. 이 두 어트리뷰트는 모두 텍스트 어트리뷰트이며 핀 스와핑 구성의 Part Swapping 탭에서 액세스할 수 있으며, 아래 그림과 같이 핀 스와핑 구성 대화 상자에서 확인할 수 있습니다. 아래 이미지에는 part group 및 sequence ID 설정도 위 이미지에 표시된 컴포넌트에 해당합니다. 는 part group 는 서로 교체할 수 있는 하위 부품을 나타냅니다. 두 하위 부품을 교체할 수 있으므로 아래 이미지에서 두 하위 부품의 part groups 값은 1로 동일하게 지정됩니다.

속성은 sequence ID 속성은 스왑 가능한 하위 부품 간 핀의 동등성을 결정합니다. NOR 게이트 예제에서는 부품 스왑이 발생할 때 입력 핀이 출력 핀과 교환되지 않는 것이 중요합니다. 아래 이미지는 sequence ID 는 OUTA가 OUTB와 스왑되고, INA0이 INB0과 스왑되고, INA1이 INB1과 스왑되는 식으로 설정되어 있습니다.

듀얼 5입력 NOR 게이트 컴포넌트에 대한 핀 스왑 구성 대화 상자에서 부품 스왑 그룹을 설정합니다.

부품 스왑은 두 하위 부품 간의 모든 Net을 스왑하는 것을 기반으로 하므로 하위 부품으로 설계된 컴포넌트에서만 사용할 수 있다는 점에 유의하세요.

페어 그룹

차동 쌍의 스와핑은 차동 쌍에 대한 pair group 값에 의해 결정됩니다. 속성은 pair group 속성은 핀 스와핑 구성 대화 상자의 Differential Pair Swapping탭에서 액세스할 수 있습니다. 탭에는 세 가지 모드가 있으며 Differential Pair Swapping 탭에는 왼쪽 하단의 드롭다운에 액세스하여 설정할 수 있는 세 가지 모드가 있습니다.

• Show All Pins - 시스템에서 모든 컴포넌트 핀을 표시합니다.

• Show Pairs From Directives - 시스템이 회로도에 배치된 차동 쌍 지시문을 사용하여 테이블의 차동 쌍을 채웁니다.

  대화 상자에서 Show All Pins 옵션을 선택하면 교체할 수 있는 차동 쌍에 속하는 모든 핀을 동일한 쌍 그룹에 할당해야 합니다.

핀 스왑 구성 대화 상자에서 페어 스왑 그룹 설정하기.

Schematic에서 스왑 수행 방법 제어하기

PCB 에디터에서 핀, 페어 및 부품 스왑은 컴포넌트 패드와 해당 구리의 Net을 교환하여 수행됩니다. 변경 사항을 회로도에 병합할 때 핀 스왑을 처리하는 방법에는 컴포넌트 심볼의 핀을 교체하거나 핀에 연결된 전선의 Net 레이블을 교체하는 두 가지 방법이 있습니다. 각 접근 방식에는 장단점이 있습니다.

핀을 교체하면 회로도에서 항상 작동하지만 컴포넌트 심볼의 이 인스턴스가 더 이상 라이브러리에 정의된 것과 동일하지 않을 수 있습니다. 이 경우 라이브러리에서 심볼을 업데이트할 수 없으며, 이 설계에서 동일한 컴포넌트의 다른 인스턴스는 다른 핀 배열을 갖게 된다는 의미이기도 합니다. 따라서 이 접근 방식은 저항 어레이와 같은 단순한 컴포넌트에 이상적입니다.

Net 라벨을 교체하여 회로도에서 스왑을 수행하려면 Net 라벨을 통해 연결이 설정되어 있고 핀이 서로 배선되어 있지 않은 경우에만 수행할 수 있습니다. 이 접근 방식의 장점은 컴포넌트 심볼이 변경되지 않고 나중에 라이브러리에서 업데이트할 수 있다는 것입니다. 이 접근 방식은 심볼의 두 핀을 물리적으로 이동하면 I/O 뱅크 기반 심볼이 잘못 표시될 수 있는 FPGA와 같은 복잡한 컴포넌트에 가장 적합한 방법입니다.

스왑을 수행하는 방법을 결정할 때는 Adding / Removing Net-Labels 또는 Changing Schematic Pins 옵션을 선택하여 스왑 수행 방법을 결정할 수 있습니다 Allow Pin Swapping Using these Methods 섹션을 선택하여 스왑 수행 방법을 결정할 수 있습니다(아래 그림 참조).

이러한 프로젝트 옵션은 회로도 문서에서 핀 스왑이 업데이트되는 방식을 관리합니다.

PCB에서 핀, 페어 및 부품 스왑 활성화하기

컴포넌트 수준에서 특정 PCB 컴포넌트에 대한 스와핑 옵션은 설계 공간에서 해당 컴포넌트를 선택하면 해당 컴포넌트에 대한 속성을 표시하는 Properties 패널에서 구성됩니다. 옵션은 디자인 공간의 Swapping Options region General 탭에서 찾을 수 있습니다.

PCB 컴포넌트에 대한 스와핑 옵션은 모든 컴포넌트를 나열하는 Configure Swapping Information in Components 대화 상자를 통해서도 정의할 수 있으며, 이 대화 상자에는 설계(또는 라이브러리)에 사용된 모든 컴포넌트가 현재 스왑 설정과 함께 나열됩니다. PCB 에디터에서 액세스하는 경우 대화 상자에는 보드의 각 컴포넌트 스왑을 활성화/비활성화할 수 있는 추가 열( Enable in PCB.

이 Configure Swapping Information in Components 대화 상자는 다음과 같이 회로도 편집기, 회로도 라이브러리 편집기 및 PCB 편집기에서 액세스할 수 있습니다:

• Schematic Editor/Schematic Library Editor - 메인 메뉴에서 Tools » Configure Pin Swapping 명령을 선택하면 됩니다.
• PCB Editor - 메인 메뉴에서 Tools » Pin/Part Swapping » Configure 명령을 선택합니다.

대화 상자를 사용하여 Configure Swapping Information in Components 대화 상자를 사용하여 컴포넌트 간 스와핑을 빠르게 정의할 수 있습니다. 대화 상자에는 강력한 오른쪽 클릭 메뉴가 포함되어 있어 한 컴포넌트에서 다른 컴포넌트로 설정을 빠르게 복사하거나 한 번의 클릭으로 여러 컴포넌트를 활성화/비활성화하기가 매우 쉽습니다.

대화상자 Configure Swapping Information In Components 대화상자

핀, 페어 및 파트 스왑 수행하기

인터랙티브 핀, 페어 및 파트 스와핑

대화형 스와핑을 사용하면 PCB 에디터에서 핀, 차동 쌍 또는 하위 부품을 한 번에 하나씩 스와핑할 수 있습니다. 대화형 스와핑 명령은 인터랙티브 스와핑 명령의 Tools » Pin/Part Swapping 하위 메뉴( Interactive Pin/Net Swapping, Interactive Differential-Pair Swapping 및 Interactive Part Swapping 명령). 메뉴에서 명령을 선택하면 스왑 가능한 엔티티를 제외한 PCB 설계 공간의 모든 항목이 마스킹(페이드)됩니다. 를 계속 주시하십시오 Status Bar를 클릭하면 다음 작업을 묻는 메시지가 표시됩니다. 스왑을 수행하는 데 필요한 단계가 상태 표시줄에 표시됩니다:

1. 첫 번째 단계는 핀 스왑의 소스가 될 강조 표시된 핀 중 하나를 선택하는 것입니다. 페어 또는 부품 스왑의 경우, 핀이 속한 차동 페어 또는 하위 부품이 이후에 스왑됩니다.

2. 두 번째 단계는 스왑을 위한 타겟 핀을 선택하는 것입니다. 페어 또는 부품 스와핑의 경우, 이 핀은 차동 페어 또는 하위 부품을 나타냅니다.

   스왑 가능한 핀이 강조 표시되지 않는 두 가지 조건이 있습니다. 해당 핀에 이미 라우팅된 연결이 있거나(전원 플레인 또는 폴리곤 연결 확인), 그리고/또는 Pin Swapping 옵션이 활성화되어 있지 않은 경우( 환경 설정 패널의 대화형 라우팅 모드에서 사용 가능).

듀얼 5입력 NOR 게이트 컴포넌트를 대화형으로 부품 교체하는 단계는 아래 두 이미지에 나와 있습니다. 스왑할 수 있는 하위 부품은 위 이미지와 같이 5개 핀을 각각 선택할 수 있는 두 가지입니다. 핀 8은 하위 부품 U2B에 해당하는 핀을 선택합니다. 그러면 시스템은 교체할 수 있는 하위 부품 U2A의 핀을 강조 표시합니다.

첫 번째 이미지, 1단계 - 스왑할 핀을 선택하면 사용 가능한 핀이 강조 표시됩니다. 두 번째 이미지, 2단계 - 타겟 핀을 선택합니다.

자동 핀/넷 최적화 도구

자동 핀/네트워크 최적화 도구는 2단계 도구입니다. 선택 Tools » Pin/Part Swapping » Automatic Pin/Net Optimizer 을 선택하면 자동 최적화가 수행됩니다.

자동 핀/넷 최적화 도구는 먼저 크로스 오버와 연결 길이를 최소화하려고 시도하는 빠른 싱글 패스 최적화 도구를 실행하지만 실제로는 길이가 늘어날 수 있습니다. 이 작업이 완료되면 반복 최적화 프로그램을 실행할지 묻는 메시지가 표시됩니다. 반복 최적화 도구는 크로스 오버 및 연결 길이를 줄이기 위해 여러 번의 패스를 수행합니다.

변경 사항을 Schematic에 다시 전달하기

핀 스와핑 구성 다이얼의 swap groups 을 설정하면 명령을 실행할 때 어떤 에디터가 활성화되어 있었는지에 관계없이 편집한 내용이 즉시 회로도 컴포넌트에 적용됩니다. 그러나 PCB 에디터에서 핀, 차동 쌍 또는 하위 부품 스왑을 수행한 결과로 인한 설계 변경 사항은 표준 Design Update 프로세스를 사용하여 회로도로 다시 전파됩니다.

PCB에서 Schematic으로 변경 사항 푸시하기

핀, 페어 및 부품 스왑은 다른 설계 변경 사항이 전송되는 것과 동일한 방식으로 다시 회로도로 전달됩니다 Design » Update 을 선택하면 됩니다. 핀 스왑 허용 옵션의 구성 방법에 따라 Project Options - Options dialog에서 핀 스왑을 어떻게 설정했는지에 따라 핀 스왑이 수행됩니다:

• 핀 이름 변경 - 이 변경은 심볼의 핀을 이동합니다. 실제로 심볼에서 핀이 이동하지는 않지만 두 핀이 이동하거나 위치를 바꾼 것은 시각적으로 분명합니다.
• 핀을 다른 Net으로 이동 - 이 변경을 수행하면 연결된 전선의 Net 레이블이 바뀝니다.
• 하위 부품 ID 변경 - 부품 교체가 수행될 때 하위 부품 인덱스를 변경합니다.

첫 번째 이미지는 핀을 교체하여 회로도에서 해결된 핀 스왑을 보여줍니다. 두 번째 이미지는 Net 레이블을 이동하여 해결된 스왑을 보여줍니다.

회로도가 스왑된 핀 또는 부품을 표시하도록 업데이트되지 않으면 End 키를 눌러 화면을 새로 고칩니다.

FPGA 설계에서 새로운 핀/부품 스왑 시스템 활용하기

지능형 핀, 페어 및 부품 스왑이 제공하는 명백한 이점 외에도 부분 라우팅된 서브넷을 스왑할 수 있는 기능은 대용량 FPGA 작업에 이상적인 새로운 차원의 스왑을 제공합니다. 동적 Net 재할당을 통해 점진적으로 개선된 핀/넷 할당을 통해 다단계 설계 프로세스를 사용할 수 있습니다

초기 I/O 할당

이 단계에서는 회로도 수준에서 가장 쉬운 방식으로 FPGA 및 기타 디바이스 핀의 Net 할당을 설정합니다. 일반적으로 이는 단순히 숫자 버스 순서대로 FPGA의 핀에 Net 레이블을 추가하는 것을 의미합니다. Schematic Editor의 Smart Paste 기능은 이 작업을 수행하는 데 이상적입니다.

초기 Connection 최적화

설계를 PCB 레이아웃으로 전송할 수 있는데, 이 경우 회로도 수준에서 무작위 할당으로 인해 Connection 크로스오버가 많이 발생합니다. 핀 및 네트 정보를 사용하는 Tools » Pin/Part Swapping » Automatic Net/Pin Optimizer 명령을 실행하여 핀 및 Net 정보를 사용하여 동적으로 Net을 재할당하고 라우팅을 개선하면 크로스오버 수를 빠르게 크게 줄일 수 있습니다. 예를 들어, 시스템은 PCB 문서의 여러 레이어에서 라우팅이 이스케이프된 여러 BGA 장치를 다시 연결할 수 있습니다. 이는 주로 PCB 수준에서 연결을 보다 시각적으로 관리하기 쉽게 만드는 데 사용되므로 아직 이상적인 결과라고 할 수는 없습니다.

명령을 실행하면 자동 핀/넷 최적화 도구가 실행됩니다. 이 도구는 먼저 크로스오버와 연결 길이를 최소화하려고 시도하지만 실제로는 늘어날 수 있는 빠른 싱글 패스 최적화 도구를 실행하는 2단계 도구입니다. 이 작업이 완료되면 반복 최적화 도구를 실행할지 묻는 메시지가 표시됩니다. 반복 최적화 도구는 크로스오버 및 연결 길이를 줄이기 위해 여러 번의 패스를 수행합니다. 최적화 도구 실행이 완료되면 최적화 결과가 표시됩니다.

이스케이프 라우팅

이제 PCB의 대형 디바이스에서 팬아웃 및 이스케이프 라우팅을 수행할 수 있습니다(컴포넌트를 마우스 오른쪽 버튼으로 클릭하여 팬아웃/이스케이프 라우팅을 선택적으로 수행). 이렇게 하면 이전에 최적화한 할당이 악화될 수 있지만 이 시점에서는 중요하지 않습니다.

이스케이프된 Connection 최적화

자동 최적화 프로그램을 다시 실행합니다. 이번에는 팬아웃/이스케이프 라우팅의 사전 라우팅된 섹션을 활용합니다.

수동 라우팅

이제 이스케이프 경로의 끝을 라우팅할 '타겟'으로 취급할 수 있습니다. 실제 연결선을 무시하고, 같은 Net에 있는 경로가 아니라 PCB에서 가장 가까운 이스케이프된 I/O 경로(공간적, 레이어별)를 향해 라우팅할 수 있습니다. 연결이 정렬되지 않습니다. 대신, FPGA I/O 핀의 이스케이프 라우팅과 PCB의 다른 부분에서 오는 라우팅 사이에 일련의 작은 간격이 생기게 됩니다. 아래 이미지는 이에 대한 간단한 예를 보여줍니다.

최종 최적화

자동 최적화 프로그램을 다시 실행하면 라우팅된 서브넷이 가능한 가장 가까운 이스케이프된 I/O 핀에 할당됩니다. 이렇게 하면 완료해야 할 매우 짧은 연결 세트가 남습니다. 자동 최적화 프로그램에는 이 경우 좋은 결과를 얻기 위한 특별한 루틴이 있습니다. 이제 이러한 루틴을 대화형 또는 자동으로 라우팅할 수 있습니다.

수동 핀 스왑

대화형 스와퍼를 사용하여 필요한 특정 핀 스왑 변경을 수행할 수 있습니다.

변경 사항을 Schematic에 다시 전파하기

이러한 핀 할당을 다시 회로도로 전파할 준비가 되면 회로도 심볼에서 핀 변경을 비활성화하는 것이 좋습니다. FPGA는 각 핀 뱅크가 별도의 회로도 부품인 다중 부품 컴포넌트로 표시되는 경우가 많기 때문입니다. 한 부품에서 다른 부품으로 핀을 이동하면 뱅크 심볼에 해당 뱅크에 속하지 않는 핀이 포함되므로 이러한 심볼이 논리적으로 올바르지 않게 됩니다. 이 상황에서는 Net 레이블을 변경하여 핀 스왑을 수행하는 것이 올바른 방법입니다.

필요한 만큼 자주 반복

이 프로세스는 설계 프로세스 중 언제든 필요한 횟수만큼 실행할 수 있습니다.