설계에서 핀, 페어 및 부품 교체하기

설계에서 컴포넌트의 핀을 스왑할 수 있으면 레이아웃 작업의 복잡성을 크게 줄이고 PCB의 레이어 수를 줄여 비용을 낮추는 데 도움이 됩니다. 하지만 레이아웃 엔지니어가 설계자의 의도를 항상 완전히 파악할 수 있는 것은 아니므로, 핀 스왑 설정을 적절하게 구성하는 데 필요한 정보를 모두 갖추고 있지 않을 수 있습니다. 설계 의도와 제약 조건이 정확히 반영되도록 하려면, 설계를 작성한 사람이 핀 스왑 데이터 설정에도 참여하는 것이 바람직합니다.

핀, Differential Pair 및 파트 스왑 시스템은 Altium Designer의 대화형 라우팅 및 BGA 이스케이프 라우팅 기능과 조화롭게 작동합니다. 이 기능은 기존 핀 스왑 시스템의 모든 이점을 제공하면서, 설계의 Net 할당을 상세히 파악하는 Altium Designer의 기능을 활용합니다. 핀 스왑 작업 중에 Altium Designer는 선택한 핀에 할당된 Net을 분석하고, 해당 핀과 연결된 모든 구리 패턴의 Net을 동적으로 재할당합니다.

이러한 기능 덕분에 부분적으로 라우팅된 Net과 복잡한 BGA 소자에서 미리 라우팅된 다층 이스케이프 패턴도 스왑할 수 있습니다. FPGA의 차동 핀 쌍에 대한 정보를 활용하여 Differential Pair도 스왑할 수 있습니다.

PCB 수준에서 이 시스템은 해당 정보를 사용하여 Net을 동적으로 재할당하고 라우팅 용이성을 높이는 강력한 자동 최적화 도구를 제공합니다. 예를 들어, 여러 레이어에 걸쳐 이스케이프 라우팅된 여러 소자의 연결을 재구성할 수 있습니다. 이때 이스케이프 라우팅 레이어의 일치 여부, 최단 맨해튼 라우팅 거리, 각 레이어의 최소 교차 횟수를 기준으로 할당합니다.

부분적으로 라우팅된 Net의 스왑 기능과 자동 최적화 도구를 함께 사용하면 계층적이고 반복적인 라우팅 전략을 적용할 수 있습니다. 먼저 소자의 이스케이프 라우팅을 수행하고, 지정된 영역의 가장자리까지 라우팅한 다음, 마지막으로 이러한 구간들을 서로 연결할 수 있습니다. 부분적으로 라우팅된 Net이 제공하는 최신 정보를 바탕으로 언제든지 자동 스왑 도구를 다시 실행하여 재최적화할 수 있습니다.

스왑에는 다음 세 가지 유형이 있습니다.

• 핀 스왑
• Differential Pair 스왑
• 서브파트 스왑.

스왑 그룹 구성

각 스왑 유형에서 swap groups은 컴포넌트 내에서 스왑할 수 있는 항목과 스왑할 수 없는 항목을 결정합니다. 핀 스왑의 경우, 컴포넌트 내에서 동일한 pin group을 공유하는 핀은 서로 스왑할 수 있습니다. 마찬가지로 페어 스왑과 파트 스왑에서는 각각 pair group 및 part group 값에 따라 Differential Pair 또는 서브파트의 스왑 가능 여부가 결정됩니다. 컴포넌트의 스왑 그룹은 아래 이미지에 표시된 Configure Pin Swapping 대화 상자에서 구성합니다. 다음 방법으로 이 대화 상자를 열 수 있습니다.

• PCB 문서에서 컴포넌트를 마우스 오른쪽 버튼으로 클릭한 다음 Component Actions » Configure Pin/Part Swapping을 선택합니다.
• Schematic 문서에서 컴포넌트를 마우스 오른쪽 버튼으로 클릭한 다음 Part Actions » Configure Pin Swapping을 선택합니다.
• Schematic 문서에서 컴포넌트의 스왑 정보 구성 대화 상자 (Tools » Configure Pin Swapping) 하단의 Configure Component 버튼을 클릭합니다.
• PCB 문서에서 Configure Swapping Information In Components 대화 상자 (Tools » Pin/Part Swapping » Configure) 하단의 Configure Component 버튼을 클릭합니다.
• Configure Swapping Information In Components 대화 상자에서 컴포넌트 중 하나를 두 번 클릭합니다.

핀 그룹

컴포넌트의 핀은 동일한 pin group에 속하는 경우(동일한 pin group 값을 갖는 경우) 해당 컴포넌트의 다른 핀과 스왑할 수 있습니다. pin group은 컴포넌트의 각 핀에 지정되는 속성이며, 그 값은 영숫자로 구성된 임의의 문자열일 수 있습니다. 전체 컴포넌트의 pin groups은 핀 스왑 구성 대화 상자에서 설정합니다.

듀얼 5입력 포지티브 NOR 게이트 컴포넌트가 포함된 Schematic. 각 하위 파트의 입력 핀은 서로 논리적으로 동등하므로 핀 스왑에 이상적인 조건을 제공합니다.

위 이미지의 Schematic에는 SNJ54S260 컴포넌트의 5입력 NOR 게이트 두 개가 있습니다. NOR 게이트의 특성상 INA0~INA4의 각 Net은 서로 스왑할 수 있습니다. 마찬가지로 INB0~INB4의 각 Net도 서로 스왑할 수 있지만, INAx Net과 INBx Net은 스왑할 수 없습니다.

NOR 게이트의 스왑 제약 조건은 Configure Pin Swapping 대화 상자에서 정의합니다. INAx Net에 스왑 그룹 1을, INBx Net에 스왑 그룹 2를 지정하면 시스템이 컴포넌트의 논리에 부합하는 방식으로만 스왑을 수행하도록 할 수 있습니다. 핀의 핀 그룹 값을 비워 두면 해당 핀은 스왑할 수 없습니다.

파트 그룹 및 시퀀스 ID

컴포넌트는 기능적으로 동등한 여러 하위 파트로 구성되는 경우가 많습니다. 파트 스왑을 사용하면 이러한 동등한 하위 파트의 Net을 스왑할 수 있습니다. 위 이미지의 컴포넌트를 다시 살펴보겠습니다. 두 NOR 게이트는 동일한 기능을 제공하므로 Net(INA0, INA1, INA2, INA3, INA4, OUTA)을 Net(INB0, INB1, INB2, INB3, INB4, OUTB)과 스왑할 수 있습니다.

컴포넌트의 파트 스왑은 part group 및 sequence ID 속성으로 구성합니다. 두 속성 모두 텍스트 속성이며, 아래와 같이 핀 스왑 구성 대화 상자의 Part Swapping 탭에서 액세스할 수 있습니다. 아래 이미지에는 위 이미지의 컴포넌트에 해당하는 part group 및 sequence ID 설정도 표시되어 있습니다. part group은 서로 스왑할 수 있는 하위 파트를 나타냅니다. 두 하위 파트는 서로 스왑할 수 있으므로 아래 이미지에서는 각 하위 파트의 part groups에 동일한 값인 1이 지정되어 있습니다.

sequence ID 속성은 스왑 가능한 하위 파트 간 핀의 등가성을 결정합니다. NOR 게이트 예제에서는 파트 스왑 시 입력 핀이 출력 핀과 서로 바뀌지 않도록 하는 것이 중요합니다. 아래 이미지에서는 OUTA가 OUTB와, INA0이 INB0과, INA1이 INB1과 스왑되는 방식으로 sequence ID이 설정되어 있습니다.

핀 스왑 구성 대화 상자에서 듀얼 5입력 NOR 게이트 컴포넌트의 파트 스왑 그룹을 설정하는 모습.

파트 스왑은 두 하위 파트 사이의 모든 Net을 스왑하는 방식이므로 하위 파트로 설계된 컴포넌트에만 사용할 수 있습니다.

페어 그룹

차동 쌍의 스왑은 해당 차동 쌍의 pair group 값에 따라 제어됩니다. pair group 속성은 핀 스왑 구성 대화 상자의 Differential Pair Swapping 탭에서 액세스할 수 있습니다. Differential Pair Swapping 탭에는 왼쪽 하단의 드롭다운에서 설정할 수 있는 세 가지 모드가 있습니다.

• Show All Pins – 시스템이 모든 컴포넌트 핀을 표시합니다.

• Show Pairs From Directives – 시스템이 Schematic에 배치된 차동 쌍 지시자를 사용하여 표에 차동 쌍을 채웁니다.

  대화 상자에서 Show All Pins 옵션을 선택한 경우, 스왑 가능한 차동 쌍에 속하는 모든 핀을 동일한 페어 그룹에 할당해야 합니다.

핀 스왑 구성 대화 상자에서 페어 스왑 그룹을 설정하는 모습.

Schematic에서 스왑이 수행되는 방식 제어

PCB Editor에서는 컴포넌트 패드와 이에 대응하는 구리의 Net을 교환하여 핀, 페어 및 파트 스왑을 수행합니다. 변경 사항을 Schematic에 병합할 때 핀 스왑은 두 가지 방식으로 처리할 수 있습니다. 컴포넌트 심볼의 핀을 스왑하거나, 핀에 연결된 와이어의 Net 레이블을 스왑할 수 있습니다. 각 방식에는 장단점이 있습니다.

핀을 스왑하는 방식은 Schematic에서 항상 작동하지만, 해당 컴포넌트 심볼 인스턴스가 라이브러리에 정의된 것과 달라질 수 있습니다. 이 경우 라이브러리에서 심볼을 업데이트할 수 없으며, 이 설계에 있는 동일한 컴포넌트의 다른 인스턴스와도 핀 배치가 달라집니다. 따라서 이 방식은 저항 어레이와 같은 단순한 컴포넌트에 적합합니다.

Schematic에서 Net 레이블을 스왑하는 방식은 Net 레이블을 통해 연결이 설정되어 있고 핀끼리 와이어로 직접 연결되어 있지 않은 경우에만 사용할 수 있습니다. 이 방식의 장점은 컴포넌트 심볼이 변경되지 않아 나중에 라이브러리에서 업데이트할 수 있다는 점입니다. 이 방식은 FPGA와 같은 복잡한 컴포넌트에 가장 적합합니다. 이러한 컴포넌트에서는 심볼에서 두 핀의 위치를 물리적으로 옮기면 I/O 뱅크 기반 심볼이 잘못 표시될 수 있습니다.

아래와 같이 프로젝트 옵션 - 옵션 대화 상자의 Allow Pin Swapping Using these Methods 섹션에서 Adding / Removing Net-Labels 또는 Changing Schematic Pins 옵션을 선택하여 스왑 수행 방식을 지정할 수 있습니다.

이 프로젝트 옵션은 Schematic 문서에서 핀 스왑이 업데이트되는 방식을 제어합니다.

PCB에서 핀, 페어 및 파트 스왑 활성화

컴포넌트 수준에서는 해당 PCB 컴포넌트의 스왑 옵션을 Properties 패널에서 설정합니다. 설계 공간에서 컴포넌트를 선택하면 이 패널에 해당 컴포넌트의 속성이 표시됩니다. 옵션은 General 탭의 Swapping Options 영역에서 찾을 수 있습니다.

PCB 컴포넌트의 스왑 옵션은 Configure Swapping Information in Components 대화 상자에서도 정의할 수 있습니다. 이 대화 상자에는 설계(또는 라이브러리)에 사용된 모든 컴포넌트와 현재 스왑 설정이 표시됩니다. PCB Editor에서 액세스하면 보드의 각 컴포넌트에 대해 스왑을 활성화하거나 비활성화하는 Enable in PCB 열이 추가로 표시됩니다.

Configure Swapping Information in Components 대화 상자는 Schematic Editor, Schematic 라이브러리 Editor 및 PCB Editor에서 다음과 같이 액세스할 수 있습니다.

• Schematic Editor/Schematic Library Editor - 기본 메뉴에서 Tools » Configure Pin Swapping 명령을 선택합니다.
• PCB Editor - 기본 메뉴에서 Tools » Pin/Part Swapping » Configure 명령을 선택합니다.

 Configure Swapping Information in Components 대화 상자를 사용하면 여러 컴포넌트의 스왑 설정을 빠르게 정의할 수 있습니다. 이 대화 상자는 강력한 마우스 오른쪽 버튼 메뉴를 제공하므로, 한 컴포넌트의 설정을 다른 컴포넌트로 빠르게 복사하거나 클릭 한 번으로 여러 컴포넌트를 활성화하거나 비활성화할 수 있습니다.

Configure Swapping Information In Components 대화 상자.

핀, 페어 및 파트 스왑 수행

인터랙티브 핀, 페어 및 파트 스왑

인터랙티브 스왑을 사용하면 PCB Editor에서 핀, 차동 페어 또는 서브파트를 한 번에 하나씩 스왑할 수 있습니다. 인터랙티브 스왑 명령은 Tools » Pin/Part Swapping 하위 메뉴에 있습니다(Interactive Pin/Net Swapping, Interactive Differential-Pair Swapping 및 Interactive Part Swapping 명령). 메뉴에서 명령을 선택하면 스왑할 수 있는 요소를 제외한 PCB 설계 공간의 모든 항목이 마스킹되어 흐리게 표시됩니다. Status Bar에 주목하세요. 다음 작업을 안내합니다. 스왑을 수행하는 데 필요한 단계는 상태 표시줄에 표시됩니다.

1. 첫 번째 단계는 강조 표시된 핀 중에서 핀 스왑의 소스가 될 핀을 선택하는 것입니다. 페어 또는 파트 스왑의 경우, 선택한 핀이 속한 차동 페어 또는 서브파트가 이후에 스왑됩니다.

2. 두 번째 단계는 스왑할 타겟 핀을 선택하는 것입니다. 페어 또는 파트 스왑의 경우 이 핀은 차동 페어 또는 서브파트를 대표합니다.

   스왑 가능한 핀이 강조 표시되지 않는 조건은 두 가지입니다. 해당 핀에 이미 라우팅된 연결이 있거나 (전원 플레인 또는 폴리곤 연결 확인), Pin Swapping 옵션이 활성화되어 있지 않은 경우입니다(이 옵션은 Preferences 패널의 인터랙티브 라우팅 모드에서 사용 가능). 

듀얼 5입력 NOR 게이트 컴포넌트의 파트를 인터랙티브 방식으로 스왑하는 단계가 아래 두 이미지에 나와 있습니다. 스왑 가능한 서브파트가 두 개 있으므로, 위 이미지처럼 각 서브파트의 핀 5개 중 어느 것이든 선택할 수 있습니다. 서브파트 U2B에 해당하는 핀 8을 선택합니다. 그러면 시스템이 스왑 가능한 서브파트 U2A의 핀을 강조 표시합니다.

  첫 번째 이미지, 1단계 - 스왑할 핀을 선택합니다. 선택 가능한 핀이 강조 표시됩니다. 두 번째 이미지, 2단계 - 타겟 핀을 선택합니다.

자동 핀/Net 최적화 도구

자동 핀/Net 최적화 도구는 두 단계로 작동하는 도구입니다. PCB Editor 메뉴에서 Tools » Pin/Part Swapping » Automatic Pin/Net Optimizer를 선택하여 자동 최적화를 수행합니다.

자동 핀/Net 최적화 도구는 먼저 교차와 Connection 길이를 최소화하기 위해 빠른 싱글 패스 최적화를 실행하지만, 실제로는 교차 수와 길이가 증가할 수도 있습니다. 이 작업이 완료되면 반복 최적화를 실행할지 묻는 메시지가 표시됩니다. 반복 최적화 도구는 교차 수와 Connection 길이를 줄이기 위해 여러 차례 최적화를 수행합니다.

변경 사항을 Schematic으로 전달

핀 스와핑 구성 대화 상자에서 swap groups을 구성하면, 명령 실행 당시 어떤 Editor가 활성화되어 있었는지와 관계없이 편집 내용이 Schematic 컴포넌트에 즉시 적용됩니다. 그러나 PCB Editor에서 핀, Differential Pair 또는 서브파트 스왑을 수행하여 발생한 설계 변경 사항은 표준 Design Update 프로세스를 통해 Schematic으로 전달됩니다.

PCB의 변경 사항을 Schematic으로 전달

핀, 페어 및 파트 스왑은 다른 설계 변경 사항과 동일한 방식으로, 메뉴에서 Design » Update을 선택하여 Schematic으로 전달합니다. Project Options - Options dialog에서 핀 스와핑 허용 옵션을 어떻게 구성했는지에 따라 핀 스왑은 다음과 같이 수행됩니다.

• 핀 이름 변경 - 이 변경으로 심볼의 핀이 이동합니다. 핀이 실제로 심볼에서 이동하는 것은 아니지만, 시각적으로는 두 핀이 이동하거나 서로 위치를 바꾼 것처럼 표시됩니다.
• 핀을 다른 Net으로 이동 - 이 변경으로 연결된 와이어의 Net 라벨이 서로 바뀝니다.
• 서브파트 ID 변경 - 파트 스왑을 수행할 때 서브파트 인덱스가 변경됩니다.

첫 번째 이미지는 핀을 서로 바꾸는 방식으로 Schematic에 반영된 핀 스왑을 보여줍니다. 두 번째 이미지는 Net 라벨을 이동하는 방식으로 반영된 스왑을 보여줍니다.

Schematic에 스왑된 핀이나 파트가 표시되지 않으면 End 키를 눌러 화면을 새로 고칩니다.

FPGA 설계에서 새로운 핀/파트 스왑 시스템 활용

지능형 핀, 페어 및 파트 스와핑이 제공하는 명백한 이점 외에도, 부분적으로 라우팅된 서브 Net을 스왑하는 기능은 대용량 FPGA 작업에 적합한 새로운 차원의 스와핑을 제공합니다. 동적 Net 재할당을 통해 핀/Net 할당을 점진적으로 개선하는 다단계 설계 프로세스를 사용할 수 있습니다.

초기 I/O 할당

이 단계에서는 Schematic 수준에서 가장 간편한 방식으로 FPGA 및 기타 디바이스 핀의 Net 할당을 설정합니다. 일반적으로 FPGA의 핀에 버스 번호 순서대로 Net 라벨을 추가하기만 하면 됩니다. Schematic Editor의 스마트 Paste 기능은 이 작업에 적합합니다.

초기 Connection 최적화

설계를 PCB 레이아웃으로 전달할 수 있으며, Schematic 수준에서 임의로 할당했기 때문에 Connection 교차가 많이 발생합니다. 핀과 Net 정보를 사용하여 Net을 동적으로 재할당하고 라우팅 용이성을 개선하는 Tools » Pin/Part Swapping » Automatic Net/Pin Optimizer 명령을 실행하면 교차 수를 빠르게 크게 줄일 수 있습니다. 예를 들어, 시스템은 PCB 문서의 여러 레이어에 걸쳐 이스케이프 라우팅된 여러 BGA 디바이스를 다시 연결할 수 있습니다. 이 단계의 주된 목적은 PCB 수준에서 Connection을 시각적으로 더 쉽게 관리할 수 있도록 하는 것이므로, 결과가 아직 완벽할 필요는 없습니다.

명령을 실행하면 자동 핀/Net 최적화 도구가 실행됩니다. 이 도구는 두 단계로 작동하며, 먼저 교차와 Connection 길이를 최소화하기 위해 빠른 싱글 패스 최적화를 실행하지만, 실제로는 교차 수와 길이가 증가할 수도 있습니다. 이 작업이 완료되면 반복 최적화를 실행할지 묻는 메시지가 표시됩니다. 반복 최적화 도구는 교차 수와 Connection 길이를 줄이기 위해 여러 차례 최적화를 수행합니다. 최적화 도구 실행이 완료되면 최적화 결과가 표시됩니다.

이스케이프 라우팅

이제 PCB의 대형 디바이스에 팬아웃 및 이스케이프 라우팅을 수행할 수 있습니다(컴포넌트를 마우스 오른쪽 버튼으로 클릭하여 팬아웃/이스케이프 라우팅을 선택적으로 수행). 이 작업으로 이전에 최적화된 할당 상태가 나빠질 수 있지만, 이 시점에서는 문제가 되지 않습니다.

이스케이프 라우팅 후 Connection 최적화

자동 최적화 도구를 다시 실행합니다. 이번에는 미리 라우팅된 팬아웃/이스케이프 라우팅 구간을 활용합니다.

수동 라우팅

이제 이스케이프 라우팅의 끝점을 라우팅할 '대상'으로 사용할 수 있습니다. 실제 Connection 선은 무시하고, Net의 반대쪽 끝에서 동일한 Net에 속한 경로가 아니라 PCB에서 공간적으로 그리고 레이어 기준으로 가장 가까운 이스케이프 I/O 경로를 향해 라우팅할 수 있습니다. 따라서 Connection은 서로 맞아떨어지지 않습니다. 대신 FPGA I/O 핀에서 나온 이스케이프 라우팅과 PCB의 다른 부분에서 이어진 라우팅 사이에 일련의 작은 간격이 남게 됩니다. 아래 이미지는 이에 대한 간단한 예를 보여줍니다.

최종 최적화

자동 최적화 도구를 다시 실행하면 라우팅된 서브 Net이 가능한 한 가장 가까운 이스케이프 I/O 핀에 할당됩니다. 그러면 마무리해야 할 매우 짧은 Connection들만 남게 됩니다. 자동 최적화 도구에는 이 상황에서 좋은 결과를 얻기 위한 특수 루틴이 있습니다. 이제 이러한 Connection을 대화형 또는 자동으로 라우팅할 수 있습니다.

수동 핀 스왑

대화형 스왑 도구를 사용하여 필요한 특정 핀 스왑 변경을 수행합니다.

변경 사항을 Schematic으로 전달

이러한 핀 할당을 Schematic으로 전달할 준비가 되면, Schematic 심볼의 핀 변경을 비활성화하는 것이 좋습니다. FPGA는 흔히 각 핀 뱅크가 별도의 Schematic 파트로 구성된 멀티파트 컴포넌트로 표현되기 때문입니다. 핀을 한 파트에서 다른 파트로 이동하면 뱅크 심볼에 해당 뱅크에 속하지 않는 핀이 포함되므로, 이러한 심볼은 논리적으로 올바르지 않게 됩니다. 이 경우에는 Net 라벨을 변경하여 핀 스왑을 수행하는 것이 올바른 방법입니다.

필요한 만큼 반복

이 프로세스는 설계 과정 중 언제든지 필요한 만큼 반복하여 실행할 수 있습니다.