Praca z mapowaniem pinów FPGA

Okno dialogowe Pin Mapper w Altium Designer umożliwia utworzenie łącza pomiędzy zewnętrznym plikiem pinów (np. wyeksportowanym z narzędzi FPGA lub mikrokontrolera (MC)) a komponentem schematowym, a następnie porównanie sygnałów pinów pomiędzy tymi dwoma domenami (FPGA i PCB).

W wyniku tego porównania pinów wszelkie zmiany lub aktualizacje w zewnętrznym pliku pinów mogą zostać przeniesione na schemat, albo dane pinów ze schematu mogą zostać przekazane z powrotem do pliku pinów. Głównym celem użycia Pin Mapper jest pozyskanie dodatkowych informacji o pinach komponentu z narzędzi zewnętrznych (szczególnie FPGA i MC), aby dane te mogły zostać użyte do Pin Swapping w oknie dialogowym Configure Pin Swapping. Eliminuje to konieczność ręcznego przenoszenia danych pinów pomiędzy tymi dwiema domenami.

Obecnie funkcja Pin Mapping w Altium Designer bezpośrednio obsługuje dwóch dostawców FPGA – Altera i Xilinx. W przyszłości planowane jest rozszerzenie tej listy dostawców.  Obsługiwany jest również własny format pliku Altium Pin Info, który może służyć jako opis pinów FPGA/MC dla dowolnych narzędzi FPGA firm trzecich lub dla innych typów komponentów.

Przebieg procesu

1. Źródłowy plik danych pinów z narzędzi FPGA

   1. Dla Altera Quartus^® II v13.1:

      1. Otwórz zaimplementowany projekt w Quartus.

      2. Wybierz Assignments » Pin Planner.

      3. Wybierz File » Export i zapisz plik csv do użycia w Altium Designer.

   2. Dla Xilinx Vivado^® 2017.4:

      1. Otwórz zaimplementowany projekt w Vivado.
      2. Wybierz File » Export » Export I/O Ports.
      3. W oknie dialogowym Export I/O Ports określ csv jako typ portu I/O do wygenerowania, a następnie kliknij OK.

2. Uzyskaj dostęp do danych FPGA/MC z zewnętrznego pliku pinów w Altium Designer:

   1. Kliknij prawym przyciskiem myszy część komponentu na schemacie i wybierz Pin Mapping z menu kontekstowego, co otworzy okno dialogowe Pin Mapper.

      

3. Okno dialogowe Pin Mapper zawiera następujące części (patrz etykiety na obrazie):

   1. Pokazuje nazwę pliku i ścieżkę źródłowego pliku pinów FPGA/MC. Łącze jest ustanawiane poprzez przeglądarkę plików ().

   2. Tabela Pin Table, w której można znaleźć zmiany przypisań pinów w źródle i zastosować je do komponentu schematowego lub w drugą stronę.  Użyj strzałki po prawej stronie nazwy nagłówka każdej kolumny, aby sortować kolumnę rosnąco/malejąco. Kliknij ikonę filtra w nagłówku kolumny, aby uzyskać dostęp do listy rozwijanej służącej do filtrowania zawartości kolumny.

   3. Podgląd Footprint, w którym wybrane piny są podświetlane, a piny mogą być wyświetlane grupami przy użyciu listy rozwijanej Preview mode .  Dostępne opcje to None, Bank Number, IO Pins oraz Diff Pair Pins. 

   4. Filtr Component Part Selection, który filtruje tabelę według części. Wskazuje również, czy dana część jest umieszczona na schemacie oraz czy każda część jest zsynchronizowana tak, aby odpowiadać danym z pliku zewnętrznego (szczegóły poniżej).
      

4. Wybierz zewnętrzny plik pinów w oknie dialogowym Pin Mapper. Kliknij przycisk , aby przejść do pliku i wybrać plik pinów z dysku lokalnego. Można wybrać wyłącznie tymczasowe pliki pinów Xilinx lub Altera (*.csv).

5. W zależności od poprzedniej akcji okno dialogowe Pin Mapper zaproponuje opcje rozwiązania dla każdego pinu:

   1. (Synced) – nazwy sieci pinów są zsynchronizowane, nie są wymagane żadne zmiany.

   2. (Update Pin File) – przenieś nazwę sieci ze schematu do zewnętrznego pliku pinów FPGA (który zostanie zaktualizowany).  Nazwy sieci ze schematu zostaną skopiowane do nazw sygnałów w pliku pinów FPGA; źródłowy csv plik pinów zostanie nadpisany.

   3. (Update Schematic) – zmień nazwę sieci na schemacie tak, aby odpowiadała nazwie sygnału w zewnętrznym pliku pinów FPGA (schemat zostanie zaktualizowany).  Etykiety sieci na schemacie zmienią się tak, aby odpowiadały źródłowym nazwom sygnałów FPGA.

   4. (Ignore) – odrzuć zmiany, nie zostaną wykonane żadne aktualizacje.

   5. (Warning) – występuje niekrytyczna różnica w dopasowaniu nazw pinów pomiędzy schematem a zewnętrznym plikiem (FPGA). W razie potrzeby wybierz opcję aktualizacji (lub Ignore) z menu rozwijanego.

   6.  (Fatal Error) – występuje krytyczna różnica w dopasowaniu nazw pinów pomiędzy schematem a zewnętrznym plikiem (FPGA). Zwróć uwagę, że ten Fatal Error musi zostać rozwiązany przed wykonaniem jakichkolwiek aktualizacji. 

6. Wybierz odpowiednią akcję z rozwijanego menu ikon dla każdego wpisu (wiersza) w tabeli i wybierz Apply.

   1. Po wybraniu akcji nazwy sieci ze schematu zostaną skopiowane do nazw sygnałów w pliku pinów FPGA – źródłowy plik pinów csv zostanie nadpisany.

   2. Po wybraniu akcji etykiety sieci na schemacie zmienią się tak, aby odpowiadały źródłowym nazwom sygnałów FPGA.

Zwróć uwagę, że menu po kliknięciu prawym przyciskiem myszy dla wpisu w tabeli oferuje szereg opcji zbiorczego wyboru dla aktualizacji nazw pinów.

Dodatkowe możliwości

• Part Selection w oknie dialogowym umożliwia filtrowanie pinów wymienionych w tabeli mapowania według wybranej części (Part). Możesz także sprawdzić części, które nie są umieszczone na schemacie, oraz części, które nie są zsynchronizowane z zewnętrznym plikiem FPGA (czerwony wskaźnik).
  
• Jeśli z plikiem zewnętrznym powiązanych jest wiele części komponentu, okno dialogowe Pin Mapper umożliwia przełączanie pomiędzy opcjami dla tego typu komponentu.
  
• Tabele siatki zawierają następujące polecenia w menu po kliknięciu prawym przyciskiem myszy:
  • Update All pins in Schematic - wybierz aktualizację wszystkich nazw pinów na schemacie.
  • Update All pins in Pin File -  wybierz aktualizację wszystkich nazw pinów w pliku pinów.
  • Ignore for All pins - wybierz ignorowanie dla wszystkich pinów.
  • Update Selected pins in Schematic - wybierz aktualizację nazw wybranych pinów na schemacie.
  • Update Selected pins in Pin File - wybierz aktualizację nazw wybranych pinów w pliku pinów.
  • Ignore for Selected pins - wybierz ignorowanie dla wybranych pinów.
  • Default for All pins - wybierz użycie ustawienia domyślnego dla wszystkich pinów.
  • Default for Selected pins - wybierz użycie ustawienia domyślnego dla wybranych pinów.
• Jeśli istnieją piny, którym przypisano różne nazwy sieci po stronie schematu i FPGA, można to sprawdzić w ERC, gdzie będą one wyświetlane jako naruszenie w panelu Messages (jeszcze niezaimplementowane).
• Jeśli chcesz rozpocząć przepływ pracy od pliku pinów FPGA po stronie schematu, można wygenerować plik Altium Pin Report – wybierz przycisk Export w oknie dialogowym Pin Mapper.
• Obecnie można kopiować tylko ogólne parametry pinów, jednak planowane jest wsparcie dla bardziej zaawansowanych danych, takich jak grupa zamiany (Swap group) itp. Na ten moment zamiana (Swapping) musi być definiowana ręcznie poprzez importowanie zmian z danych pliku pinów FPGA.
• Ponieważ zewnętrzny plik pinów jest powiązany z komponentem, tworzony jest nowy model komponentu (Pin Info) i wyświetlany na liście Models w panelu Component Properties. W przyszłości zapewni to łatwy sposób dodawania danych pinów FPGA do komponentu bibliotecznego. Sekcja Models panelu umożliwia również usunięcie lub modyfikację Pin Info.

• Gdy komponent ma model Pin Info, w oknie dialogowym Configure Pin Swapping będą dostępne dodatkowe parametry i opcje pinów dla tego komponentu.

  

  Zwróć uwagę, że gdy komponent ma przypisany model Pin Info, kolumna Pin Group (w sekcji Swap Data) w oknie dialogowym Configure Pin Swapping staje się tylko do odczytu, aby zapobiec rozjechaniu się danych względem Pin Mapping. Aby tego uniknąć, usuń model Pin Info z właściwości części lub usuń łącze do zewnętrznego pliku informacji o pinach (*.csv) w oknie dialogowym Pin Mapper.