Praca z mapowaniem pinów FPGA

Okno dialogowe Pin Mapper w Altium Designer umożliwia utworzenie powiązania między zewnętrznym plikiem wyprowadzeń (na przykład wyeksportowanym z narzędzi do projektowania układów FPGA lub mikrokontrolerów (MC)) a komponentem na schemacie, a następnie porównanie sygnałów wyprowadzeń w obu środowiskach (FPGA i PCB).

W wyniku tego porównania wszelkie zmiany lub aktualizacje w zewnętrznym pliku wyprowadzeń można przenieść na schemat, a dane wyprowadzeń ze schematu można przekazać z powrotem do pliku wyprowadzeń. Głównym celem korzystania z narzędzia Pin Mapper jest uzyskanie dodatkowych informacji o wyprowadzeniach komponentów z narzędzi zewnętrznych (zwłaszcza FPGA i MC), tak aby można było wykorzystać te dane do zamiany wyprowadzeń w oknie dialogowym Konfiguracja zamiany wyprowadzeń. Eliminuje to konieczność ręcznego przenoszenia danych wyprowadzeń między oboma środowiskami.

Obecnie funkcja mapowania wyprowadzeń w Altium Designer bezpośrednio obsługuje dwóch producentów układów FPGA — Altera i Xilinx. W przyszłości planowane jest rozszerzenie tej listy.  Obsługiwany jest również własny format plików Altium Pin Info, który może służyć jako opis wyprowadzeń FPGA/MC dla dowolnych narzędzi FPGA innych firm lub dla innych typów komponentów.

Przebieg procesu

1. Źródłowy plik danych wyprowadzeń z narzędzi FPGA

   1. Dla Altera Quartus^® II v13.1:

      1. Otwórz zaimplementowany projekt w Quartus.

      2. Wybierz Assignments » Pin Planner.

      3. Wybierz File » Export i zapisz plik csv do wykorzystania w Altium Designer.

   2. Dla Xilinx Vivado^® 2017.4:

      1. Otwórz zaimplementowany projekt w Vivado.
      2. Wybierz File » Export » Export I/O Ports.
      3. W oknie dialogowym Export I/O Ports wskaż csv jako typ portu I/O do wygenerowania i kliknij OK.

2. Uzyskaj dostęp do danych FPGA/MC z zewnętrznego pliku wyprowadzeń w Altium Designer:

   1. Kliknij prawym przyciskiem myszy część komponentu na schemacie i wybierz Pin Mapping z menu kontekstowego, aby otworzyć okno dialogowe Pin Mapper.

      

3. Okno dialogowe Pin Mapper zawiera następujące elementy (patrz oznaczenia na ilustracji):

   1. Nazwa i ścieżka źródłowego pliku wyprowadzeń FPGA/MC. Powiązanie jest tworzone za pomocą przeglądarki plików ().

   2. Tabela wyprowadzeń, w której można znaleźć zmiany przypisań wyprowadzeń w pliku źródłowym i zastosować je do komponentu na schemacie lub w przeciwnym kierunku. Użyj strzałki po prawej stronie nazwy nagłówka każdej kolumny, aby posortować kolumnę rosnąco lub malejąco. Kliknij ikonę filtra w nagłówku kolumny, aby otworzyć menu rozwijane umożliwiające filtrowanie jej zawartości.

   3. Podgląd obudowy, w którym zaznaczone wyprowadzenia są podświetlane, a wyprowadzenia można wyświetlać grupami za pomocą listy rozwijanej Preview mode. Dostępne opcje to None, Bank Number, IO Pins i Diff Pair Pins. 

   4. Element Part Selection komponentu, który filtruje tabelę według części. Wskazuje również, czy dana część jest umieszczona na schemacie oraz czy każda część jest zsynchronizowana z danymi pliku zewnętrznego (szczegóły poniżej).
      

4. Wybierz zewnętrzny plik wyprowadzeń w oknie dialogowym Pin Mapper. Kliknij przycisk , aby odszukać i wybrać plik wyprowadzeń na dysku lokalnym. Można wybierać wyłącznie tymczasowe pliki wyprowadzeń Xilinx lub Altera (*.csv).

5. W zależności od poprzedniej czynności okno dialogowe Pin Mapper zaproponuje opcje rozwiązania dla każdego wyprowadzenia:

   1. (Zsynchronizowano) — nazwy sieci wyprowadzeń są zsynchronizowane; żadne zmiany nie są wymagane.

   2. (Aktualizuj plik wyprowadzeń) — przenieś nazwę sieci ze schematu do zewnętrznego pliku wyprowadzeń FPGA (który zostanie zaktualizowany). Nazwy sieci ze schematu zostaną skopiowane do nazw sygnałów w pliku wyprowadzeń FPGA; źródłowy plik wyprowadzeń csv zostanie nadpisany.

   3. (Aktualizuj schemat) — zmień nazwę sieci na schemacie, aby odpowiadała nazwie sygnału w zewnętrznym pliku wyprowadzeń FPGA (schemat zostanie zaktualizowany). Etykiety sieci na schemacie zostaną zmienione tak, aby odpowiadały źródłowym nazwom sygnałów FPGA.

   4. (Ignoruj) — odrzuć zmiany; żadne aktualizacje nie zostaną wykonane.

   5. (Ostrzeżenie) — występuje niekrytyczna rozbieżność w dopasowaniu nazw wyprowadzeń między schematem a plikiem zewnętrznym (FPGA). W razie potrzeby wybierz opcję aktualizacji (lub Ignoruj) z menu rozwijanego.

   6.  (Błąd krytyczny) — występuje krytyczna rozbieżność w dopasowaniu nazw wyprowadzeń między schematem a plikiem zewnętrznym (FPGA). Ten błąd krytyczny należy usunąć przed wykonaniem jakichkolwiek aktualizacji. 

6. Wybierz odpowiednią czynność z menu rozwijanego ikony dla każdej pozycji (wiersza) w tabeli, a następnie wybierz Apply.

   1. Po wybraniu czynności nazwy sieci ze schematu zostaną skopiowane do nazw sygnałów w pliku wyprowadzeń FPGA — źródłowy plik wyprowadzeń csv zostanie nadpisany.

   2. Po wybraniu czynności etykiety sieci na schemacie zostaną zmienione tak, aby odpowiadały źródłowym nazwom sygnałów FPGA.

Menu dostępne po kliknięciu pozycji tabeli prawym przyciskiem myszy oferuje szereg opcji zbiorczego wyboru aktualizacji nazw wyprowadzeń.

Dodatkowe możliwości

• Element Part Selection w oknie dialogowym umożliwia filtrowanie wyprowadzeń wymienionych w tabeli mapowania według wybranej części. Można również sprawdzić, które części nie są umieszczone na schemacie i które nie są zsynchronizowane z zewnętrznym plikiem FPGA (czerwony wskaźnik).
  
• Jeśli z plikiem zewnętrznym powiązanych jest wiele części komponentu, okno dialogowe Pin Mapper umożliwia przełączanie między opcjami dla tego rodzaju komponentu.
  
• Tabele zawierają następujące polecenia w menu dostępnym po kliknięciu prawym przyciskiem myszy:
  • Update All pins in Schematic — aktualizuj wszystkie nazwy wyprowadzeń na schemacie.
  • Update All pins in Pin File —  aktualizuj wszystkie nazwy wyprowadzeń w pliku wyprowadzeń.
  • Ignore for All pins — ignoruj wszystkie wyprowadzenia.
  • Update Selected pins in Schematic — aktualizuj wybrane nazwy wyprowadzeń na schemacie.
  • Update Selected pins in Pin File — aktualizuj wybrane nazwy wyprowadzeń w pliku wyprowadzeń.
  • Ignore for Selected pins — ignoruj wybrane wyprowadzenia.
  • Default for All pins — użyj ustawienia domyślnego dla wszystkich wyprowadzeń.
  • Default for Selected pins — użyj ustawienia domyślnego dla wybranych wyprowadzeń.
• Jeśli istnieją wyprowadzenia, do których przypisano różne nazwy sieci po stronie schematu i FPGA, można to sprawdzić podczas kontroli reguł elektrycznych (ERC), gdzie są one wyświetlane jako naruszenia w panelu Messages (jeszcze nie zaimplementowano).
• Jeśli chcesz rozpocząć pracę z plikiem wyprowadzeń FPGA od strony schematu, możesz wygenerować plik Altium Pin Report — wybierz przycisk Export w oknie dialogowym Pin Mapper.
• Obecnie można kopiować tylko ogólne parametry wyprowadzeń, jednak planowana jest obsługa bardziej zaawansowanych danych, takich jak grupa zamiany itp. Na razie zamianę należy definiować ręcznie, importując zmiany z danych pliku wyprowadzeń FPGA.
• Ponieważ zewnętrzny plik z informacjami o wyprowadzeniach jest powiązany z komponentem, tworzony jest nowy model komponentu (Pin Info), który pojawia się na liście Models w panelu Component Properties. W przyszłości umożliwi to łatwe dodawanie danych o wyprowadzeniach FPGA do komponentu bibliotecznego. Sekcja Models tego panelu umożliwia również usunięcie lub modyfikację modelu Pin Info.

• Gdy komponent ma model Pin Info, w oknie dialogowym Configure Pin Swapping dostępne są dla niego dodatkowe parametry i opcje wyprowadzeń.

  

  Pamiętaj, że gdy do komponentu przypisany jest model Pin Info, kolumna Pin Group (w sekcji Swap Data) w oknie dialogowym Configure Pin Swapping staje się dostępna tylko do odczytu, aby zapobiec utracie synchronizacji danych z mapowaniem wyprowadzeń. Aby znieść to ograniczenie, usuń model Pin Info z właściwości komponentu lub usuń powiązanie z zewnętrznym plikiem informacji o wyprowadzeniach (*.csv) w oknie dialogowym Pin Mapper.