ボードデザインを検証する方法

概略

Altium Designerでデザインルールチェックを設定・実行し、違反レポートを確認して、基板上で検出された問題を調査することで、PCB設計を検証する方法を学びます。このチュートリアルでは、ルールの適用範囲と製造上のトレードオフに着目しながら、クリアランス違反と最小ソルダーマスクスリバー違反を解消する手順を説明します。基板のチェックと、適切な判断に基づく設計調整に自信を持って取り組めるよう、読み進めてください。

- バッチDRCを設定し、そのレポートとMessagesパネルを使用して違反箇所を特定・評価します。
- チュートリアルで使用するトランジスタのパッド間隔に対応するよう、クリアランス制約を調整します。
- ソルダーマスクに関するトレードオフを検討し、トランジスタのパッドを対象としたソルダーマスク拡張ルールの作成に着手します。
AIでさらに深掘り:

PCBエディターは、ルールに基づく設計環境です。さまざまな種類の設計制約を定義し、チェックすることで、基板の整合性を確保できます。オンラインDRC機能は、作業中に有効なルールを監視し、検出された設計違反を即座にハイライト表示します。また、バッチDRCを実行して、設計がルールに準拠しているかをチェックし、有効なルールと検出された違反の詳細を記載したレポートを生成することもできます。

このチュートリアルでは、これまでに電気的クリアランス、配線幅、配線ビアスタイルなどの設計制約を確認し、設定しました。これらに加え、新しい基板の作成時に自動的に定義される設計ルールがいくつかあります。

デザインルールチェック(DRC)の設定と実行

Main page: DRCの設定と実行

デザインルールチェック(DRC)を実行すると、設計内の違反がチェックされます。オンラインDRCとバッチDRCは、どちらもメインメニューからTools » Design Rule Checkコマンドを選択して開くDesign Rule Checkerダイアログで設定します。

ダイアログの下部にあるボタンをクリックすると、デザインルールチェックが実行されます。DRCが実行されると、Messagesパネルが開き、検出されたすべての違反が一覧表示されます。ダイアログでCreate Report Fileオプションが有効になっている場合は、別のドキュメントタブにDesign Rule Verification Reportが開きます。レポートには、チェックが有効になっているルール、検出された違反の数、および各違反の詳細が記載されます。

  1. メインメニューからTools » Design Rule Checkコマンドを選択し、Design Rule Checkerダイアログを開きます。

  2. ダイアログのReport Optionsページで、Create Report Fileオプションが有効になっていることを確認します。

  3. ダイアログのRules to Checkページで、グリッド領域を右クリックし、Batch DRC - Used On項目を選択します。

  4. テストポイントルールのバッチDRCを無効にします。これを行うには、ツリーでTestpointセクションを選択し、このカテゴリにある4種類のルールのBatchチェックボックスをオフにします。

  5. ダイアログの下部にあるボタンをクリックして、DRCを実行します。Design Rule Checkerダイアログが閉じ、レポートが開きます。レポートには、少なくとも次の違反が含まれます。

    • Minimum Solder Mask Sliver違反が4件 – ソルダーマスクの帯状部分の最小幅が、許容値を下回っています。

    • Clearance Constraint違反が4件 – 信号層上のオブジェクト間で測定された電気的クリアランスが、指定された最小値を下回っています。

    レポートの上部には、チェックが有効になっているルールと、検出された違反の数が記載されます。ルールをクリックすると、該当する違反に移動して確認できます。
    レポートの上部には、チェックが有効になっているルールと、検出された違反の数が記載されます。ルールをクリックすると、該当する違反に移動して確認できます。

    レポートの下部には、違反している各ルールと、その違反の原因となっているオブジェクトの一覧が表示されます。違反項目をクリックすると、PCB上の該当オブジェクトに移動します。
    レポートの下部には、違反している各ルールと、その違反の原因となっているオブジェクトの一覧が表示されます。違反項目をクリックすると、PCB上の該当オブジェクトに移動します。

    検出された違反は、開いたMessagesパネルにも一覧表示されます。 

違反の特定と解消

Main page: 設計違反の調査と解消

設計者は、PCB上で違反の位置を特定し、その状態と制約からの逸脱量を確認したうえで、違反を解消するための最適な方法を検討する必要があります。

クリアランス違反の解消

このチュートリアルの設計には、トランジスタのフットプリントのパッド間に、クリアランス制約の違反が4件あります。これらの違反を解消するには、次の2つの方法があります。

  • トランジスタのフットプリントのパッドサイズを小さくして、パッド間のクリアランスを広げる。

  • トランジスタのフットプリントのパッド間で、より小さいクリアランスを許容するように制約を設定する。

0.25 mmのクリアランスには十分な余裕があり、実際のクリアランス(0.22 mm)もこの値にかなり近いため、この場合は、より小さいクリアランスを許容するようにルールを設定するのが適切です。この方法を採用できるのは、スルーホールパッドを持つ他の部品がコネクタのみで、そのパッド間隔が1 mmあるためです。そうでない場合は、ソルダーマスク拡張ルールで行ったように、トランジスタのパッドのみを対象とする2つ目のクリアランス制約を追加するのが最適です。

  1. デザインスペースの上部にあるPCBドキュメントのタブをクリックして、アクティブなドキュメントにします。

  2. メインメニューからDesign » Constraint Managerコマンドを選択し、Constraint Managerを開きます。

  3. Constraint ManagerのClearancesビューで、クリアランスマトリクスのAll Nets / All Netsセル内をクリックします。

  4. 下部のグリッド領域で、TH Pad – to – TH Padの値を0.22 mmに変更します。これを行うには、セルをクリックし、0.22と入力して、Enterを押します。

     
  5. Constraint Managerで変更を保存します(File » Save to PCB)。

Minimum Solder Mask Sliver違反の解消

ソルダーマスクは、基板の外表面に塗布されるラッカー状の薄い層で、銅を保護し、絶縁する役割があります。部品やワイヤーを銅にはんだ付けするために、マスクには開口部が設けられます。PCBエディターのソルダーマスク層にオブジェクトとして表示されるのは、これらの開口部です(ソルダーマスク層はネガで定義されるため、表示されているオブジェクトが実際のソルダーマスクでは穴になる点に注意してください)。

製造時には、さまざまな方法でソルダーマスクが塗布されます。最も低コストな方法は、マスクを介して基板表面にシルクスクリーン印刷する方法です。層の位置ずれを許容できるように、マスクの開口部は通常、パッドよりも大きくします。デフォルトの設計ルールで使用されている4 mil(約0.1 mm)の拡張値は、これを反映したものです。

ソルダーマスクの形成には、層の位置合わせ精度が高く、より正確に形状を形成できる手法もあります。これらの手法を使用する場合、ソルダーマスク拡張量を小さくしたり、ゼロにしたりすることができます。マスク開口部を小さくすると、ソルダーマスクのスリバーや、シルクとソルダーマスク間のクリアランス違反が発生する可能性を低減できます。

ソルダーマスクのスリバー違反。紫色の部分は、各パッドの周囲のソルダーマスク拡張量を示しています。
ソルダーマスクのスリバー違反。紫色の部分は、各パッドの周囲のソルダーマスク拡張量を示しています。

ソルダーマスクの最小スリバー幅違反の詳細を確認するには、ソルダーマスクの表示を有効にする必要があります。View Configuration パネルでレイヤーの表示を設定してください。

このようなソルダーマスクの問題による違反を解決するには、完成基板の製造に使用する工法を考慮する必要があります。

たとえば、高付加価値製品向けの複雑な多層基板であれば、高品質のソルダーマスク技術が採用される可能性が高く、ソルダーマスク拡張量を小さくしたり、ゼロにしたりすることができます。一方、このチュートリアルの基板のようなシンプルな両面基板は、低コストの製品として製造される可能性が高く、低コストのソルダーマスク技術を使用する必要があります。そのため、基板全体のソルダーマスク拡張量を小さくしてスリバー違反を解消するのは、適切な解決策ではありません。

PCB設計の多くの側面と同様に、影響を最小限に抑えられるよう、対象を絞って慎重にトレードオフを検討することが解決につながります。

この違反を解消するには、次の方法があります。

  • ソルダーマスク開口部を大きくして、トランジスタのパッド間のマスクを完全に除去する。

  • 許容される最小スリバー幅を小さくする。

  • マスク開口部を小さくして、スリバーを許容可能な幅まで広げる。

これは、部品に関する知識と、使用予定の製造・実装技術を踏まえて行う設計上の判断です。マスク開口部を広げてトランジスタのパッド間のマスクスリバーを完全に除去すると、パッド間ではんだブリッジが発生する可能性が高くなります。一方、マスク開口部を小さくするとスリバーが残り、その状態が許容できるかどうかを判断する必要があるほか、マスクとパッドの位置合わせに問題が生じる可能性もあります。

このチュートリアルでは、2番目と3番目の方法を組み合わせます。最小スリバー幅をこの基板で使用している設定に適した値まで小さくし、さらにトランジスタのパッドに限ってマスク拡張量を小さくします。

  1. 最初に、許容されるスリバー幅を小さくします。Constraint Managerの上部にある対応するボタンをクリックして、Constraint Managerの All Rules ビューを開きます。

  2. 左側のツリーで、Manufacturing カテゴリ内の Solder Mask Sliver ルールタイプを見つけて選択し、メインのグリッド領域で MinimumSolderMaskSliver という名前の既存のルールを選択します。

  3. このような設計では、パッド間隔と同じ0.22 mm(約8.7 mil)の値が許容されます。ルールの制約領域で、Minimum Solder Mask Sliver の値を 0.22 に変更します。

  4. 次に、トランジスタのみを対象として、マスク拡張量をゼロにするマスク拡張ルールを追加します。これにより、ソルダーマスクの開口部がパッドと同じサイズになり、パッド間のソルダーマスクスリバーの幅が、パッド間の距離(0.22 mm)と等しくなります。左側のツリーの Mask カテゴリにある Solder Mask Expansion ルールタイプをクリックして、このタイプの既存のルールを表示します。拡張量が0.1016 mm(4 mil)に指定された、SolderMaskExpansion という名前のルールが1つあるはずです。

    違反が発生しているのはトランジスタのパッドのみなので、この値は編集しません。代わりに、新しいルールを作成します。

  5. 新しいSolder Mask Expansionルールを追加するには、メインのグリッド領域の空白部分を右クリックし、コンテキストメニューから Add Custom Rule を選択します。SolderMaskExpansion_1 という名前の新しいルールが作成されます。

  6. メインのグリッド領域で新しいルールの名前をダブルクリックし、SolderMaskExpansion_Transistor と入力して名前を変更します。

  7. ルールをクリックすると、Constraint Managerの下部にその設定が表示されます。

  8. 新しいルールの適用範囲を定義します。適用範囲のクエリは、Query Builder機能を使用して作成できます。Object Match フィールドの横にある ボタンをクリックし、Open Query Builder コマンドを選択します。開いた Building Query from Board ダイアログで、Condition Type / Operator 列のドロップダウンから Associated with Footprint を選択し、続いて Condition Value 列のドロップダウンから ONSC-TO-92-3-29-11 を選択します。ダイアログで OK をクリックすると、Object Match フィールドにクエリ HasFootprint('ONSC-TO-92-3-29-11') が表示されます。

    Javascript ID: Tutorial_CM_SolderMaskExpansion_New_Query_AD25_2
  9. Expansion top と Expansion bottom の値を 0 に設定します。

  10. Constraint Managerで変更を保存します(File » Save to PCB)。

  11. 設計スペースの上部にあるConstraint Managerのタブを右クリックし、コンテキストメニューから Close Multivibrator.PcbDoc [Constraints] コマンドを選択して、Constraint Managerを閉じます。

  12. Projects パネル内のPCBドキュメントのエントリを右クリックし、コンテキストメニューから Save を選択して、PCBドキュメントをローカルに保存します。

違反の解消後にデザインルールチェックを実行する

ここでDRCを再実行し、すべての違反が解消されていることを確認します。

出力を生成する前に、Design Rule Verification Reportに違反がないことを必ず確認してください。

  1. Design Rule Checker ダイアログ(Tools » Design Rule Check)を開き、Report Options ページで Create Report File オプションが有効になっていることを確認します。

  2. ボタンをクリックします。

  3. 新しいレポートが生成され、別のドキュメントタブで開きます。ルール違反が含まれていないことを確認してください。

    違反がある場合は解消し、レポートを再生成します。

  4. 生成されたDRCレポートをプロジェクトから削除します。このレポートは、設計のリリースプロセスで生成されます。削除するには、Projects パネルの Generated\Documents エントリの下にあるレポートファイルを見つけ、右クリックして Remove from Project コマンドを選択します。開いた Remove from project ダイアログで、Delete file オプションを選択します。

  5. 現在開いているすべてのドキュメントを閉じます。設計スペース上部のドキュメントタブを右クリックし、コンテキストメニューから Close All Documents コマンドを選択すると、すべて閉じることができます。

  6. プロジェクトをWorkspaceに保存します。これを行うには、Projects 内のプロジェクトエントリの横にある Save to Server コントロールをクリックします。 パネルで、開いた Save to Server ダイアログの Comment フィールドにわかりやすいコメント(例: PCB design complete)を入力し、 OK ボタンをクリックします。

お疲れさまでした!PCBが制約に適合していることを確認できたので、PCB図面を作成する準備が整いました。

AI-LocalizedAI で翻訳
問題が見つかった場合、文字/画像を選択し、Ctrl + Enter キーを押してフィードバックをお送りください。
Contents
機能の提供状況

ご利用可能な機能は、お使いのAltiumソリューション(Altium Develop、Altium Agile Teams、Altium Agile Enterprise、または有効な契約期間中のAltium Designer)によって異なります。

実際にお使いのソフトウェアに文書化されている機能が表示されない場合は、詳細についてAltium Sales までお問い合わせください。

従来のドキュメント

Altium Designer のドキュメントは、バージョンごとに掲載されなくなりました。Altium Designer の旧バージョンのドキュメントは、Other Installers ページの Legacy Documentation の項目をご覧ください。

Contents