ボードデザインを検証する方法

PCB エディターはルール駆動型の設計環境であり、基板の整合性を確保するためにチェック可能なさまざまな種類の設計制約を定義できます。オンライン DRC 機能は、作業中に有効化されたルールを監視し、検出された設計違反を即座にハイライト表示します。あるいは、バッチ DRC を実行して、設計がルールに準拠しているかを検証し、有効なルールと検出された違反の詳細を示すレポートを生成することもできます。

チュートリアルの前半では、電気的クリアランス、配線幅、配線ビア スタイルなど、いくつかの設計制約を確認して設定しました。これらに加えて、新しい基板を作成したときに自動的に定義される設計ルールがほかにも多数あります。

設計ルール チェック(DRC)の設定と実行

Main page: DRC の設定と実行

設計ルール チェック(DRC)を実行することで、設計内の違反がチェックされます。オンライン DRC とバッチ DRC はどちらも、メイン メニューから Tools » Design Rule Check コマンドを選択して開く Design Rule Checker ダイアログで設定します。このダイアログでは、一般的なレポート オプション(Report Options – )と、特定のルール タイプのテストを設定する機能(Rules to Check – )が提供されます。

設計ルール チェックは、ダイアログ下部の  ボタンをクリックして実行します。DRC が実行されると、Messages パネルが開き、検出されたすべての違反が一覧表示されます。ダイアログで Create Report File オプションが有効になっている場合は、Design Rule Verification Report が別のドキュメント タブで開きます。レポートには、チェック対象として有効になっているルール、検出された違反数、および各違反の詳細が示されます。

  1. メイン メニューから Tools » Design Rule Check コマンドを選択して、Design Rule Checker ダイアログを開きます。

  2. ダイアログの Report Options ページで、Create Report File オプションが有効になっていることを確認します。

  3. ダイアログの Rules To Check ページで、グリッド領域を右クリックし、Batch DRC - Used On エントリを選択します。

  4. テストポイント ルールのバッチ DRC を無効にします。これを行うには、ツリー内の Testpoint セクションを選択し、このカテゴリにある 4 つのルール タイプの Batch チェックボックスをオフにします。

  5. ダイアログ下部の ボタンをクリックして DRC を実行します。Design Rule Checker ダイアログが閉じ、レポートが開きます。少なくとも次の内容が含まれます。

    • 最小ソルダー マスク スリバー違反が 4 件 – ソルダー マスクの細い帯の最小幅が許容値を下回っています。

    • クリアランス制約違反が 4 件 – 信号レイヤー上のオブジェクト間で測定された電気的クリアランス値が、指定された最小値を下回っています。

    レポートの上部セクションには、チェック対象として有効になっているルールと、検出された違反数が示されます。ルールをクリックすると、その違反箇所へジャンプして確認できます。
    レポートの上部セクションには、チェック対象として有効になっているルールと、検出された違反数が示されます。ルールをクリックすると、その違反箇所へジャンプして確認できます。

    レポートの下部セクションには、違反している各ルールと、それに続いて問題のあるオブジェクトの一覧が表示されます。違反エントリをクリックすると、PCB 上のそのオブジェクトへジャンプできます。
    レポートの下部セクションには、違反している各ルールと、それに続いて問題のあるオブジェクトの一覧が表示されます。違反エントリをクリックすると、PCB 上のそのオブジェクトへジャンプできます。

    検出された違反は、開いた Messages パネルにも一覧表示されます。 

違反の特定と解決

Main page: 設計違反の調査と解決

設計者として、PCB 上で違反箇所を特定し、その状態と実際にどの程度ルールを満たしていないかを把握し、最も適切な解決方法を見つけ出す必要があります。

クリアランス違反の解決

このチュートリアルの設計では、トランジスタ フットプリントのパッド間にクリアランス制約違反が 4 件あります。これらの違反を解決する方法は 2 つあります。

  • トランジスタ フットプリントのパッド サイズを小さくして、パッド間のクリアランスを広げる、または

  • トランジスタ フットプリントのパッド間で、より小さいクリアランスを許可するように制約を設定します。

0.25 mm のクリアランスはかなり余裕があり、実際のクリアランスもこの値(0.22 mm)にかなり近いため、この状況では、より小さいクリアランスを許可するようルールを設定するのが適切な選択です。この解決策がこの状況で許容できるのは、スルーホール パッドを持つほかの部品が、パッド間隔 1 mm のコネクターだけだからです。もしそうでない場合は、ソルダー マスク拡張ルールで行ったように、トランジスタ パッドだけを対象とする 2 つ目のクリアランス制約を追加するのが最善の解決策になります。

  1. 設計スペース上部の PCB ドキュメント タブをクリックして、アクティブなドキュメントにします。

  2. メイン メニューから Design » Constraint Manager コマンドを選択して Constraint Manager を開きます。

  3. Constraint Manager の Clearances ビューで、クリアランス マトリクス内の All Nets / All Nets セルをクリックします。

  4. 下部のグリッド領域で TH Pad – to – TH Pad の値を 0.22 mm に変更します。これを行うには、セルをクリックし、0.22 と入力して Enter を押します。

     
  5. Constraint Manager で変更を保存します(File » Save to PCB)。

最小ソルダー マスク スリバー違反の解決

ソルダー マスクは、基板の外表面に塗布される薄いラッカー状の層で、銅箔を保護し絶縁する被膜を提供します。部品やワイヤーを銅箔にはんだ付けできるように、マスクには開口部が作られます。PCB エディターでソルダー マスク レイヤー上のオブジェクトとして表示されるのは、この開口部です(ソルダー マスク レイヤーはネガ定義である点に注意してください。つまり、表示されているオブジェクトは実際のソルダー マスクでは穴になります)。

製造時には、ソルダー マスクはさまざまな方法で塗布されます。最も低コストな方法は、マスクを通して基板表面にシルクスクリーン印刷する方法です。レイヤー位置合わせの問題を考慮して、マスク開口部は通常パッドより大きく作られます。これは、デフォルトの設計ルールで使用されている 4 mil(約 0.1 mm)の拡張値に反映されています。

ソルダー マスクの塗布にはほかの方法もあり、より高品質なレイヤー位置合わせと、より正確な形状定義が可能です。これらの方法を使用する場合、ソルダー マスク拡張はより小さく、あるいはゼロにすることもできます。マスク開口部を小さくすると、ソルダー マスク スリバー違反やシルクとソルダー マスクのクリアランス違反が発生する可能性を低減できます。

ソルダー マスク スリバー違反の例。紫色は各パッド周囲のソルダー マスク拡張を表しています。
ソルダー マスク スリバー違反の例。紫色は各パッド周囲のソルダー マスク拡張を表しています。

最小ソルダー マスク スリバー違反の詳細を確認するには、ソルダー マスクの表示を有効にする必要があります。レイヤー表示設定には View Configuration パネルを使用します。

このようなソルダー マスクの問題は、完成基板の製造に使用される加工技術を考慮せずに解決することはできません。

たとえば、これが高価値製品向けの複雑な多層基板であれば、高品質なソルダー マスク技術が採用される可能性が高く、その場合はソルダー マスク拡張を小さく、あるいはゼロにできるでしょう。しかし、このチュートリアルの基板のようなシンプルな両面基板は、低コスト製品として製造される可能性が高く、低コストのソルダー マスク技術を使用する必要があります。つまり、基板全体のソルダー マスク拡張を減らしてソルダー マスク スリバー違反を解消するのは、適切な解決策ではありません。

PCB 設計の多くの側面と同様に、解決策は、影響を最小限に抑えるよう配慮しながら、的を絞って慎重にトレードオフを行うことにあります。

この違反を解決するには、次の方法があります。

  • ソルダー マスク開口部を広げて、トランジスタ パッド間のマスクを完全になくす、または

  • 許容される最小スリバー幅を小さくする、または

  • マスク開口部を小さくして、スリバー幅を許容範囲まで広げる。

これは、使用する部品、および採用予定の製造・実装技術に関する知識を踏まえて行う設計判断です。トランジスタ パッド間のマスク スリバーを完全になくすようにマスクを開くと、それらのパッド間ではんだブリッジが発生する可能性が高くなります。一方、マスク開口部を小さくするとスリバーは残りますが、それが許容できるかどうかは状況によりますし、さらにマスクとパッドの位置ずれの問題が生じる可能性もあります。

このチュートリアルでは、2 番目と 3 番目の方法を組み合わせて行います。つまり、この基板で使用している設定に適した値まで最小スリバー幅を小さくし、さらにトランジスタ パッドに対してのみマスク拡張を小さくします。

  1. 最初のステップは、許容されるスリバー幅を小さくすることです。Constraint Manager の上部にある対応するボタンをクリックして、Constraint Manager の All Rules ビューを開きます。

  2. 左側のツリーで、Manufacturing カテゴリ内の Solder Mask Sliver ルールタイプを見つけて選択し、次にメイングリッド領域で MinimumSolderMaskSliver という既存ルールを選択します。

  3. このような設計では、パッド間隔 0.22 mm(約 8.7 mil)と同じ値であれば許容可能です。ルールの制約領域で、Minimum Solder Mask Sliver の値を 0.22 に編集します。

  4. 次のステップは、トランジスタのみに適用されるマスク拡張ルールを追加し、マスク拡張をゼロにすることです。これにより、ソルダーマスクの開口部はパッドと同じサイズになり、パッド間のソルダーマスクスリバー幅はパッド間隔(0.22 mm)と同じになります。左側ツリーの Mask カテゴリにある Solder Mask Expansion ルールタイプをクリックして、このタイプの既存ルールを表示します。SolderMaskExpansion という名前のルールが 1 つあり、拡張値 0.1016 mm(4 mil)を指定しているはずです。

    違反しているのはトランジスタのパッドだけなので、この値は編集しません。代わりに、新しいルールを作成します。

  5. 新しい Solder Mask Expansion ルールを追加するには、メイングリッド領域の空いている場所を右クリックし、コンテキストメニューから Add Custom Rule を選択します。SolderMaskExpansion_1 という新しいルールが作成されます。

  6. メイングリッド領域で新しいルール名をダブルクリックし、名前を変更するために SolderMaskExpansion_Transistor と入力します。

  7. ルールをクリックして、Constraint Manager の下部にその設定を表示します。

  8. 新しいルールのスコープを定義します。スコープクエリは Query Builder 機能を使って作成できます。Object Match フィールドの横にある  ボタンをクリックし、Open Query Builder コマンドを選択します。開いた Building Query from Board ダイアログで、Condition Type / Operator 列のドロップダウンから Associated with Footprint を選択し、次に Condition Value 列のドロップダウンから ONSC-TO-92-3-29-11 を選択します。ダイアログで OK をクリックすると、クエリ HasFootprint('ONSC-TO-92-3-29-11') が Object Match フィールドに表示されます。

    Javascript ID: Tutorial_CM_SolderMaskExpansion_New_Query_AD25_2
  9. Expansion topExpansion bottom の値に対して 0 を設定します。

  10. Constraint Manager で変更を保存します(File » Save to PCB)。

  11. デザインスペース上部のタブを右クリックし、コンテキストメニューから Close Multivibrator.PcbDoc [Constraints] コマンドを選択して Constraint Manager を閉じます。

  12. Projects パネルで PCB ドキュメントのエントリを右クリックし、コンテキストメニューから Save を選択して、PCB ドキュメントをローカルに保存します。

違反解消後の Design Rule Check の実行

次に、すべての違反が解消されたことを確認するため、DRC を再実行します。

出力を生成する前に、必ず Design Rule Verification Report がクリーンであることを確認してください。

  1. Design Rule Checker ダイアログ(Tools » Design Rule Check)を開き、Report Options ページで Create Report File オプションが有効になっていることを確認します。

  2. ボタンをクリックして します。

  3. 新しいレポートが生成され、別のドキュメントタブで開きます。ルール違反が含まれていないことを確認してください。

    違反がある場合はそれを解消し、再度レポートを生成します。

  4. 生成された DRC レポートをプロジェクトから削除します。このレポートは設計リリースプロセス中に生成されます。これを行うには、Projects パネルの Generated\Documents エントリの下にあるレポートファイルを見つけて右クリックし、Remove from Project コマンドを選択します。開いた Remove from project ダイアログで、Delete file オプションを選択します。

  5. 現在開いているすべてのドキュメントを閉じます。これを行うには、デザインスペース上部のドキュメントタブを右クリックし、コンテキストメニューから Close All Documents コマンドを選択します。

  6. プロジェクトを Workspace に保存します。これを行うには、Projects パネルのプロジェクトエントリの横にある Save to Server コントロールをクリックし、開いた Save to Server ダイアログの Comment フィールドに意味のあるコメント(例: PCB design complete)を入力して、OK ボタンをクリックします。

よくできました。これで PCB が制約に準拠していることを確認でき、PCB 図面を作成する準備が整いました。

AI-LocalizedAI で翻訳
問題が見つかった場合、文字/画像を選択し、Ctrl + Enter キーを押してフィードバックをお送りください。
機能の可用性

利用できる機能は、所有する Altium ソリューション (Altium DevelopAltium Agile のエディション (Agile Teams、または Agile Enterprise)、または Altium Designer (有効な期間)) によって異なります。

説明されている機能がお使いのソフトウェアに表示されない場合、Altium の営業担当者にお問い合わせください

従来のドキュメント

Altium Designer のドキュメントは、バージョンごとに掲載されなくなりました。Altium Designer の旧バージョンのドキュメントは、Other Installers ページの Legacy Documentation の項目をご覧ください。

Content