DRC の設定と実行
Altium Essentials: PCB Design Rule Checks
This content is part of the official Altium Professional Training Program. For full courses, materials and certification, visit Altium Training.
概略
- チェックするルールの種類の選択や、オンラインDRCまたはバッチDRCでのルールの有効化など、デザインルールチェッカーの設定方法を学びます。
- オンラインDRCとバッチDRCの違い、それぞれの使いどころ、正常に動作するために必要な条件を理解します。
- 違反が表示される場所、レポートの生成方法、PCB設計スペース内で問題を直接調査する方法を確認します。
設計スペース内のオブジェクトが設計要件、つまりルールに準拠しているかどうかは、Design Rule Checkerによってチェックされます。
デザインルールチェッカーの設定
デザインルールチェックは、Design Rule Checkerダイアログ（Tools » Design Rule Check）で設定します。ダイアログの左側には、設定する項目を選択するツリーがあります。選択に応じて、ダイアログの右側の表示が切り替わります。
チェックするデザインルールを設定するには、以下に示すように、ダイアログのRules to Checkセクションを選択します。ダイアログの右側に、チェック可能なすべてのデザインルールタイプが表示されます。 各デザインルールタイプには、オンラインDRCとバッチDRCをそれぞれ有効または無効にする個別のチェックボックスがあります。
チェック対象のルールの設定 |
|
| すべてのルールタイプを操作する | 左側のツリーでRules to Checkをクリックすると、利用可能なすべてのデザインルールタイプが表示されます。 ダイアログの右側の内容を見出しに基づいて並べ替えるには、該当する見出しをクリックします。 たとえば、上の画像ではCategoryがクリックされています。 |
| ルールクラスを操作する | ElectricalやRoutingなど、特定のルールクラスに絞り込むには、左側のツリーでそのルールクラスを選択します。 |
| 特定のルールタイプを有効にする | チェックボックスをクリックすると、OnlineまたはBatch、あるいはその両方のデザインルールチェックに対して、特定のルールタイプを有効にできます。 |
| 複数のルールタイプを有効にする | 右クリックのコンテキストメニューを使用して、複数のルールの設定を有効または無効にします。 Used On – そのタイプのルールがこの基板に定義されている場合に、チェックを有効にします All On – すべてのルールタイプのチェックを有効にします All Off – すべてのルールタイプのチェックを無効にします |
| DRCを実行する | Run Design Rule Checkボタンをクリックすると、ダイアログのReport Optionsページで設定した内容に従って、現在Batchチェックボックスがオンになっているすべてのルールをチェックします。詳細は、バッチDRCの実行を参照してください。 |
| 次のステップ | デザインルール違反の検出、特定、解決には複数の方法があります。詳細は、デザインルール違反の調査と解決のページを参照してください。 |
オンラインDRCを有効にする
オンラインデザインルールチェックは、バックグラウンドでリアルタイムに実行され、デザインルール違反を示したり、自動的に防止したりします。クリアランス、配線幅、平行セグメントの違反などを即座にハイライト表示するため、基板をインタラクティブに配線する際に特に役立ちます。
オンラインDRCは、違反が発生すると直ちにそれを示します。
ルールをオンラインDRCの対象にするには、次の3つの要件を満たす必要があります。
-
PreferencesダイアログのPCB Editor - Generalページで、オンラインDRC機能を有効にする必要があります（
）
-
デザインルールシステムがルールを認識できるように、そのルールを有効にする必要があります。これには、PCB Rules and Constraints EditorダイアログまたはPCB Rules and Violationsパネルで、そのルールのEnabled オプションがオンになっていることを確認します（
）。
-
Design Rule Checkerダイアログで、そのルールタイプのオンラインチェックを有効にする必要があります（
）。
オンラインチェックが有効になっている適用対象のデザインルールに違反するオブジェクトが見つかると、現在定義されている違反表示オプションに従って、設計スペース内でハイライト表示されます。
バッチDRCの設定と実行
オンラインDRCは作業中に新たな違反を検出しますが、バッチDRCでは、基板設計プロセスのどの段階でも手動でチェックを実行できます。そのため、優れた設計者はオンラインDRCの価値を理解するとともに、基板設計の最後には必ずバッチDRCを実行すべきであることも理解しています。
バッチモードのDRCは、Design Rule Checker ダイアログの左下にあるRun Design Rule Checkボタンをクリックすると開始されます。ダイアログのRules to CheckセクションのBatch列で、現在有効になっているすべてのルールがチェックされます。ダイアログの最初のページでCreate Report Fileオプションが有効になっている場合は、レポート形式オプションに従ってレポートが作成され、開かれます。レポートには、チェックされた各ルールが一覧表示されます。設計に存在しないルールはチェックされません。バッチDRCが完了すると、検出されたすべての違反がMessagesパネルにもメッセージとして一覧表示されます。
バッチデザインルールチェックのレポートオプションを設定します。
DRCレポートオプション |
|
| バッチデザインルールチェックを実行する | Tools » Design Rule Checkコマンドを実行して、Design Rule Checker を開きます。ダイアログ。Run Design Rule Check ボタンをクリックすると、バッチチェックで有効になっているルールと、このチェックに対して設定された追加オプションに従って、バッチDRCが実行されます。 |
| Create Report File | このオプションを有効にすると、基板のバッチDRCを実行した後にレポートが生成されます。 デフォルトのレポート形式はHTMLで、ファイル名はDesign Rule Check - <PCBDocumentName>.htmlです。レポート形式と、デフォルトでレポートを開くかどうかは、PreferencesダイアログのPCB Editor – Reportsページで設定します。詳しくは、DRCレポートの形式オプションを参照してください。 |
| ↳ Report PCB Health Issues | PCBヘルスチェックモニターは、DRCで違反と判定されない場合でも、潜在的な設計上の不備を検出する機能です。ヘルスチェックのオプションは、Propertiesパネル（ |
| Create Violations | このオプションを有効にすると、現在の違反表示オプションの設定に従って、デザインスペース内の違反がハイライト表示されます。また、PCB Rules And ViolationsパネルのViolations 領域に違反を一覧表示するには、このオプションを有効にする必要があります。 |
| Sub-net Details | 未配線ネットルールが定義されている場合、このオプションを有効にすると、DRCレポートにサブネットの詳細が含まれます。 |
| Verify Shorting Copper | ネットタイコンポーネントは、AGNDとDGNDなど、2つのネットを管理された方法で相互に接続するために作成されます。このオプションは、設計で使用されているネットタイコンポーネントの短絡用銅箔の接続状態を検証し、コンポーネント内に未接続の銅箔がないかを確認します。未接続の銅箔がある場合は、パッドが他のパッドと正しく短絡されていないことを示します。詳しくは、2つのネットを意図的に接続する方法を参照してください。 |
| Report Drilled SMT Pads | このオプションを有効にすると、誤って穴が開けられたSMT（表面実装技術）パッドが報告されます。 |
| Report Multilayer Pads with 0 size Hole | 穴径がゼロのマルチレイヤーパッド（実質的に表面実装パッドとなっているもの）を検出します。 |
| Stop when <n> violations found | バッチDRC処理を停止するまでに検出できる違反の最大数を指定します（デフォルト = 500）。報告する違反数を制限すると、チェック処理を管理しやすくなります。 |
| Report Broken Planes | プレーンの分断は、ネットに接続されたプレーンの一部が、プレーンの他の部分から電気的に切り離されたときに発生します。たとえば、分割プレーンの領域を横切るように、そのプレーンに接続されていないコネクタを配置した場合に発生する可能性があります。ピンの周囲のクリアランスによる空隙がつながり、プレーンの銅箔を完全に横断すると、その分割プレーンが実質的に2つに分断されることがあります。 |
| Report Dead Copper larger than | デッドカッパーとは、ポリゴンオブジェクト内の銅箔のうち、そのポリゴンに割り当てられたネットに接続されておらず、元の親プレーンからも電気的に切り離された部分を指します。たとえば、ピン間隔の狭いコネクタ（プレーンに接続されていないもの）で、ピンの周囲の空隙がつながり、プレーンの銅箔の一部が他の部分から孤立した場合に発生する可能性があります。関連するフィールドで、デッドカッパーの許容最大面積を指定します。この値を超えるとルール違反と見なされます（デフォルト = ネットが割り当てられていないオブジェクトの場合 |
| Report Starved Thermals with less than n% available copper | このオプションを有効にすると、バッチルールチェック処理で、銅箔の不足が指定の割合を超えるサーマル接続を検出して報告します。サーマルとは、プレーン銅箔への熱伝導を低減するために、周囲にサーマルリリーフ用の「切り欠き」を設けたプレーンへの接続です。空隙によって、プレーンに接続する銅箔スポークの面積が減少すると、サーマル接続の銅箔が不足した状態になることがあります。このオプションでは、スポークだけでなくサーマル全体の面積についても、サーマル内に入り込む空隙の影響をチェックします。関連するフィールドで、残す必要がある接続銅箔の最小許容割合を指定します。この値を下回るとルール違反と見なされます（デフォルト = 50%）。 |
）で設定します。このオプションを有効にすると、これらの結果がDRCレポートに含まれます。詳しくは、DRCレポートの設定
Design Rule CheckerダイアログでCreate Report Fileオプションが有効になっている場合、バッチデザインルールチェック（DRC）の一環として、デザインルール検証レポートが生成されます。レポート形式と自動的に開くためのオプションは、PreferencesダイアログのPCB Editor - Reportsページで設定します。
バッチDRCプロセスの一環としてDRCレポートを生成します。
対応する形式は次のとおりです。
-
TXT – ファイル Design Rule Check - <PCBDocumentName>.drc を生成します。
-
HTML – ファイル Design Rule Check - <PCBDocumentName>.html を生成します。
-
XML – ファイル <PCBDocumentName>.xml を生成します。
DRC違反の表示設定
デザイン違反は、オーバーレイや詳細マーカーを使用して、デザインスペース内にグラフィカルに表示できます。違反オーバーレイと違反詳細マーカーという2種類のDRCマーカーは、どちらも Preferences ダイアログの PCB Editor – DRC Violations Display ページで設定します。それぞれのスタイルには次の利点があります。
-
オーバーレイスタイルでは、違反オブジェクト全体に、4種類のスタイルのいずれかで色付きのオーバーレイを適用します。ズームイン／ズームアウト時の表示方法は、Overlay Zoom Out Behavior オプションで制御します。Override Color Dominates スタイルは、ズームアウト時に違反を見つけるのに適しています。
-
詳細マーカーは、違反オブジェクト全体を強調表示するのではなく、違反の種類を示すために使用します。
ダイアログページの下部では、どの違反にフラグやマーカーを表示するかを設定します。これらのチェックボックスは、検出された違反の表示のみを制御します。ここでルールタイプを無効にしても、そのルールが定義されており、そのルールタイプのチェックが有効になっていれば、デザインルールチェッカーは該当するすべての違反を検出します。
違反表示の環境設定
DRC違反の表示方法と、フラグを表示する違反の種類は、Preferences ダイアログの PCB Editor – DRC Violations Display ページで設定します。
カスタムグラフィックスや、定義済みの違反オーバーレイを使用して、デザインスペース内でのDRC違反の表示方法を選択します。
DRC違反の表示 |
|
| Violation Overlay Style | 違反オーバーレイは、違反しているデザインプリミティブの上に描画されます。 視覚的なオーバーレイスタイルを選択して、PCBデザインスペース内での違反の表示方法を指定します。違反オブジェクトの強調表示に使用するオーバーライド色は、View Configuration パネルの Layers and Colors タブにある System Colors 領域で設定する DRC Error Markers システムカラーです（
|
| Overlay Zoom Out Behavior | このオプションでは、ズームアウト時のスタイルAまたはBの違反オーバーレイの表示方法を指定します。
|
| Choose DRC Violations Display Style | グリッド領域を使用して、ルールタイプごとに表示スタイルを選択します。
|
| 違反詳細マーカー | オンラインおよびバッチのデザインルールチェックの対象となるほとんどのデザインルールには、対応する詳細違反グラフィックスがあります。特定のルールに違反すると、その違反に関係するレイヤー上のデザインスペース内に表示されます。 グラフィックスには、違反の発生箇所だけでなく、その理由も示される場合があります。ルールに定義された制約値と、違反しているプリミティブがその値をどれだけ下回っているか、または上回っているかが表示されます。たとえば、配線幅や最小アニュラーリングの違反が該当します（ ネットアンテナ（ |
| DRCマーカーの色 | 両方の種類のマーカーの色は、View Configuration パネルの Layers and Colors タブにある System Colors 領域で設定します（ |
| その他のダイアログオプション | Defaults、Save、Load、Import Fromボタンは、Altium Designerのプリファレンス（このAltium Designerのインストール環境に保存されている設定）を管理するためのものです。プリファレンスのPCB Editor – DRC Violation Displayページをデフォルトにリセットするには、Set to Defaultsボタンの下向き矢印をクリックし、メニューからDefault (Page)を選択します（ ）。詳しくは、 システムプリファレンスへのアクセス、定義、管理をご覧ください。 |
）。違反オーバーレイでマークされたプリミティブは、ズームアウト時にも簡単に見つけられます。
）。
）。
）。
）。
）。このメニューを使用すると、現在のデザインで使用されているルールに対してのみ、詳細グラフィックスまたはオーバーレイスタイルによる違反表示をすばやく有効にできます。
）。
）、短絡（
）、未配線ネット（
）、ルーム定義、レイヤーペア、SMD下のビアの各ルールの違反を示す詳細マーカーなどは、表示する制約値を定義できないため、グラフィックスのみで示されます。
）。 違反表示タイプを使用するには、色見本の左側にある表示アイコンを有効にする必要があります（
）。有効にしないと、対応する違反詳細または違反オーバーレイは表示されません。
ルールセットの強制バッチチェックの設定
PCBエディターのルールシステムには、ルールセットでデザインルールを定義する機能があります。 ルールセットを使用すると、たとえばインターフェースやメーカーに固有の一連のデザインルールをグループ化し、再利用できます。ルールシステムは、すべてのルールセット内のすべてのルールを自動的に解析し、適用するデザインルールを特定します。
さらに、設計者はバッチDRC中に1つ以上のルールセットを強制チェックすることもできます。これにより、通常のDRCでチェックされるルールに加え、指定したルールセット内のルールも検証されます。
たとえば、あるネットがDefault Rule Set内の配線幅ルールとユーザー作成のルールセット内の配線幅ルールの対象となっている場合、このルールセットのForce Batch Checkオプションを有効にすると、ユーザー作成のルールセット内の配線幅ルールに対しても、このネットが追加でチェックされます。これは、そのルールの優先順位がDefault Rule Set内の配線幅ルールより低い場合でも行われます。強制チェック対象のルールセットに含まれるデザインルールについて検出された違反の項目には、DRCレポート、Messagesパネル、PCB Rules And Violations パネルで Force Checked <RuleSetName>というラベルが付きます。
ルールセットの強制チェック |
|
| ルールセットとは？ | PCBエディターのルールシステムには、ルールセットでデザインルールを定義する機能があります。 ルールセットを使用すると、たとえばインターフェースやメーカーに固有の一連のデザインルールをグループ化し、再利用できます。ルールシステムは、すべてのルールセットを自動的にチェックし、各ルールタイプで最も優先順位の高いルールを特定して、オンラインDRCとバッチDRCに使用します。 |
| 強制チェックとは？ | ルールセットのForce Batch Checkオプションを有効にすると、各ルールタイプで最も優先順位の高い適用対象ルールがチェックされるだけでなく、このルールセット内で各ルールタイプの最も優先順位の高い適用対象ルールも、バッチDRC中に強制チェックされます。基本的に、強制チェックは通常のバッチDRCと並行して実行され、強制チェック対象に含まれるルールセットごとに追加のDRCが実行されます（ 強制バッチDRCは、適用対象ルールの「通常」のDRCの後に実行されることに注意してください。「通常」のDRC中に検出された違反の数が、Design Rule CheckerダイアログのReport Optionsページにある Stop when n violations foundオプションで指定された数に達すると、DRCは停止し、強制バッチDRCは開始されません。 |
| 強制チェックの有効化 | Design Rule CheckerダイアログのRule Set to Checkページにあるオプションを使用して、特定のルールセットの強制チェックを有効にします（ |
）。
）。
ルールセットの詳細については、 PCBデザインルールの定義、適用範囲の設定、管理ページを参照してください。
AI で翻訳