DRC の設定と実行

DRC の設定

デザインルールチェックの設定は、PCB ドキュメントから Tools » Design Rule Check コマンドを使用して開く Design Rule Checker ダイアログで行います。

Online DRC の使用

Online Design Rule Checking はバックグラウンドでリアルタイムに実行され、デザインルール違反を通知し、または自動的に防止します。これは、基板を interactively routing するときに、クリアランス、幅、平行セグメントの違反を即座に強調表示できるため、特に便利です。ルールを Online DRC の対象にするには、次の 3 つの要件を満たす必要があります。

オンラインチェック用に有効化されている適用可能なデザインルールに違反しているオブジェクトが見つかった場合、それらは定義された violation display options に従って設計空間内でハイライト表示されます。

Batch DRC の使用

最終アートワークを生成する前には、必ずバッチモードのデザインルールチェックを実行することを特に推奨します。Online DRC が検出するのは新しい違反、つまりその機能を有効にした後に作成された違反だけですが、Batch DRC では基板設計プロセス中の任意の時点で手動チェックを実行できます。そのため、優れた設計者は Online DRC の価値を理解している一方で、基板設計は Batch DRC で始まり Batch DRC で終えるべきだということも理解しています。

必要に応じて、Design Rule Checker ダイアログでバッチチェック用のルールタイプを有効にします（DRC の設定 のセクションを参照）。Batch DRC 実行時には、レポートファイルを生成する機能を含む各種追加オプションも利用できます。これらのオプションには、ダイアログのフォルダーツリーペインで Report Options フォルダをクリックしてアクセスします。主な 2 つのオプション（以下の画像で強調表示）は次のとおりです。

• Create Report File - このオプションを有効にすると、基板に対して Batch DRC を実行した後にレポートが生成されます。Report PCB Health Issues サブオプションを有効にすると、PCB Health Check Monitor によって検出された問題も生成されるレポートに含まれます。

  レポートは HTML 形式で、名前は Design Rule Check - <PCBDocumentName>.html になります。Batch DRC プロセス完了後、自動的にアクティブドキュメントとして開かれます。

• Create Violations - このオプションを有効にすると、違反が定義された violation display options に従って設計空間内でハイライト表示されます。このオプションは、違反を PCB Rules And Violations panel の Violations 領域に一覧表示するためにも必要です。

その他に利用可能なオプションは次のとおりです。

• Sub-Net Details – Un-Routed Net ルールが定義されている場合、このオプションを有効にすると、DRC レポートにサブネットの詳細を含めます。

  Un-Routed Net ルールは、接続ラインが実質的に「オープン回路」であるため、すべての接続の配線が完了した後にのみチェック用に有効にする必要があります。

• Verify Shorting Copper – このオプションを有効にすると、設計で使用されている Net Tie コンポーネント内の短絡銅箔の整合性を検証します。このチェックでは、コンポーネント内に未接続の銅箔がないかを調べます（これは、パッドが他のパッドを正しく短絡していないことを示します）。

• Report Drilled SMT Pads – このオプションを有効にすると、誤って穴あけされた SMT（Surface Mount Technology）パッドを DRC レポートに含めます。

  SMT パッドの例としては、短いピン、フラットコンタクト、ボール配列の一部（BGA）、コンポーネント本体上の端子（受動部品）、またはガルウィング形状の短いリード（QFP）などがあります。

  このオプションは、ソフトウェアの旧バージョンで可能だった、穴が定義された SMT パッドを検出するためだけのものです。SMD パッド下のビアをチェックするには、High Speed カテゴリ内の Vias Under SMD ルールを設計に追加し、Batch DRC 用に有効にする必要があります。

• Report Multilayer Pads with 0 size Hole – このオプションを有効にすると、設計内で見つかった無効なマルチレイヤーパッドを含めます。無効なマルチレイヤーパッドとは、穴サイズが 0 で、そうでなければ SMT パッドになるものです。

• Stop when n violations found – このフィールドを使用して、Batch DRC プロセスを停止する前に検出できる違反の最大数を指定します（デフォルト = 500）。報告される違反数を制限することは、チェックプロセスを管理しやすく保つための重要な戦略です。

• Report Broken Planes – このオプションを有効にすると、Batch ルールチェックで分断されたプレーンを検出して報告します。分断プレーンは、ネットへの接続性を持つプレーン領域が、プレーンの残り部分から電気的に切り離されたときに発生します。例えば、分割プレーン上にコネクタが配置されているが、そのプレーンに接続されていない場合などに発生します。ピン周囲のボイドがつながってプレーン銅箔を完全に横切り、実質的にプレーンを 2 つに分断してしまいます。

  分断プレーンをチェックするには、Electrical カテゴリ内の Un-Routed Net ルールを Batch DRC 用に有効にする必要があります。

• Report Dead Copper larger than – このオプションを有効にすると、Batch ルールチェックで、指定面積より大きいデッドカッパー領域を検出して報告します。デッドカッパーとは、ネットへの接続性がなく、かつ元の親プレーンからも電気的に切り離された銅箔部分を指します。例えば、プレーンに接続されていないコネクタでピン間隔が狭い場合、ピン周囲のボイドがつながってプレーン銅箔の一部をプレーンの残りから孤立させることがあります。関連フィールドを使用して許容されるデッドカッパーの最大面積を指定し、それを超えるとルール違反と見なされます（デフォルト = 100 sq. mils）。

  デッドカッパーをチェックするには、Electrical カテゴリ内の Un-Routed Net ルールを Batch DRC 用に有効にする必要があります。

  Report Dead Copper larger than オプションが有効な場合（かつ Un-Routed Net ルールが Batch DRC 用に有効な場合）、サイズに関係なくネットが割り当てられていないすべてのオブジェクトも、Batch ルールチェック中に報告されます。この機能は、Advanced Settings dialog で PCB.Rules.DeadCopperNoNet オプションの値を設定して、以下に示す目的の検出設定を構成することで利用できます。デフォルト値は 2 です。

  • 0 – 何もチェックしません。

  • 1 – すべてチェックします。

  • 2 – フリーの Pad、Text オブジェクト、および Components 内のオブジェクトを除くすべてをチェックします。

  また、Report Dead Copper larger than オプションが有効な場合は、ネット割り当てはあるものの、同じネットの任意の pad オブジェクトに接続されておらず、かつ接続ラインで同じネットの他のオブジェクトにも接続されていない銅箔レイヤーオブジェクトもチェックされます（Un-Routed Net ルールが Batch DRC 用に有効かどうかに関係なく）。この機能は Open Beta 中であり、Advanced Settings dialog で PCB.Rules.DeadCopperInNet オプションを有効にすると利用できます。

• Report Starved Thermals with less than n% available copper – このオプションを有効にすると、Batch ルールチェックで、指定した割合を超える「starved」状態のサーマル接続を検出して報告します。サーマルとは、プレーン銅箔への熱伝導を下げるために、その周囲にサーマルリリーフの「切り欠き」を持つプレーン接続です。サーマルは、プレーンへ接続するスポーク状銅箔の表面積がボイド領域によって減少すると、「starved」状態になることがあります。このオプションは、サーマルに食い込むボイド領域に対して、スポークだけでなくサーマル全体の表面積もチェックします。関連フィールドを使用して、残っていなければならない接続銅箔の最小許容割合を指定し、それを下回るとルール違反と見なされます（デフォルト = 50%）。

• Run Design Rule Check – このボタンをクリックすると、Batch チェック用に有効化されたルールと、この種のチェック向けに定義された追加オプションに従って Batch DRC を実行します。

  チェックが完了すると、すべての違反が Messages パネルに表示されます。

バッチモード DRC は、ダイアログ左下の Run Design Rule Check ボタンをクリックして開始します。設定している場合、DRC レポートが作成され、（そのように構成されていれば）メイン設計ウィンドウのアクティブドキュメントとして自動的に開かれます。レポートには、Design Rule Checker dialog で指定された、テストされた各ルールが一覧表示されます。設計内に存在しないルールはテストされません。

DRC レポート

Design Rule Checker dialog で Create Report File オプションを有効にすると、Batch DRC の実行時に DRC レポートが生成されます。Preferences ダイアログの PCB Editor - Reports page にあるオプションでは、レポート形式や、生成後にレポートを自動表示するかどうかを指定できます。

Batch DRC プロセスの一部として DRC レポートを生成します。

サポートされる形式は次のとおりです。

• TXT – Design Rule Check - <PCBDocumentName>.drc ファイルを生成します。

• HTML – Design Rule Check - <PCBDocumentName>.html ファイルを生成します。

• XML – <PCBDocumentName>.xml ファイルを生成します。

レポートには、Design Rule Checker ダイアログで指定された、バッチチェックプロセス中にテストされた各ルールが一覧表示されます。検出された各違反については、レイヤー、ネット名、コンポーネントデジグネータ、パッド番号などの参照情報、およびオブジェクトの位置を含む完全な詳細が一覧表示されます。

違反表示オプション

指定した設計ルールに対する設計チェックを行うことと、それらのルールの 1 つ以上に違反した場合に何が起きるかは別の問題です。設計中に Online DRC を実行する場合でも、手動で Batch DRC を実行する場合でも、そのようなルール違反がどこで発生しているかを視覚的に示す必要があります。PCB Editor には、違反箇所を明確かつ視覚的に示すための強力な違反表示オプションが用意されています。

カスタム違反グラフィックス

Online および/または Batch の設計ルールチェックに含めることができるほとんどの設計ルールには、関連付けられたカスタム違反グラフィックスがあり、特定のルールに違反すると設計空間内に表示されます。これらのグラフィックスにより、DRC 表示がより見やすく整理されます。特定の設計ルールに違反した場合、関連するカスタム違反グラフィックス（該当する場合）は、その違反に関係するレイヤー上にのみ描画されます。

場合によっては、このグラフィックは違反が発生している場所だけでなく、その理由も示します。つまり、ルールに定義された制約値を表示し、問題のあるプリミティブがその値を下回っているのか上回っているのかを示します。

幅ルール違反と最小アニュラリング ルール違反に使用されるカスタムグラフィックスの例。

Net Antennae、Short-Circuit、Un-Routed Net、Room Definition、Layer Pairs、Vias Under SMD ルールの違反を表すグラフィックスなど、その他のグラフィックスは、表示すべき定義可能な制約値がないため、単純なグラフィックになります。

カスタム違反グラフィックスの追加例。左から右へ: Net Antennae 違反、Short-Circuit 違反、Un-Routed Net 違反。

違反オーバーレイ

カスタム違反グラフィックスに加えて、設定して使用できる違反「オーバーレイ」も用意されています。このオーバーレイは設計プリミティブの上に描画されます。プリミティブ上に表示するパターンは、いくつかのスタイルから選択できます。

DRC 違反を表示する際、カスタム違反グラフィックスの代替として違反オーバーレイを使用できます。

この 2 種類の違反表示を組み合わせて使うと、違反の「大まかな」表示と「詳細な」表示を提供できるため便利です。ズームアウト時には違反オーバーレイで違反箇所の存在を示し、その後ズームインして関連するカスタム違反グラフィックによる詳細を確認できます。

違反表示設定の構成

DRC 違反の表示方法（カスタム違反グラフィックスおよび/または定義済みの違反オーバーレイの使用）は、Preferences ダイアログの PCB Editor - DRC Violations Display page で指定します。

ソフトウェア設定の一部として、カスタムグラフィックスおよび/または定義済みの違反オーバーレイを使用して、設計空間内で DRC 違反をどのように表示するかを構成します。

利用可能なオプションでは、次のことができます。

• Violation Overlay Style を使用して違反オーバーレイのスタイルを選択できます。エラーマーカーは次の 4 つの方法のいずれかで表示できます。クリックして好みのスタイルを選択してください。

  • None (Layer Color) - エラーマーカーはレイヤーカラーで表示されるため、見えません。

  • Solid (Override Color) - エラーマーカーは Error Marker レイヤーカラーで表示されます。

  • Style A - エラーマーカーは警告三角形として表示されます。

  • Style B - エラーマーカーは中央に十字の入ったドットとして表示されます。

• Overlay Zoom Out Behavior を使用して、ズームアウト時の違反オーバーレイ表示動作を決定できます。ズームアウトすると、エラーマーカーは次のように動作します。

  • Base Pattern Scales - エラーマーカーはズームレベルに関係なくスケーリングされます（マーカーの種類は上で選択した Violation Overlay Style によって決まります）。

  • Layer Color Dominates - ズームアウトすると、エラーマーカーはレイヤーカラーの単色領域になります。

  • Override Color Dominates - ズームアウトすると、エラーマーカーは Error Marker レイヤーカラーの単色領域になります。

• Choose DRC Violations Display Style 領域で、ルールごとに使用する表示スタイルを選択します。あるルールタイプに対して Violation Details オプションを有効にすると、そのルールの DRC 違反は関連するカスタム違反グラフィックスを使用して表示されます。Violation Overlay オプションを有効にすると、指定したオーバーレイスタイルを使用して違反が表示されます。 デフォルトでは、すべてのルールタイプで Violation Details 表示スタイルが有効であり、Violation Overlay Style  表示は Clearance、Width、Component Clearance ルールに対してのみ有効です。

  グリッド内で右クリックすると、すべてのルールタイプに対して違反表示タイプの使用をすばやく有効または無効にするコマンドメニューにアクセスできます。現在の設計で使用されているルールに対してのみ、違反表示（詳細グラフィックスまたはオーバーレイスタイル）をすばやく有効にするコマンドも利用できます。

違反の色分けの定義

設計空間でルール違反を表示する際の柔軟性をさらに高めるため、2 種類の違反表示タイプ、すなわち違反詳細（カスタム違反グラフィックス）と違反オーバーレイには、それぞれ別個のシステムカラーが関連付けられています。これにより、2 つを異なる明確な色で区別できます。色の割り当ては、View Configuration panel の Layers & Colors タブにある System Colors セクションで行います。

• Violation Details – Violation Markers システムカラーを使用します（この表示スタイルで waived violations を表示する場合は、Waived Violation Markers システムカラーを使用します）。

• Violation Overlay – DRC Error Markers システムカラーを使用します（この表示スタイルで waived violations を表示する場合は、Waived DRC Error Markers システムカラーを使用します）。

2 種類の違反表示タイプに対して異なる色を指定し、必要に応じて表示を有効/無効にできます。