Các loại quy tắc tính toàn vẹn tín hiệu
Các quy tắc thiết kế thuộc danh mục Signal Integrity được mô tả bên dưới.
Danh mục quy tắc thiết kế Signal Integrity .
Signal Stimulus
Quy tắc mặc định: không bắt buộc
Quy tắc này chỉ định các đặc tính của tín hiệu kích thích được dùng khi thực hiện phân tích tính toàn vẹn tín hiệu trên thiết kế. Đây là tín hiệu được đưa vào tại từng chân đầu ra trên net đang kiểm tra. Kết quả trường hợp xấu nhất sẽ được trả về trong quá trình kiểm tra quy tắc thiết kế.
Ràng buộc
Các ràng buộc mặc định cho quy tắc Signal Stimulus
-
Stimulus Kind - chỉ định loại tín hiệu kích thích được đưa vào trong quá trình phân tích tính toàn vẹn tín hiệu. Các loại kích thích sau khả dụng:
- Constant Level - tín hiệu kích thích duy trì ở một mức điện áp không đổi - hoặc High hoặc Low - tùy theo tùy chọn Start Level được chọn
- Single Pulse - tín hiệu kích thích là một xung đơn, có các đặc tính được xác định bởi các tùy chọn Start Level, Start Time và Stop Time
- Periodic Pulse - tín hiệu kích thích là một chuỗi xung liên tục, có các đặc tính được xác định bởi các tùy chọn Start Level, Start Time, Stop Time và Period Time.
-
Start Level - chỉ định mức điện áp được dùng cho tín hiệu kích thích Constant Level, hoặc mức điện áp ban đầu cho các tín hiệu kích thích dạng xung. Có các mức sau:
- Low Level - được định nghĩa là mức điện áp LOW cho chân đầu ra - phụ thuộc vào mô hình được dùng cho chân đó
- High Level - được định nghĩa là mức điện áp HIGH cho chân đầu ra - phụ thuộc vào mô hình được dùng cho chân đó.
- Start Time (s) - thời điểm bắt đầu của tín hiệu kích thích dạng xung. Được dùng để tính độ rộng xung.
- Stop Time (s) - thời điểm kết thúc của tín hiệu kích thích dạng xung. Được dùng để tính độ rộng xung.
- Period Time (s) - khoảng thời gian giữa các xung trong tín hiệu kích thích chuỗi xung tuần hoàn. Sau khi thời gian chu kỳ trôi qua, một xung giống hệt khác có độ rộng Stop Time - Start Time sẽ được đưa vào.
Áp dụng quy tắc
Batch DRC và trong quá trình phân tích Signal Integrity.
Lưu ý
Khi thực hiện phân tích Crosstalk, một net Aggressor sẽ được đưa vào tín hiệu kích thích được định nghĩa trong quy tắc thiết kế Stimulus, trong đó các mức LOW và HIGH phụ thuộc vào mô hình được dùng cho chân đầu ra điều khiển. Một net Victim sẽ được đưa vào mức điện áp Constant Low, và mức này cũng phụ thuộc vào mô hình được dùng cho chân đầu ra.
Overshoot - Sườn xuống
Quy tắc mặc định: không bắt buộc
Quy tắc này chỉ định mức overshoot tối đa cho phép (dao động vượt xuống dưới giá trị cơ sở) tại sườn xuống của tín hiệu.
Ràng buộc
Các ràng buộc mặc định cho quy tắc Overshoot - Falling Edge
Maximum (Volts) - giá trị overshoot tối đa cho phép tại sườn xuống của tín hiệu.
Áp dụng quy tắc
Batch DRC và trong quá trình phân tích Signal Integrity.
Overshoot - Sườn lên
Quy tắc mặc định: không bắt buộc
Quy tắc này chỉ định mức overshoot tối đa cho phép (dao động vượt lên trên giá trị đỉnh) tại sườn lên của tín hiệu.
Ràng buộc
Các ràng buộc mặc định cho quy tắc Overshoot - Rising Edge
Maximum (Volts) - giá trị overshoot tối đa cho phép tại sườn lên của tín hiệu.
Áp dụng quy tắc
Batch DRC và trong quá trình phân tích Signal Integrity.
Undershoot - Sườn xuống
Quy tắc mặc định: không bắt buộc
Quy tắc này chỉ định mức undershoot tối đa cho phép (dao động vượt lên trên giá trị cơ sở) tại sườn xuống của tín hiệu.
Ràng buộc
Các ràng buộc mặc định cho quy tắc Undershoot - Falling Edge
Maximum (Volts) - giá trị undershoot tối đa cho phép tại sườn xuống của tín hiệu.
Áp dụng quy tắc
Batch DRC và trong quá trình phân tích Signal Integrity.
Undershoot - Sườn lên
Quy tắc mặc định: không bắt buộc
Quy tắc này chỉ định mức undershoot tối đa cho phép (dao động xuống dưới giá trị đỉnh) tại sườn lên của tín hiệu.
Ràng buộc
Các ràng buộc mặc định cho quy tắc Undershoot - Rising Edge
Maximum (Volts) - giá trị undershoot tối đa cho phép tại sườn lên của tín hiệu.
Áp dụng quy tắc
Batch DRC và trong quá trình phân tích Signal Integrity.
Trở kháng
Quy tắc mặc định: không bắt buộc
Quy tắc này chỉ định trở kháng net tối thiểu và tối đa được phép. Trở kháng net là hàm của hình học và độ dẫn điện của dây dẫn, vật liệu điện môi xung quanh (vật liệu nền của bo mạch, lớp cách điện đa lớp, solder mask, v.v.) và hình học vật lý của bo mạch (khoảng cách đến các dây dẫn khác trong mặt phẳng z).
Ràng buộc
Các ràng buộc mặc định cho quy tắc Impedance
- Minimum (Ohms) - giá trị trở kháng net tối thiểu cho phép.
- Maximum (Ohms) - giá trị trở kháng net tối đa cho phép.
Áp dụng quy tắc
Batch DRC và trong quá trình phân tích Signal Integrity.
Giá trị đỉnh tín hiệu
Quy tắc mặc định: không bắt buộc
Quy tắc này chỉ định mức điện áp tối thiểu mà tín hiệu có thể ổn định tại trạng thái cao (giá trị đỉnh).
Ràng buộc
Các ràng buộc mặc định cho quy tắc Signal Top Value
Minimum (Volts) - giá trị điện áp đỉnh tối thiểu cho phép.
Áp dụng quy tắc
Batch DRC và trong quá trình phân tích Signal Integrity.
Giá trị đáy tín hiệu
Quy tắc mặc định: không bắt buộc
Quy tắc này chỉ định mức điện áp tối đa mà tín hiệu có thể ổn định tại trạng thái thấp (giá trị đáy).
Ràng buộc
Các ràng buộc mặc định cho quy tắc Signal Base Value
Maximum (Volts) - giá trị điện áp đáy tối đa cho phép.
Áp dụng quy tắc
Batch DRC và trong quá trình phân tích Signal Integrity.
Flight Time - Sườn lên
Quy tắc mặc định: không bắt buộc
Quy tắc này chỉ định flight time tối đa cho phép tại sườn lên của tín hiệu. Flight time là thời gian trễ tín hiệu do cấu trúc liên kết gây ra. Nó được tính là thời gian cần để đưa tín hiệu trên net đến điện áp ngưỡng (đánh dấu chuyển tiếp từ tín hiệu LOW sang tín hiệu HIGH), trừ đi thời gian cần để đưa một tải tham chiếu (được nối trực tiếp tới đầu ra) đến điện áp ngưỡng.
Ràng buộc
Các ràng buộc mặc định cho quy tắc Flight Time - Rising Edge
Maximum (seconds) - giá trị flight time tối đa cho phép tại sườn lên của tín hiệu.
Áp dụng quy tắc
Batch DRC và trong quá trình phân tích Signal Integrity.
Flight Time - Sườn xuống
Quy tắc mặc định: không bắt buộc
Quy tắc này chỉ định flight time tối đa cho phép tại sườn xuống của tín hiệu. Flight time là thời gian trễ tín hiệu do cấu trúc liên kết gây ra. Nó được tính là thời gian cần để tín hiệu trên net giảm xuống điện áp ngưỡng (đánh dấu chuyển tiếp từ tín hiệu HIGH sang tín hiệu LOW), trừ đi thời gian cần để một tải tham chiếu (được nối trực tiếp tới đầu ra) giảm xuống điện áp ngưỡng.
Ràng buộc
Các ràng buộc mặc định cho quy tắc Flight Time - Falling Edge
Maximum (seconds) - giá trị flight time tối đa cho phép tại sườn xuống của tín hiệu.
Áp dụng quy tắc
Batch DRC và trong quá trình phân tích Signal Integrity.
Slope - Sườn lên
Quy tắc mặc định: không bắt buộc
Quy tắc này chỉ định thời gian sườn dốc tối đa cho phép tại sườn lên của tín hiệu. Độ dốc sườn lên là thời gian cần để tín hiệu tăng từ điện áp ngưỡng (VT) lên mức cao hợp lệ (VIH).
Ràng buộc
Các ràng buộc mặc định cho quy tắc Slope - Rising Edge
Maximum (seconds) - giá trị thời gian dốc sườn lên tối đa cho phép.
Áp dụng quy tắc
Batch DRC và trong quá trình phân tích Signal Integrity.
Slope - Sườn xuống
Quy tắc mặc định: không bắt buộc
Quy tắc này chỉ định thời gian sườn dốc tối đa cho phép tại sườn xuống của tín hiệu. Độ dốc sườn xuống là thời gian cần để tín hiệu giảm từ điện áp ngưỡng (VT) xuống mức thấp hợp lệ (VIL). Ràng buộc.
Ràng buộc
Các ràng buộc mặc định cho quy tắc Slope - Falling Edge
Maximum (seconds) - giá trị thời gian dốc sườn xuống tối đa cho phép.
Áp dụng quy tắc
Batch DRC và trong quá trình phân tích Signal Integrity.
Supply Nets
Quy tắc mặc định: không bắt buộc
Quy tắc này nhận diện một net nguồn và chỉ định điện áp của nó (hoặc một tập net sử dụng phạm vi lớp net).
Ràng buộc
Các ràng buộc mặc định cho quy tắc Supply Nets
Voltage - giá trị điện áp cho net hoặc các net thuộc phạm vi (truy vấn đầy đủ) của quy tắc.
Áp dụng quy tắc
Batch DRC và trong quá trình phân tích Signal Integrity.
Ghi chú
- Có thể chỉ định(các) mạng nguồn bằng cách chọn Net hoặc Net Class từ trường danh sách thả xuống trong vùng Where The Object Matches của hộp thoại PCB Rules and Constraints Editor dialog sau đó chọn net hoặc lớp net cần dùng từ danh sách thả xuống phụ tương ứng. Full Query tương ứng cho phạm vi của luật sẽ như sau: InNet('NetName') - đối với một net đơn; InNetClass('NetClassName') - đối với một lớp net.
- Chiều dài và độ trễ của một net thuộc một quy tắc thiết kế Supply Nets đã được định nghĩa (hoặc thuộc một lớp net được dùng với quy tắc đó) sẽ không được tính toán. Hãy tham khảo trang PCB Placement & Editing Techniques để tìm hiểu thêm về thông tin được cung cấp cho các net.
- Khi cập nhật tài liệu PCB từ schematic, quy tắc thiết kế Supply Nets được đề xuất thêm vào từng net nguồn (ví dụ: net có chứa power port hoặc đã được gán tham số Power Net thông qua một parameter set).
Bản địa hóa bằng AI