Các loại quy tắc tính toàn vẹn tín hiệu

Các quy tắc thiết kế thuộc nhóm Signal Integrity được mô tả bên dưới.

Nhóm quy tắc thiết kế Signal Integrity.

Tín hiệu kích thích

Quy tắc mặc định: không bắt buộc

Quy tắc này chỉ định các đặc tính của tín hiệu kích thích được sử dụng khi phân tích tính toàn vẹn tín hiệu của thiết kế. Đây là tín hiệu được đưa vào từng chân đầu ra trên net đang được kiểm tra. Kết quả trong trường hợp xấu nhất sẽ được trả về khi kiểm tra quy tắc thiết kế.

Các ràng buộc

Các ràng buộc mặc định cho quy tắc Tín hiệu kích thích

• Stimulus Kind - chỉ định loại tín hiệu kích thích được đưa vào trong quá trình phân tích tính toàn vẹn tín hiệu. Có các loại tín hiệu kích thích sau:
  • Constant Level - tín hiệu kích thích duy trì ở một mức điện áp không đổi — Cao hoặc Thấp — tùy thuộc vào tùy chọn Start Level đã chọn
  • Single Pulse - tín hiệu kích thích là một xung đơn, có các đặc tính được xác định bởi các tùy chọn Start Level, Start Time và Stop Time
  • Periodic Pulse - tín hiệu kích thích là một chuỗi xung liên tục, có các đặc tính được xác định bởi các tùy chọn Start Level, Start Time, Stop Time và Period Time.
• Start Level - chỉ định mức điện áp dùng cho tín hiệu kích thích Constant Level, hoặc mức điện áp ban đầu cho các tín hiệu kích thích dạng xung. Có các mức sau:
  • Low Level - được xác định là điện áp mức THẤP của chân đầu ra — phụ thuộc vào mô hình được sử dụng cho chân đó
  • High Level - được xác định là điện áp mức CAO của chân đầu ra — phụ thuộc vào mô hình được sử dụng cho chân đó.
• Start Time (s) - thời điểm bắt đầu của tín hiệu kích thích dạng xung. Được dùng để tính độ rộng xung.
• Stop Time (s) - thời điểm kết thúc của tín hiệu kích thích dạng xung. Được dùng để tính độ rộng xung.
• Period Time (s) - khoảng thời gian giữa các xung trong tín hiệu kích thích dạng chuỗi xung tuần hoàn. Sau khi hết một chu kỳ, một xung giống hệt khác có độ rộng Stop Time - Start Time sẽ được đưa vào.

Áp dụng quy tắc

Khi chạy DRC hàng loạt và trong quá trình phân tích tính toàn vẹn tín hiệu.

Lưu ý

Khi phân tích xuyên nhiễu, net gây nhiễu sẽ được đưa vào tín hiệu kích thích được xác định trong quy tắc thiết kế Tín hiệu kích thích, với các mức THẤP và CAO phụ thuộc vào mô hình được sử dụng cho chân đầu ra điều khiển. Net bị nhiễu sẽ được đưa vào một điện áp mức Thấp không đổi, với mức điện áp cũng phụ thuộc vào mô hình được sử dụng cho chân đầu ra.

Vọt lố - Cạnh xuống

Quy tắc mặc định: không bắt buộc

Quy tắc này chỉ định độ vọt lố tối đa cho phép (dao động xuống dưới giá trị nền) trên cạnh xuống của tín hiệu.

Các ràng buộc

Các ràng buộc mặc định cho quy tắc Vọt lố - Cạnh xuống

Maximum (Volts) - giá trị độ vọt lố tối đa cho phép trên cạnh xuống của tín hiệu.

Áp dụng quy tắc

Khi chạy DRC hàng loạt và trong quá trình phân tích tính toàn vẹn tín hiệu.

Vọt lố - Cạnh lên

Quy tắc mặc định: không bắt buộc

Quy tắc này chỉ định độ vọt lố tối đa cho phép (dao động lên trên giá trị đỉnh) trên cạnh lên của tín hiệu.

Các ràng buộc

Các ràng buộc mặc định cho quy tắc Vọt lố - Cạnh lên

Maximum (Volts) - giá trị độ vọt lố tối đa cho phép trên cạnh lên của tín hiệu.

Áp dụng quy tắc

Khi chạy DRC hàng loạt và trong quá trình phân tích tính toàn vẹn tín hiệu.

Hụt mức - Cạnh xuống

Quy tắc mặc định: không bắt buộc

Quy tắc này chỉ định độ hụt mức tối đa cho phép (dao động lên trên giá trị nền) trên cạnh xuống của tín hiệu.

Các ràng buộc

Các ràng buộc mặc định cho quy tắc Hụt mức - Cạnh xuống

Maximum (Volts) - giá trị độ hụt mức tối đa cho phép trên cạnh xuống của tín hiệu.

Áp dụng quy tắc

Khi chạy DRC hàng loạt và trong quá trình phân tích tính toàn vẹn tín hiệu.

Hụt mức - Cạnh lên

Quy tắc mặc định: không bắt buộc

Quy tắc này chỉ định độ hụt mức tối đa cho phép (dao động xuống dưới giá trị đỉnh) trên cạnh lên của tín hiệu.

Các ràng buộc

Các ràng buộc mặc định cho quy tắc Hụt mức - Cạnh lên

Maximum (Volts) - giá trị độ hụt mức tối đa cho phép trên cạnh lên của tín hiệu.

Áp dụng quy tắc

Khi chạy DRC hàng loạt và trong quá trình phân tích tính toàn vẹn tín hiệu.

Trở kháng

Quy tắc mặc định: không bắt buộc

Quy tắc này chỉ định trở kháng net tối thiểu và tối đa cho phép. Trở kháng net phụ thuộc vào hình dạng hình học và độ dẫn điện của dây dẫn, vật liệu điện môi xung quanh (vật liệu nền bo mạch, lớp cách điện giữa các lớp, lớp phủ chống hàn, v.v.) và hình dạng hình học thực tế của bo mạch (khoảng cách đến các dây dẫn khác theo phương z).

Các ràng buộc

Các ràng buộc mặc định cho quy tắc Trở kháng

• Minimum (Ohms) - giá trị trở kháng net tối thiểu cho phép.
• Maximum (Ohms) - giá trị trở kháng net tối đa cho phép.

Áp dụng quy tắc

Khi chạy DRC hàng loạt và trong quá trình phân tích tính toàn vẹn tín hiệu.

Giá trị đỉnh tín hiệu

Quy tắc mặc định: không bắt buộc

Quy tắc này chỉ định mức điện áp tối thiểu mà tín hiệu có thể ổn định ở trạng thái cao (giá trị đỉnh).

Các ràng buộc

Các ràng buộc mặc định cho quy tắc Giá trị đỉnh tín hiệu

Minimum (Volts) - giá trị điện áp đỉnh tối thiểu cho phép.

Áp dụng quy tắc

Khi chạy DRC hàng loạt và trong quá trình phân tích tính toàn vẹn tín hiệu.

Giá trị nền tín hiệu

Quy tắc mặc định: không bắt buộc

Quy tắc này chỉ định mức điện áp tối đa mà tín hiệu có thể ổn định ở trạng thái thấp (giá trị nền).

Các ràng buộc

Các ràng buộc mặc định cho quy tắc Giá trị nền tín hiệu

Maximum (Volts) - giá trị điện áp nền tối đa cho phép.

Áp dụng quy tắc

Khi chạy DRC hàng loạt và trong quá trình phân tích tính toàn vẹn tín hiệu.

Thời gian truyền - Cạnh lên

Quy tắc mặc định: không bắt buộc

Quy tắc này chỉ định thời gian truyền tối đa cho phép trên cạnh lên của tín hiệu. Thời gian truyền là độ trễ tín hiệu do cấu trúc liên kết gây ra. Giá trị này được tính bằng thời gian cần để đưa tín hiệu trên net lên điện áp ngưỡng (đánh dấu quá trình chuyển từ mức THẤP sang mức CAO), trừ đi thời gian cần để đưa một tải tham chiếu (được nối trực tiếp với đầu ra) lên điện áp ngưỡng.

Các ràng buộc

Các ràng buộc mặc định cho quy tắc Thời gian truyền - Cạnh lên

Maximum (seconds) - giá trị thời gian truyền tối đa cho phép trên cạnh lên của tín hiệu.

Áp dụng quy tắc

Khi chạy DRC hàng loạt và trong quá trình phân tích tính toàn vẹn tín hiệu.

Thời gian truyền - Cạnh xuống

Quy tắc mặc định: không bắt buộc

Quy tắc này chỉ định thời gian truyền tối đa cho phép trên cạnh xuống của tín hiệu. Thời gian truyền là độ trễ tín hiệu do cấu trúc liên kết gây ra. Giá trị này được tính bằng thời gian cần để tín hiệu trên net giảm xuống điện áp ngưỡng (đánh dấu quá trình chuyển từ mức CAO sang mức THẤP), trừ đi thời gian cần để điện áp trên một tải tham chiếu (được nối trực tiếp với đầu ra) giảm xuống điện áp ngưỡng.

Các ràng buộc

Các ràng buộc mặc định cho quy tắc Thời gian truyền - Cạnh xuống

Maximum (seconds) - giá trị thời gian truyền tối đa cho phép trên cạnh xuống của tín hiệu.

Áp dụng quy tắc

DRC hàng loạt và trong quá trình phân tích tính toàn vẹn tín hiệu.

Độ dốc - Cạnh lên

Quy tắc mặc định: không bắt buộc

Quy tắc này chỉ định thời gian chuyển mức tối đa cho phép trên cạnh lên của tín hiệu. Thời gian chuyển mức cạnh lên là thời gian để tín hiệu tăng từ điện áp ngưỡng (VT) đến mức cao hợp lệ (VIH).

Các ràng buộc

Các ràng buộc mặc định cho quy tắc Độ dốc - Cạnh lên

Maximum (seconds) - giá trị thời gian chuyển mức cạnh lên tối đa cho phép.

Áp dụng quy tắc

DRC hàng loạt và trong quá trình phân tích tính toàn vẹn tín hiệu.

Độ dốc - Cạnh xuống

Quy tắc mặc định: không bắt buộc

Quy tắc này chỉ định thời gian chuyển mức tối đa cho phép trên cạnh xuống của tín hiệu. Thời gian chuyển mức cạnh xuống là thời gian để tín hiệu giảm từ điện áp ngưỡng (VT) đến mức thấp hợp lệ (VIL). Các ràng buộc.

Các ràng buộc

Các ràng buộc mặc định cho quy tắc Độ dốc - Cạnh xuống

Maximum (seconds) - giá trị thời gian chuyển mức cạnh xuống tối đa cho phép.

Áp dụng quy tắc

DRC hàng loạt và trong quá trình phân tích tính toàn vẹn tín hiệu.

Các net nguồn

Quy tắc mặc định: không bắt buộc

Quy tắc này xác định một net nguồn và chỉ định điện áp của net đó (hoặc một tập hợp các net bằng cách sử dụng phạm vi lớp net).

Các ràng buộc

Các ràng buộc mặc định cho quy tắc Các net nguồn

Voltage - giá trị điện áp cho các net nằm trong phạm vi (truy vấn đầy đủ) của quy tắc.

Áp dụng quy tắc

DRC hàng loạt và trong quá trình phân tích tính toàn vẹn tín hiệu.

Ghi chú

• Có thể chỉ định các net nguồn bằng cách chọn Net hoặc Net Class từ trường thả xuống trong vùng Where The Object Matches của hộp thoại Trình chỉnh sửa quy tắc và ràng buộc PCB rồi chọn net hoặc lớp net mong muốn từ danh sách thả xuống phụ tương ứng. Truy vấn đầy đủ tương ứng cho phạm vi của quy tắc sẽ như sau: InNet('NetName') - cho một net đơn lẻ; InNetClass('NetClassName') - cho một lớp net.
• Chiều dài và độ trễ của một net thuộc quy tắc thiết kế Các net nguồn đã được xác định (hoặc thuộc một lớp net được sử dụng với quy tắc đó) sẽ không được tính toán. Tham khảo trang Kỹ thuật bố trí & chỉnh sửa PCB để tìm hiểu thêm về thông tin được cung cấp cho các net.
• Khi cập nhật tài liệu PCB từ sơ đồ nguyên lý, hệ thống sẽ đề xuất thêm quy tắc thiết kế Các net nguồn cho từng net nguồn (tức là net chứa một cổng nguồn hoặc đã được gán tham số Power Net thông qua một tập tham số).