验证电路板设计

PCB 编辑器是一个由规则驱动的设计环境，您可以在其中定义多种设计约束，并通过检查这些约束来确保电路板的完整性。在线 DRC 功能会在您工作时监控已启用的规则，并立即高亮显示检测到的任何设计违规。此外，您也可以运行批量 DRC 来检查设计是否符合规则，并生成报告，详细列出已启用的规则及检测到的所有违规。

在本教程前面的部分，您已经查看并配置了一些设计约束，包括电气间距、布线宽度和布线过孔样式。除此之外，创建新电路板时还会自动定义许多其他设计规则。

配置和运行设计规则检查 (DRC)

Main page: 设置和运行 DRC

通过运行设计规则检查 (DRC) 来检查设计是否存在违规。在线 DRC 和批量 DRC 均在 Design Rule Checker 对话框中配置，您可以从主菜单中选择 Tools » Design Rule Check 命令来打开该对话框。

单击对话框底部的  按钮即可运行设计规则检查。DRC 运行后，Messages 面板会打开并列出检测到的所有违规。如果在对话框中启用了 Create Report File 选项，则会在单独的文档选项卡中打开 Design Rule Verification Report。报告会详细列出已启用检查的规则、检测到的违规数量以及每项违规的具体信息。

1. 从主菜单中选择 Tools » Design Rule Check 命令，打开 Design Rule Checker 对话框。

2. 在对话框的 Report Options 页面上，确保已启用 Create Report File 选项。

   

3. 在对话框的 Rules to Check 页面上，右键单击表格区域并选择 Batch DRC - Used On 条目。

   

4. 禁用测试点规则的批量 DRC。为此，在树状列表中选择 Testpoint 部分，然后取消选中此类别中四种规则类型的 Batch 复选框。

   

5. 单击对话框底部的 按钮以运行 DRC。Design Rule Checker 对话框将关闭，随后会打开报告。报告将至少包含以下内容：

   • 4 项最小阻焊桥宽度违规——阻焊条带的最小宽度小于允许值。

   • 4 项间距约束违规——信号层上对象之间测得的电气间距值小于指定的最小值。

   
   报告的上半部分详细列出了已启用检查的规则以及检测到的违规数量。单击某条规则即可跳转并查看相应违规。

   
   报告的下半部分列出了每条被违反的规则，其后是违规对象列表。单击某个违规条目即可跳转到 PCB 上的相应对象。

   检测到的违规也会列在随之打开的 Messages 面板中。 

   

定位和解决违规

Main page: 查看和解决设计违规

作为设计人员，您需要在 PCB 中定位违规，确定其具体情况和实际超限程度，并找出最合适的解决方法。

解决间距违规

在本教程的设计中，晶体管封装的焊盘之间存在四项间距约束违规。有两种方法可以解决这些违规：

• 减小晶体管封装焊盘的尺寸，以增大焊盘之间的间距；或

• 配置约束，允许晶体管封装焊盘之间采用更小的间距。

由于 0.25 mm 的间距相当宽裕，而实际间距 (0.22 mm) 与此值非常接近，因此在这种情况下，较好的选择是配置规则以允许更小的间距。 此解决方案在这里是可行的，因为唯一另一个具有通孔焊盘的元件是连接器，其焊盘间距为 1 mm。如果情况并非如此，最佳解决方案就是添加第二条间距约束，仅针对晶体管焊盘，就像之前处理阻焊扩展规则时那样。

1. 单击设计空间顶部的 PCB 文档选项卡，将其设为当前活动文档。

2. 从主菜单中选择 Design » Constraint Manager 命令以打开约束管理器。 

3. 在约束管理器的 Clearances 视图中，单击间距矩阵中的 All Nets / All Nets 单元格。

4. 在底部的表格区域中，将 TH Pad – to – TH Pad 值更改为 0.22 mm。 为此，单击该单元格，输入 0.22，然后按 Enter。

   

   

    

5. 保存约束管理器中的更改 (File » Save to PCB)。

解决最小阻焊桥宽度违规

阻焊层是涂覆在电路板外表面的一层类似清漆的薄膜，为铜层提供保护和绝缘覆盖。阻焊层上会设置开窗，以便将元件和导线焊接到铜上。在 PCB 编辑器中，阻焊层上显示的对象正是这些开窗（请注意，阻焊层采用负片方式定义——您看到的对象会成为实际阻焊层中的开口）。

在制造过程中，可以采用不同的工艺涂覆阻焊层。成本最低的方法是通过掩膜将阻焊材料丝网印刷到电路板表面。为应对层对准偏差，阻焊开窗通常比焊盘大，这也体现在默认设计规则所采用的 4 mil（约 0.1 mm）扩展值中。

还有其他阻焊层制作工艺，可以实现更高的层对位精度和更精确的形状定义。如果采用这些工艺，阻焊扩展量可以更小，甚至为零。减小阻焊开窗可以降低出现阻焊桥违规或丝印到阻焊层间距违规的可能性。

阻焊桥违规。紫色表示各焊盘周围的阻焊扩展区域。

要解决此类阻焊问题，必须考虑成品电路板将采用的制造工艺。

例如，如果这是用于高价值产品的复杂多层板，那么很可能会采用高质量的阻焊工艺，从而允许使用较小的阻焊扩展量，甚至零扩展量。但是，像本教程中的电路板这样简单的双面板，更有可能作为低成本产品制造，因此需要使用低成本的阻焊工艺。这意味着，通过减小整块板的阻焊扩展量来解决阻焊桥违规并不是合适的方案。

与 PCB 设计的许多方面一样，解决方案在于有针对性地进行审慎权衡，以尽可能减小其影响。

要解决此违规，可以：

• 增大阻焊开窗，完全去除晶体管焊盘之间的阻焊材料；或者

• 减小可接受的最小阻焊桥宽度；或者

• 减小阻焊开窗，将阻焊桥加宽至可接受的宽度。

这是一项设计决策，需要根据您对元件以及将采用的制造和装配工艺的了解来做出。增大阻焊开窗以完全去除晶体管焊盘之间的阻焊桥，意味着这些焊盘之间形成焊锡桥连的可能性更高；而减小阻焊开窗仍会保留阻焊桥，其宽度可能符合要求，也可能不符合要求，同时还可能引入阻焊层与焊盘之间的对位问题。

在本教程中，您将结合使用第二种和第三种方案：将最小阻焊桥宽度减小到适合此电路板当前设置的值，同时减小阻焊扩展量，但仅针对晶体管焊盘。

1. 第一步是减小允许的阻焊桥宽度。单击约束管理器顶部的相应按钮，打开约束管理器的 All Rules 视图。

2. 在左侧树中，找到并选择 Manufacturing 类别中的 Solder Mask Sliver 规则类型，然后在主网格区域中选择名为 MinimumSolderMaskSliver 的现有规则。

3. 对于这样的设计，采用等于焊盘间距的值 0.22 mm（约 8.7 mil）是可以接受的。在规则的约束区域中，将 Minimum Solder Mask Sliver 值编辑为 0.22。

   

4. 下一步是添加一条仅适用于晶体管的阻焊扩展规则，将阻焊扩展量减小为零。这样，阻焊层开窗将与焊盘大小相同，使焊盘之间的阻焊桥宽度等于焊盘间距（0.22 mm）。单击左侧树中 Mask 类别下的 Solder Mask Expansion 规则类型，以显示此类型的现有规则。应该有一条名为 SolderMaskExpansion 的规则，其指定的扩展量为 0.1016 mm（4 mil）。

   

   由于只有晶体管焊盘存在违规，因此不应编辑此值，而是创建一条新规则。

5. 要添加新的阻焊扩展规则，请右键单击主网格区域中的空白处，然后从上下文菜单中选择 Add Custom Rule。系统将创建一条名为 SolderMaskExpansion_1 的新规则。

   

6. 双击主网格区域中新规则的名称，然后输入 SolderMaskExpansion_Transistor，以更改其名称。

7. 单击该规则，在约束管理器底部显示其设置。

8. 定义新规则的作用范围。可以使用查询构建器功能创建作用范围查询。单击 Object Match 字段旁的  按钮，然后选择 Open Query Builder 命令。在打开的 Building Query from Board 对话框中，从 Condition Type / Operator 列的下拉列表中选择 Associated with Footprint，然后从 Condition Value 列的下拉列表中选择 ONSC-TO-92-3-29-11。在对话框中单击 OK 后，查询 HasFootprint('ONSC-TO-92-3-29-11') 将显示在 Object Match 字段中。

   ❯ ❮ Javascript ID: Tutorial_CM_SolderMaskExpansion_New_Query_AD25_2

9. 将 Expansion top 和 Expansion bottom 的值设为 0。

   

10. 保存约束管理器中的更改（File » Save to PCB）。

11. 右键单击设计空间顶部的约束管理器选项卡，然后从上下文菜单中选择 Close Multivibrator.PcbDoc [Constraints] 命令，关闭约束管理器。

12. 右键单击 Projects 面板中的 PCB 文档条目，然后从上下文菜单中选择 Save，将 PCB 文档保存到本地。

解决违规后运行设计规则检查

现在，重新运行 DRC，确保所有违规均已解决。

1. 打开 Design Rule Checker 对话框（Tools » Design Rule Check），并确保已在 Report Options 页面上启用 Create Report File 选项。

2. 单击   按钮。

3. 系统将生成一份新报告，并在单独的文档选项卡中打开。确保其中不包含任何规则违规。

   

   如果存在违规，请先解决这些违规，然后重新生成报告。

4. 从项目中移除生成的 DRC 报告。该报告将在设计发布过程中生成。为此，请在 Projects 面板的 Generated\Documents 条目下找到报告文件，右键单击该文件，然后选择 Remove from Project 命令。在打开的 Remove from project 对话框中，选择 Delete file 选项。

   

5. 关闭当前打开的所有文档。为此，可以右键单击设计空间顶部的某个文档选项卡，然后从上下文菜单中选择 Close All Documents 命令。

6. 将项目保存到工作区。为此，请单击 Projects 面板中项目条目旁的 Save to Server 控件。 面板，在打开的 Save to Server 对话框的 Comment 字段中输入有意义的注释（例如， PCB design complete），然后单击 OK 按钮。