Thiết kế cho Điện tử in ấn

Thiết kế Điện tử In

Một bước tiến đầy hứng khởi trong thiết kế và phát triển sản phẩm điện tử là khả năng in trực tiếp mạch điện tử lên một đế nền, chẳng hạn như chi tiết nhựa đúc vốn sẽ trở thành một phần của sản phẩm.

❯ ❮ Javascript

Các slide này hiển thị góc nhìn 2D và 3D của một bố cục điện tử in mẫu. (Hình ảnh được cung cấp bởi "csi entwicklungstechnik" từ thiết kế của họ sử dụng TactoTek® In-Mold Structural Electronics).

Kỹ thuật triển khai định hướng bề mặt này được gọi là Printed Electronics. Mặc dù thuật ngữ Printed Electronics không mô tả thật chính xác công nghệ này, vì in không phải là kỹ thuật duy nhất được dùng để tạo ra nó, thuật ngữ này đã được chấp nhận rộng rãi trong ngành và sẽ được sử dụng trên trang này.

Hiện có nhiều phương pháp đang được phát triển để tạo ra điện tử in, bao gồm: in 3D với mực dẫn điện; các kỹ thuật dập có thể tạo ra cả dây dẫn lẫn các phần tử mạch đơn giản như transistor; và các kỹ thuật lắng đọng bằng laser có thể tạo nên các đường dẫn điện ở kích thước rất nhỏ với độ chính xác siêu cao.

Điện tử in sẽ trở thành một công nghệ then chốt, cho phép tích hợp điện tử vào những thị trường mới. Điện tử in tạo ra sự gắn kết chặt chẽ giữa mạch và sản phẩm. Từ một cảm biến mềm dẻo gắn trực tiếp lên cơ thể cho đến một chi tiết đúc đa cảm biến có hình đầu ngón tay cho phép bàn tay robot cầm một cốc nhựa mềm khi chất lỏng được rót vào, điện tử in sẽ mở ra các giải pháp đổi mới trong nhiều phân khúc thị trường. 

Công nghệ

Xét về what mà công nghệ này mang lại, bản chất vẫn không thay đổi - các linh kiện điện tử được kết nối với nhau thông qua các đường dẫn dẫn điện, tạo thành một mạch điện tử thực hiện chức năng hữu ích. Điểm khác biệt nằm ở phương pháp dùng để tạo nên mạch.

Công nghệ chế tạo theo từng lớp được dùng để tạo PCB truyền thống là một reductive process. Mỗi lớp dẫn điện bắt đầu như một tấm vật liệu dẫn liên tục, chẳng hạn như đồng, sau đó được ăn mòn đi, chỉ còn lại phần đồng tạo thành các đường dẫn dẫn điện theo yêu cầu. Đây cũng là một quy trình nhiều công đoạn, vì các lớp dẫn điện riêng lẻ được xếp chồng xen kẽ với các lớp cách điện, đồng thời áp dụng nhiều quy trình khoan và mạ sau đó.

Điện tử in là một additive process, trong đó các đường dẫn tín hiệu được in trực tiếp lên đế nền. Nếu một đường dẫn tín hiệu tiếp theo cần băng qua một đường dẫn hiện có, một mảng cách điện nhỏ sẽ được in trực tiếp tại vị trí cần thiết. Hoạt động như một cây cầu tí hon, nó cho phép đường dẫn tín hiệu mới được in đè qua đường dẫn hiện có mà không kết nối với nó. Ví dụ, nếu thiết kế sử dụng công nghệ DuPont InMold, mạch trước tiên được in lên một đế nhựa phẳng, sau đó được tạo hình nhiệt và ép phun thành hình dạng sản phẩm cuối cùng. 

Với điện tử in, đế nền bo mạch in sợi thủy tinh cứng truyền thống không còn cần thiết nữa. Thay vào đó, mạch được tạo trực tiếp như một phần của sản phẩm, và các dây dẫn cuối cùng sẽ đi theo hình dạng và đường nét bề mặt của sản phẩm. Vì dùng ít vật liệu hơn và ít lãng phí hơn, điện tử in cuối cùng sẽ trở thành một phương pháp tiết kiệm chi phí hơn so với PCB truyền thống trong nhiều trường hợp. 

Thiết kế Điện tử In trong Altium Designer

Ngoài đế nền mà thiết kế được in lên, trong một sản phẩm điện tử in không có các lớp vật lý - các đường dẫn dẫn điện được in trực tiếp lên đế nền. Ở những nơi thiết kế yêu cầu các đường dẫn băng chéo nhau, một mảng nhỏ vật liệu điện môi sẽ được in tại vị trí đó, mở rộng đủ vượt ra ngoài vùng giao chéo để đạt được mức cách ly cần thiết giữa các tín hiệu khác nhau. 

Các đầu ra cần thiết để điều khiển quy trình in được tạo bằng định dạng đầu ra tiêu chuẩn, chẳng hạn như Gerber.

Các đầu ra sẽ bao gồm một tệp cho:

• Từng lượt in dẫn điện - về cơ bản giống như một lớp đi dây đồng trong PCB truyền thống
• Từng lượt in điện môi - vì các mảng điện môi được in ra, hình dạng của chúng cũng được xác định trong một tệp đầu ra, chẳng hạn như tệp Gerber.

Xác định Chồng lớp

Vậy nhiều lượt in này được xác định như thế nào trong trình biên tập PCB? Trong điện tử in, mỗi lượt in cần một tệp đầu ra, vì vậy thay vì xem đó là một chuỗi các lớp đồng được ngăn cách bởi các lớp điện môi, hãy xem đó là một tập hợp các lượt in, trong đó mỗi lượt là một lớp mực dẫn điện hoặc một lớp mực không dẫn điện.

Để tạo một thiết kế điện tử in, trước tiên hãy tạo một PCB mới bằng File » New » PCB từ menu chính.

Việc cấu hình một bo mạch mới thành thiết kế điện tử in được thực hiện trong Layer Stack Manager. Chọn Design » Layer Stack Manager từ menu chính để truy cập Layer Stack Manager. Sử dụng danh sách thả xuống  rồi chọn Printed Electronics hoặc chọn Tools » Features » Printed Electronics từ menu chính.

Một PCB mới mặc định có hai lớp đồng, được ngăn cách bởi một lớp điện môi.

Khi tính năng Printed Electronics được bật, lớp điện môi giữa hai lớp đồng sẽ biến mất. Tại sao? Bởi vì điện tử in yêu cầu một tệp đầu ra cho mỗi lớp, nên các lớp điện môi không được sử dụng vì chúng không được dùng để tạo tệp đầu ra.

Khi tính năng Printed Electronics được bật, lớp điện môi sẽ bị loại bỏ.

Thay vào đó, các lớp không dẫn điện sẽ được thêm vào. Các hình điện môi, gọi là patch, có thể được xác định thủ công hoặc tự động trên các lớp này ở bất cứ nơi nào các đường tín hiệu cần băng qua nhau trên các lớp dẫn điện.

Non-ConductiveCác lớp có thể được chèn giữa các lớp Conductive , và các patch điện môi được xác định trên đó.
Bấm chuột phải vào một lớp để chèn lớp phía trên hoặc phía dưới, di chuyển lớp lên hoặc xuống, hoặc xóa lớp. Điện tử in không sử dụng Bottom Solder hoặc Bottom Overlay; các lớp này đã bị loại bỏ.

Sau khi đã thêm các lớp, hãy thiết lập thuộc tính vật liệu cho từng lớp.

Sử dụng nút dấu ba chấm để chọn vật liệu dùng cho từng lớp in.

Lựa chọn Vật liệu

Vật liệu được sử dụng trong cả thiết kế PCB truyền thống và thiết kế điện tử in được chọn trong Material Library của Layer Stack Manager.

Khi Layer Stack Manager đang mở, sử dụng lệnh Tools » Material Library để mở hộp thoại Altium Material Library.

• Hộp thoại Altium Material Library bao gồm vật liệu cho cả lớp dẫn điện và lớp không dẫn điện.
• Có thể định nghĩa vật liệu mới trong thư viện, nhấp nút New ở cuối hộp thoại. Nếu tạo các vật liệu do người dùng định nghĩa, chúng có thể được lưu vào và tải từ một thư viện vật liệu do người dùng định nghĩa.
• Để chọn vật liệu cho một lớp cụ thể, nhấp vào điều khiển dấu ba chấm () trong ô Material của lớp đó trong Layer Stack Manager. Hộp thoại Select Material sẽ mở ra, chỉ hiển thị các vật liệu phù hợp với loại lớp đó. Chọn vật liệu cần thiết rồi nhấp OK.

Bảng Thuộc tính

Khi tab Printed Electronics Stackup của tài liệu Layer Stack đang hoạt động, bảng Properties cho phép bạn chỉnh sửa và cấu hình các thuộc tính lớp của Layer Stack cho một thiết kế in.

• Layer
  • Name – tên của lớp.
  • Manufacturer – nhà sản xuất của lớp.
  • Material – vật liệu của lớp. Có thể được định nghĩa sẵn trong Altium Material Library dialog (Tools » Material Library) tại trường Constructions, hoặc do người dùng định nghĩa trong Layer Stack. Nhấp để mở Select Material dialog nhằm chọn vật liệu mong muốn cho lớp hiện được chọn trong chồng lớp.
  • Thickness – độ dày của lớp tín hiệu.
  • Dk – đây là Hằng số Điện môi (cũng được gọi là εr trong điện từ học). Nó biểu thị điện thẩm tương đối của vật liệu cách điện, tức khả năng lưu trữ năng lượng điện trong điện trường. Đối với mục đích cách điện, vật liệu có hằng số điện môi thấp sẽ tốt hơn và trong các ứng dụng RF, hằng số điện môi cao hơn có thể là điều mong muốn. Ngoài ra, hằng số điện môi tương đối càng thấp thì hiệu năng của vật liệu càng gần với không khí. Thuộc tính này rất quan trọng để đáp ứng yêu cầu trở kháng của một số đường truyền nhất định.
  • Df – đây là Hệ số Tổn hao. Nó cho biết hiệu quả của vật liệu cách điện bằng cách thể hiện tốc độ tổn thất năng lượng đối với một chế độ dao động nhất định, chẳng hạn dao động cơ học, điện hoặc điện cơ. Nói cách khác, đây là thuộc tính của vật liệu mô tả mức năng lượng truyền qua bị vật liệu hấp thụ. Loss tangent càng lớn thì mức hấp thụ năng lượng vào vật liệu càng cao. Thuộc tính này ảnh hưởng trực tiếp đến suy hao tín hiệu ở tốc độ cao.
  • Frequency – đây là tần số mà vật liệu được kiểm tra và giá trị mà Dk / Df tương ứng với một tần số nhất định. Tần số cũng được lấy từ các tài liệu tham chiếu vật liệu.
  • Description – nhập mô tả có ý nghĩa.
  • Color – đây là màu yêu cầu của solder mask. Nhấp để mở danh sách thả xuống để thiết lập/thay đổi màu.
  • Solid – Không áp dụng
  • Material Frequency – Không áp dụng
  • GlassTransTemp – đây là Nhiệt độ Chuyển hóa Thủy tinh (còn gọi là T_G) và là nhiệt độ tại đó nhựa chuyển từ trạng thái giống thủy tinh sang trạng thái vô định hình, làm thay đổi hành vi cơ học của nó, ví dụ như tốc độ giãn nở.
  • Note – nhập bất kỳ ghi chú liên quan nào cho lớp.
  • Comment – nhập bất kỳ nhận xét cần thiết nào cho lớp.
• Board
  • Library Compliance – khi được bật, với mỗi lớp đã được chọn từ Material Library, các thuộc tính hiện tại của lớp sẽ được kiểm tra đối chiếu với các giá trị trong định nghĩa vật liệu đó trong thư viện.
  • Layers – số lượng lớp dẫn điện.
  • Dielectrics – số lượng lớp điện môi.
  • Conductive Thickness – đây là tổng độ dày của tất cả các lớp tín hiệu và lớp plane (tất cả các lớp đồng hoặc lớp dẫn điện).
  • Dielectric Thickness – độ dày của (các) lớp điện môi.
  • Total Thickness – tổng độ dày của bo mạch hoàn thiện.
• Other

Roughness – hiển thị độ nhám của các lớp dẫn điện.

• Model Type – mô hình ưu tiên để tính toán tác động của độ nhám bề mặt (tham khảo các bài viết bên dưới để biết thêm thông tin về các mô hình khác nhau). Áp dụng cho tất cả các lớp đồng trong chồng lớp.
• Surface Roughness – giá trị độ nhám bề mặt (có thể lấy từ nhà chế tạo của bạn). Nhập giá trị từ 0 đến 10µm, mặc định là 0.1µm
• Roughness Factor – đặc trưng cho mức tăng tổn hao dây dẫn tối đa dự kiến do ảnh hưởng của độ nhám. Nhập giá trị từ 1 đến 100, mặc định là 2.

Đi dây các Net

• Các net trong thiết kế điện tử in được đi dây theo cách giống như PCB truyền thống, bằng lệnh Interactive Routing.
• Việc chuyển giữa các lớp dẫn điện được thực hiện bằng các phím + và - trên bàn phím số, hoặc phím tắt Ctrl+Shift+Wheelroll. Khi bạn thay đổi lớp trong lúc đi dây, một via sẽ được thêm vào; thuộc tính của via được xác định bởi quy tắc thiết kế Routing Via Style tương ứng.

Có Cần Via Không?

Phần mềm cần đặt một via để duy trì kết nối của net trong quá trình đi dây, đồng thời cũng để quản lý kết nối khi đường đi dây được chỉnh sửa bằng thao tác đẩy hoặc kéo. Via không cần thiết cho kết nối giữa các lớp, phần mềm giả định rằng các track chồng lấp trên các lớp khác nhau là có kết nối.

Tăng Độ dày Đường đi dây

Nếu cần, độ dày đường đi dây có thể được bồi thêm, ví dụ để triển khai một cấu trúc như anten in. Điều này được thực hiện bằng cách đặt nhiều đường đi dây chồng lên nhau trên các lớp dẫn điện khác nhau.

Thêm Hình Điện môi

Sau khi các net đã được đi dây, bước tiếp theo là tạo các patch điện môi cần thiết để tách các điểm giao chéo giữa các net khác nhau. Các hình điện môi được xác định trên các lớp không dẫn điện. Chúng có thể được định nghĩa thủ công hoặc được tạo tự động bằng Dielectric Shapes Generator.

Trình tạo Hình Điện môi

Phần mềm cũng bao gồm một Dielectric Shapes Generator tự động. Ý tưởng ở đây là trước tiên hoàn tất việc đi dây theo yêu cầu trên các lớp dẫn điện, đặt via để chuyển giữa các lớp.

Khi việc đi dây đã hoàn tất, chạy lệnh Tools » Printed Electronics » Generate Dielectric Patterns để mở hộp thoại Dielectric Shapes Generator. Khi Dielectric Shapes Generator được chạy, nó sẽ xóa tất cả các hình trên lớp đích, rồi tạo lại chúng. Nếu các hình đã được định nghĩa thủ công, hãy khóa chúng trước khi chạy Dielectric Shapes Generator.

Kết nối Net và Kiểm tra Quy tắc Thiết kế

DRC trực tuyến không được hỗ trợ khi chồng lớp được cấu hình là Printed Electronics do logic khác biệt được dùng để xác định các điều kiện vi phạm; chẳng hạn như các net băng chéo trên các lớp khác nhau bị gắn cờ là ngắn mạch. Sau khi việc đi dây hoàn tất và các patch cách ly đã được xác định, hãy nhấp nút Run Design Rule Check trong hộp thoại Design Rule Checker (Tools » Design Rule Check) để thực hiện DRC hàng loạt.

Lưu ý về kết nối net và Kiểm tra Quy tắc Thiết kế:

• Khi một net cần chuyển sang lớp dẫn điện khác, hãy chèn một via. Điều này đảm bảo các đoạn track được xử lý chính xác nếu đường đi dây bị kéo hoặc đẩy.
• Các track chạm nhau/băng qua nhau trên các lớp khác nhau được xem là có kết nối. Nếu chúng thuộc cùng một net thì điều này không bị gắn cờ là net bị đứt, nếu chúng thuộc các net khác nhau thì sẽ bị gắn cờ là ngắn mạch.
• Cần có một hình điện môi để cách ly các track chạm nhau/băng qua nhau; hình này được đặt trên một lớp không dẫn điện. Hình điện môi có thể được đặt thủ công hoặc bằng Dielectric Shape Generator. Hình điện môi phải mở rộng vượt ra ngoài mép của các track giao chéo đủ để đáp ứng quy tắc thiết kế clearance constraint tương ứng.
• Đối với thiết kế điện tử in, việc kiểm tra quy tắc thiết kế cho ngắn mạch, vi phạm khoảng hở và net chưa đi dây hoạt động như mô tả bên dưới.

Quy tắc Thiết kế Ngắn mạch

Trong thiết kế Printed Electronics, khi các net khác nhau giao chéo trên các lớp khác nhau, chúng sẽ bị gắn cờ là ngắn mạch. Các điểm giao chéo này được cách ly bằng cách đặt một patch điện môi trên một lớp không dẫn điện.

Quy tắc Thiết kế Khoảng hở

Khoảng hở giữa net với net được kiểm tra trên tất cả các lớp, không chỉ trên cùng một lớp.

Net Chưa đi dây

Việc chuyển lớp không yêu cầu via, bộ phân tích net sẽ nhận biết rằng net không bị đứt.