Проверка проекта печатной платы

Редактор печатных плат — это среда проектирования, управляемая правилами, в которой можно задавать множество типов проектных ограничений, проверяемых для обеспечения целостности платы. Функция онлайн-DRC отслеживает включенные правила во время работы и сразу подсвечивает любые обнаруженные нарушения. Кроме того, можно запустить пакетный DRC для проверки соответствия проекта правилам и формирования отчета, в котором перечислены включенные правила и все обнаруженные нарушения.

Ранее в этом руководстве вы рассмотрели и настроили некоторые проектные ограничения, включая электрический зазор, ширину трассировки и стиль переходных отверстий. Помимо них, при создании новой платы автоматически задается ряд других правил проектирования.

Настройка и запуск проверки правил проектирования (DRC)

Main page: Настройка и запуск DRC

Проверка проекта на нарушения выполняется запуском проверки правил проектирования (DRC). И онлайн-, и пакетный DRC настраиваются в диалоговом окне Design Rule Checker, которое открывается командой Tools » Design Rule Check из главного меню. В диалоге доступны общие параметры формирования отчета (Report Options – ) и возможность настроить проверку конкретных типов правил (Rules to Check – ).

Проверка правил запускается нажатием кнопки  в нижней части диалога. DRC выполняется, после чего открывается панель Messages со списком всех обнаруженных нарушений. Если в диалоге включена опция Create Report File, в отдельной вкладке документа откроется Design Rule Verification Report. В отчете перечислены правила, включенные для проверки, количество обнаруженных нарушений и подробные сведения по каждому нарушению.

1. Выберите команду Tools » Design Rule Check в главном меню, чтобы открыть диалог Design Rule Checker.

2. На странице Report Options диалога убедитесь, что включена опция Create Report File.

   

3. На странице Rules To Check диалога щелкните правой кнопкой мыши в области таблицы и выберите пункт Batch DRC - Used On.

   

4. Отключите пакетный DRC для правил тестпоинтов. Для этого выберите раздел Testpoint в дереве и снимите флажки Batch для четырех типов правил в этой категории.

   

5. Нажмите кнопку в нижней части диалога, чтобы запустить DRC. Диалог Design Rule Checker закроется, и откроется отчет. В нем будет (как минимум):

   • 4 нарушения Minimum Solder Mask Sliver — минимальная ширина полоски паяльной маски меньше допустимого значения.

   • 4 нарушения Clearance Constraint — измеренный электрический зазор между объектами на сигнальных слоях меньше заданного минимального значения.

   
   В верхней части отчета перечислены правила, включенные для проверки, и количество обнаруженных нарушений. Щелкните по правилу, чтобы перейти к соответствующим нарушениям и изучить их.

   
   В нижней части отчета показано каждое нарушаемое правило, а затем список объектов-нарушителей. Щелкните по записи нарушения, чтобы перейти к этому объекту на плате.

   Обнаруженные нарушения также будут перечислены на открывшейся панели Messages. 

   

Поиск и устранение нарушений

Main page: Анализ и устранение проектных нарушений

Как разработчик, вы должны найти нарушение на плате, определить его состояние и величину фактического отклонения, а затем выбрать наиболее подходящий способ устранения.

Устранение нарушений зазора (Clearance)

В учебном проекте есть четыре нарушения ограничения Clearance между площадками посадочных мест транзисторов. Есть два способа устранить эти нарушения:

• Уменьшить размер площадок посадочного места транзистора, чтобы увеличить зазор между площадками, или

• Настроить ограничение так, чтобы допускался меньший зазор между площадками посадочного места транзистора.

Поскольку зазор 0,25 мм довольно велик, а фактический зазор близок к этому значению (0,22 мм), хорошим выбором в данной ситуации будет настроить правила на меньший допустимый зазор. Это решение приемлемо, потому что единственный другой компонент со сквозными площадками — разъем, у которого шаг между площадками 1 мм. Если бы это было не так, лучшим решением было бы добавить второе ограничение зазора, нацеленное только на площадки транзисторов, как это было сделано для правил расширения паяльной маски.

1. Щелкните вкладку документа PCB в верхней части рабочей области, чтобы сделать ее активным документом.

2. Выберите команду Design » Constraint Manager в глав ном меню, чтобы открыть Constraint Manager.

3. В представлении Clearances в Constraint Manager щелкните ячейку All Nets / All Nets в матрице зазоров.

4. Измените значение TH Pad – to – TH Pad на 0,22 мм в области таблицы внизу. Для этого щелкните ячейку, введите 0.22 и нажмите Enter.

    

    

    

    

    

   

   

    

5. Сохраните изменения в Constraint Manager (File » Save to PCB).

Устранение нарушений Minimum Solder Mask Sliver

Паяльная маска — это тонкий, лакоподобный слой, наносимый на внешнюю поверхность платы и обеспечивающий защитное и изолирующее покрытие меди. В маске формируются окна для компонентов и проводников, которые должны быть припаяны к меди. Именно эти окна отображаются как объекты на слое паяльной маски в редакторе PCB (обратите внимание, что слой паяльной маски задан в негативе — объекты, которые вы видите, становятся отверстиями в реальной паяльной маске).

При изготовлении паяльная маска наносится разными способами. Самый дешевый подход — нанести ее шелкографией на поверхность платы через трафарет. Чтобы учесть возможные проблемы совмещения слоев, окна маски обычно делают больше площадок, что отражено в значении расширения 4 mil (~0,1 мм), используемом в правиле по умолчанию.

Существуют и другие технологии нанесения паяльной маски, обеспечивающие более высокое качество совмещения слоев и более точное формирование контуров. При использовании таких технологий расширение паяльной маски может быть меньше или даже равно нулю. Уменьшение окна маски снижает вероятность появления «перемычек» паяльной маски (slivers) или нарушений зазора между шелкографией и паяльной маской.

Нарушение solder mask sliver. Фиолетовым показано расширение паяльной маски вокруг каждой площадки.

Нарушения такого типа, как проблемы с паяльной маской, нельзя устранять без учета технологии изготовления, которая будет применяться для производства готовой платы.

Например, если бы это была сложная многослойная плата для дорогого изделия, то, вероятно, применялась бы высококачественная технология паяльной маски, допускающая малое или нулевое расширение. Однако простая двусторонняя плата, как в этом руководстве, скорее всего будет изготавливаться как недорогой продукт, что требует применения недорогой технологии паяльной маски. Это означает, что устранение нарушений solder mask sliver путем уменьшения расширения паяльной маски для всей платы — неподходящее решение.

Как и во многих аспектах проектирования PCB, решение заключается в том, чтобы осознанно и точечно выбирать компромиссы, минимизируя их влияние.

Чтобы устранить это нарушение, вы можете:

• Увеличить окно паяльной маски, чтобы полностью убрать маску между площадками транзистора, или

• Уменьшить минимально допустимую ширину перемычки (sliver), или

• Уменьшите раскрытие маски, чтобы увеличить перемычку (sliver) до приемлемой ширины.

Это проектное решение, которое принимается с учетом ваших знаний о компоненте и о технологиях изготовления и сборки, которые будут использоваться. Если раскрыть маску так, чтобы полностью убрать перемычку маски между площадками транзистора, возрастает вероятность образования перемычек припоя между этими площадками. В то же время уменьшение раскрытия маски оставит перемычку, которая может быть приемлемой или нет, а также добавит вероятность проблем с совмещением маски относительно площадок (registration).

В этом руководстве вы выполните комбинацию второго и третьего вариантов: уменьшите минимально допустимую ширину перемычки до значения, подходящего для настроек, используемых на этой плате, а также уменьшите расширение маски, но только для площадок транзистора.

1. Первый шаг — уменьшить допустимую ширину перемычки. Откройте All Rules представление Constraint Manager, нажав соответствующую кнопку в верхней части Constraint Manager.

2. В дереве слева найдите и выберите тип правила Solder Mask Sliver в категории Manufacturing, затем в основной области таблицы выберите существующее правило с именем MinimumSolderMaskSliver .

3. Значение, равное расстоянию между площадками 0,22 мм (~8,7 mil), будет приемлемым для такого проекта. Измените значение Minimum Solder Mask Sliver на 0.22 в области ограничений (constraint) этого правила.

   

4. Следующий шаг — добавить правило расширения маски только для транзисторов, которое уменьшает расширение маски до нуля. Это означает, что окно в паяльной маске будет того же размера, что и площадка, а ширина перемычки паяльной маски между площадками станет равной расстоянию между площадками (0,22 мм). Щелкните по типу правила Solder Mask Expansion в категории Mask в дереве слева, чтобы отобразить существующие правила этого типа. Должно быть одно правило с именем SolderMaskExpansion , которое задает значение расширения 0,1016 мм (4 mil).

   

   Поскольку нарушение есть только у площадок транзистора, вы не будете редактировать это значение. Вместо этого вы создадите новое правило.

5. Чтобы добавить новое правило Solder Mask Expansion, щелкните правой кнопкой мыши по свободному месту в основной области таблицы и выберите Add Custom Rule в контекстном меню. Будет создано новое правило с именем SolderMaskExpansion_1.

   

6. Дважды щелкните имя нового правила в основной области таблицы и введите SolderMaskExpansion_Transistor , чтобы изменить его имя.

7. Щелкните по правилу, чтобы отобразить его настройки в нижней части Constraint Manager.

8. Задайте область действия (scope) нового правила. Запрос области действия можно создать с помощью функции Query Builder. Нажмите кнопку  рядом с полем Object Match и выберите команду Open Query Builder. В открывшемся диалоговом окне Building Query from Board выберите Associated with Footprint из выпадающего списка в столбце Condition Type / Operator, затем выберите ONSC-TO-92-3-29-11 из выпадающего списка в столбце Condition Value . После нажатия OK в диалоговом окне запрос HasFootprint('ONSC-TO-92-3-29-11') появится в поле Object Match .

   ❯ ❮ Javascript ID: Tutorial_CM_SolderMaskExpansion_New_Query_AD25_2

9. Задайте значения 0 для Expansion top и Expansion bottom .

   

10. Сохраните изменения в Constraint Manager (File » Save to PCB).

11. Закройте Constraint Manager, щелкнув правой кнопкой мыши по его вкладке в верхней части рабочей области и выбрав команду Close Multivibrator.PcbDoc [Constraints] в контекстном меню.

12. Сохраните документ PCB локально, щелкнув правой кнопкой мыши по его записи в панели Projects и выбрав Save в контекстном меню.

Запуск проверки правил (DRC) после устранения нарушений

Теперь повторно запустите DRC, чтобы убедиться, что все нарушения устранены.

1. Откройте диалоговое окно Design Rule Checker (Tools » Design Rule Check) и убедитесь, что опция Create Report File включена на странице Report Options.

2. Нажмите   кнопку .

3. Будет сформирован новый отчет и открыт в отдельной вкладке документа. Убедитесь, что он не содержит нарушений правил.

   

   Если нарушения есть, устраните их, затем сформируйте отчет снова.

4. Удалите сгенерированный отчет DRC из проекта. Он будет создан в процессе выпуска (design release). Для этого найдите файл отчета под записью Generated\Documents в панели Projects, щелкните по нему правой кнопкой мыши и выберите команду Remove from Project. В открывшемся диалоговом окне Remove from project выберите опцию Delete file.

   

5. Закройте все документы, которые сейчас открыты. Это можно сделать, щелкнув правой кнопкой мыши по вкладке документа в верхней части рабочей области и выбрав команду Close All Documents в контекстном меню.

6. Сохраните проект в Workspace. Для этого нажмите элемент управления Save to Server рядом с записью проекта в панели Projects , введите осмысленный комментарий в поле Comment в открывшемся диалоговом окне Save to Server (например, PCB design complete), затем нажмите кнопку OK .