Проверка проекта печатной платы

Редактор PCB представляет собой среду проектирования, управляемую правилами, в которой можно задавать множество типов проектных ограничений, проверяемых для обеспечения целостности вашей платы. Функция online DRC отслеживает включенные правила в процессе работы и немедленно выделяет любые обнаруженные нарушения проекта. Кроме того, можно запустить пакетную проверку DRC, чтобы убедиться, что проект соответствует правилам, и сформировать отчет с описанием включенных правил и всех обнаруженных нарушений.

Ранее в этом руководстве вы рассмотрели и настроили некоторые проектные ограничения, включая электрический зазор, ширину трассировки и стиль переходных отверстий. Помимо них, при создании новой платы автоматически определяется ряд других правил проектирования.

Настройка и запуск проверки Design Rule Check (DRC)

Main page: Настройка и запуск DRC

Проект проверяется на наличие нарушений путем запуска проверки design rule check (DRC). И online DRC, и пакетная DRC настраиваются в диалоговом окне Design Rule Checker, которое открывается командой Tools » Design Rule Check из главного меню.

Проверка design rule check запускается нажатием кнопки  в нижней части диалогового окна. DRC выполняется, после чего открывается панель Messages со списком всех обнаруженных нарушений. Если в диалоговом окне включен параметр Create Report File, в отдельной вкладке документа откроется Design Rule Verification Report. В отчете приводятся правила, включенные для проверки, количество обнаруженных нарушений и подробные сведения по каждому нарушению.

1. Выберите в главном меню команду Tools » Design Rule Check, чтобы открыть диалоговое окно Design Rule Checker.

2. На странице Report Options диалогового окна убедитесь, что параметр Create Report File включен.

    

    

    

    

    

   

3.  

    

    

    

    

   На странице Rules to Check диалогового окна щелкните правой кнопкой мыши в области сетки и выберите пункт Batch DRC - Used On.

   

4. Отключите пакетную DRC для правил testpoint. Для этого выберите в дереве раздел Testpoint и снимите флажки Batch для четырех типов правил в этой категории.

    

    

    

    

    

   

5. Нажмите кнопку в нижней части диалогового окна, чтобы запустить DRC. Диалоговое окно Design Rule Checker закроется, и откроется отчет. Он будет содержать (как минимум):

   • 4 нарушения Minimum Solder Mask Sliver — минимальная ширина полоски паяльной маски меньше допустимого значения.

   • 4 нарушения Clearance Constraint — измеренное значение электрического зазора между объектами на сигнальных слоях меньше заданного минимального значения.

   
   Верхний раздел отчета содержит сведения о правилах, включенных для проверки, и количестве обнаруженных нарушений. Щелкните по правилу, чтобы перейти к соответствующим нарушениям и просмотреть их.

   
   Нижний раздел отчета показывает каждое нарушаемое правило, за которым следует список проблемных объектов. Щелкните по записи нарушения, чтобы перейти к этому объекту на PCB.

   Обнаруженные нарушения также будут перечислены на открывшейся панели Messages. 

   

Поиск и устранение нарушений

Main page: Анализ и устранение проектных нарушений

Как разработчику, вам необходимо найти нарушение на PCB, определить его характер и степень отклонения, а также выбрать наиболее подходящий способ его устранения.

Устранение нарушений Clearance

В учебном проекте присутствуют четыре нарушения ограничения Clearance между контактными площадками посадочных мест транзисторов. Есть два способа устранить эти нарушения:

• Уменьшить размер контактных площадок посадочных мест транзисторов, чтобы увеличить зазор между ними, или

• Настроить ограничение так, чтобы допускался меньший зазор между контактными площадками посадочных мест транзисторов.

Поскольку зазор 0,25 мм является довольно большим, а фактический зазор очень близок к этому значению (0,22 мм), в данной ситуации хорошим решением будет настроить правила на допуск меньшего зазора. Это решение приемлемо здесь, поскольку единственный другой компонент со сквозными контактными площадками — это разъем, у которого площадки расположены на расстоянии 1 мм друг от друга. Если бы это было не так, лучшим решением было бы добавить второе ограничение clearance, нацеленное только на транзисторные площадки, как это было сделано для правил расширения паяльной маски.

1. Щелкните вкладку документа PCB в верхней части рабочего пространства, чтобы сделать его активным документом.

2. Выберите в главном меню команду Design » Constraint Manager, чтобы открыть Constraint Manager.

3. В представлении Clearances окна Constraint Manager щелкните ячейку All Nets / All Nets в матрице clearance.

4. Измените значение TH Pad – to – TH Pad на 0.22 mm в области сетки внизу. Для этого щелкните ячейку, введите 0.22 и нажмите Enter.

   

   

    

5. Сохраните изменения в Constraint Manager (File » Save to PCB).

Устранение нарушений Minimum Solder Mask Sliver

Паяльная маска — это тонкий лакоподобный слой, наносимый на внешнюю поверхность платы и обеспечивающий защитное и изолирующее покрытие для меди. В маске создаются отверстия для компонентов и проводников, которые должны припаиваться к меди. Именно эти отверстия отображаются как объекты на слое паяльной маски в PCB-редакторе (обратите внимание, что слой паяльной маски задается в негативе — объекты, которые вы видите, становятся отверстиями в реальной паяльной маске).

При изготовлении паяльная маска наносится различными способами. Самый недорогой подход — это нанесение шелкографией на поверхность платы через маску. Чтобы компенсировать возможные проблемы совмещения слоев, отверстия в маске обычно делают больше контактных площадок, что отражено в значении расширения 4 mil (~0,1 мм), используемом в правиле проектирования по умолчанию.

Существуют и другие методы нанесения паяльной маски, обеспечивающие более качественное совмещение слоев и более точное формирование контуров. Если используются такие методы, расширение паяльной маски может быть меньше или даже равно нулю. Уменьшение окна маски снижает вероятность появления узких перемычек паяльной маски или нарушений зазора между шелкографией и паяльной маской.

Нарушение, связанное с узкой перемычкой паяльной маски. Фиолетовым цветом показано расширение паяльной маски вокруг каждой контактной площадки.

Нарушения такого рода, как эти проблемы с паяльной маской, нельзя устранить без учета технологии изготовления, которая будет использоваться для производства готовой платы.

Например, если бы это была сложная многослойная плата для дорогостоящего изделия, то, вероятно, применялась бы высококачественная технология паяльной маски, допускающая малое или нулевое расширение паяльной маски. Однако простая двусторонняя плата, как плата в этом руководстве, с большей вероятностью будет изготавливаться как недорогое изделие, требующее применения недорогой технологии паяльной маски. Это означает, что устранение нарушений узкой перемычки паяльной маски путем уменьшения расширения паяльной маски для всей платы не является подходящим решением.

Как и во многих аспектах проектирования PCB, решение заключается в продуманном выборе компромиссов, чтобы целенаправленно минимизировать их влияние.

Чтобы устранить это нарушение, можно:

• Увеличить окно паяльной маски, чтобы полностью убрать маску между выводами транзистора, или

• Уменьшить минимально допустимую ширину перемычки, или

• Уменьшить окно маски, чтобы расширить перемычку до допустимой ширины.

Это проектное решение принимается с учетом ваших знаний о компоненте, а также о технологии изготовления и сборки, которая будет использоваться. Открытие маски с полным удалением перемычки маски между выводами транзистора означает более высокую вероятность образования паяных перемычек между этими выводами, тогда как уменьшение окна маски все же оставит перемычку, которая может быть или не быть допустимой, а также внесет риск проблем совмещения маски с площадкой.

В этом руководстве вы выполните комбинацию второго и третьего вариантов: уменьшите минимальную ширину перемычки до значения, подходящего для настроек, используемых на этой плате, а также уменьшите расширение маски, но только для выводов транзистора.

1. Первый шаг — уменьшить допустимую ширину перемычки. Откройте представление All Rules в Constraint Manager, нажав соответствующую кнопку в верхней части Constraint Manager.

2. В дереве слева найдите и выберите тип правила Solder Mask Sliver в категории Manufacturing, затем выберите существующее правило с именем MinimumSolderMaskSliver в основной области таблицы.

3. Значение, равное расстоянию между площадками 0,22 мм (~8,7 mil), будет приемлемым для такого проекта. Измените значение Minimum Solder Mask Sliver на 0.22 в области ограничений правила.

   

4. Следующий шаг — добавить правило расширения маски только для транзисторов, уменьшающее расширение маски до нуля. Это будет означать, что окно в паяльной маске будет того же размера, что и площадка, а ширина перемычки паяльной маски между площадками станет равной расстоянию между площадками (0,22 мм). Нажмите на тип правила Solder Mask Expansion в категории Mask в дереве слева, чтобы отобразить существующие правила этого типа. Должно быть одно правило с именем SolderMaskExpansion , задающее значение расширения 0,1016 мм (4 mil).

   

   Поскольку нарушение относится только к площадкам транзистора, вы не будете изменять это значение. Вместо этого вы создадите новое правило.

5. Чтобы добавить новое правило Solder Mask Expansion, щелкните правой кнопкой мыши в свободном месте основной области таблицы и выберите Add Custom Rule в контекстном меню. Будет создано новое правило с именем SolderMaskExpansion_1.

   

6. Дважды щелкните по имени нового правила в основной области таблицы и введите SolderMaskExpansion_Transistor , чтобы изменить его имя.

7. Щелкните по правилу, чтобы отобразить его настройки в нижней части Constraint Manager.

8. Задайте область действия нового правила. Запрос области действия можно создать с помощью функции Query Builder. Нажмите кнопку   рядом с полем Object Match  и выберите команду Open Query Builder. В открывшемся диалоговом окне Building Query from Board выберите Associated with Footprint из раскрывающегося списка в столбце Condition Type / Operator, затем выберите ONSC-TO-92-3-29-11 из раскрывающегося списка в столбце Condition Value . После нажатия OK в диалоговом окне запрос HasFootprint('ONSC-TO-92-3-29-11') появится в поле Object Match .

   ❯ ❮ Javascript ID: Tutorial_CM_SolderMaskExpansion_New_Query_AD25_2

9. Установите значения 0 для Expansion top и Expansion bottom .

   

10. Сохраните изменения в Constraint Manager (File » Save to PCB).

11. Закройте Constraint Manager, щелкнув правой кнопкой мыши по его вкладке в верхней части рабочей области и выбрав команду Close Multivibrator.PcbDoc [Constraints] в контекстном меню.

12. Сохраните PCB-документ локально, щелкнув правой кнопкой мыши по его записи на панели Projects и выбрав Save в контекстном меню.

Запуск проверки правил проектирования после устранения нарушений

Теперь повторно запустите DRC, чтобы убедиться, что все нарушения устранены.

1. Откройте диалоговое окно Design Rule Checker (Tools » Design Rule Check) и убедитесь, что параметр Create Report File включен на странице Report Options.

2. Нажмите  кнопку .

3. Будет создан новый отчет, который откроется в отдельной вкладке документа. Убедитесь, что в нем нет нарушений правил.

   

   Если нарушения есть, устраните их, затем снова сформируйте отчет.

4. Удалите созданный отчет DRC из проекта. Он будет сформирован в процессе выпуска проекта. Для этого найдите файл отчета в записи Generated\Documents на панели Projects, щелкните по нему правой кнопкой мыши и выберите команду Remove from Project. В открывшемся диалоговом окне Remove from project выберите параметр Delete file.

   

5. Закройте все открытые в данный момент документы. Для этого щелкните правой кнопкой мыши по вкладке документа в верхней части рабочей области и выберите команду Close All Documents в контекстном меню.

6. Сохраните проект в Workspace. Для этого нажмите элемент управления Save to Server рядом с записью проекта на панели Projects, введите понятный комментарий в поле Comment открывшегося диалогового окна Save to Server (например, PCB design complete), затем нажмите кнопку OK .