Настройка и запуск DRC

Настройка DRC

Настройка проверки проектных правил выполняется в диалоговом окне Design Rule Checker, доступ к которому из PCB-документа осуществляется с помощью команды Tools » Design Rule Check.

Использование Online DRC

Проверка проектных правил Online выполняется в фоновом режиме в реальном времени, отмечая и/или автоматически предотвращая нарушения проектных правил. Это особенно полезно при интерактивной трассировке платы, поскольку позволяет сразу выделять нарушения зазоров, ширины и параллельных сегментов. Чтобы правило участвовало в Online DRC, должны быть выполнены следующие три условия:

Если будут обнаружены объекты, нарушающие применимое проектное правило, включенное для онлайн-проверки, они будут выделены в рабочем пространстве проекта в соответствии с заданными параметрами отображения нарушений.

Использование Batch DRC

Настоятельно рекомендуется всегда выполнять пакетную проверку проектных правил перед формированием финальных производственных данных. Online DRC обнаруживает только новые нарушения — те, которые были созданы после включения этой функции, тогда как Batch DRC позволяет запускать проверку вручную в любой момент процесса проектирования платы. Поэтому, хотя опытные разработчики понимают ценность Online DRC, они также знают, что проектирование платы должно начинаться и заканчиваться Batch DRC.

При необходимости включите типы правил для пакетной проверки в диалоговом окне Design Rule Checker (см. раздел Настройка DRC выше). При запуске Batch DRC доступны различные дополнительные параметры, включая возможность сформировать файл отчета. Доступ к этим параметрам осуществляется щелчком по папке Report Options в области дерева папок диалогового окна. Два ключевых параметра (выделены на изображении ниже):

• Create Report File - включите этот параметр, чтобы после выполнения Batch DRC для платы был сформирован отчет. Включите вложенный параметр Report PCB Health Issues, чтобы включить в сформированный отчет проблемы, обнаруженные PCB Health Check Monitor.

  Отчет имеет формат HTML и будет называться Design Rule Check - <PCBDocumentName>.html. После завершения процесса Batch DRC он автоматически откроется как активный документ.

• Create Violations - включите этот параметр, чтобы нарушения подсвечивались в рабочем пространстве проекта в соответствии с заданными параметрами отображения нарушений. Этот параметр также необходим для того, чтобы нарушения отображались в области Violations панели PCB Rules And Violations.

Другие доступные параметры:

• Sub-Net Details – если было определено правило Un-Routed Net, включите этот параметр, чтобы включить сведения о подсетях в отчет DRC.

  Правило Un-Routed Net следует включать для проверки только после того, как будут выполнены все соединения, поскольку линия соединения фактически представляет собой «разомкнутую цепь».

• Verify Shorting Copper – включите этот параметр, чтобы проверять целостность закорачивающей меди в любых компонентах Net Tie, используемых в проекте. Эта проверка ищет любую неподключенную медь в компоненте (что указывает на то, что контактная площадка неправильно замыкает другую площадку(и)).

• Report Drilled SMT Pads – включите этот параметр, чтобы включать в отчет DRC все SMT-площадки (Surface Mount Technology), в которых отверстия были созданы ошибочно.

  SMT-площадка может представлять собой, например, короткий вывод; плоский контакт; один из массива шариков (BGA); вывод на корпусе компонента (пассивные компоненты); либо короткий вывод в форме gull-wing (QFP).

  Этот параметр предназначен только для обнаружения SMT-площадок с определенными в них отверстиями, что было возможно в устаревших версиях программного обеспечения. Для проверки переходных отверстий под SMD-площадками в проект необходимо добавить правило Vias Under SMD (в категории High Speed) и включить его для Batch DRC.

• Report Multilayer Pads with 0 size Hole – включите этот параметр, чтобы включать любые недопустимые многослойные площадки, найденные в проекте. Недопустимая многослойная площадка — это площадка с нулевым размером отверстия, которая в противном случае считалась бы SMT-площадкой.

• Stop when n violations found – используйте это поле, чтобы определить максимальное количество нарушений, которое может быть обнаружено до остановки процесса пакетной проверки DRC (по умолчанию = 500). Ограничение количества сообщаемых нарушений — одна из ключевых стратегий поддержания управляемости процесса проверки.

• Report Broken Planes – включите этот параметр, чтобы в процессе пакетной проверки правил выполнялся поиск и формировался отчет о разорванных полигонах питания. Разорванные полигоны возникают, когда область полигона, имеющая связь с цепью, электрически отсоединяется от остальной части полигона. Например, это может произойти, если разъем расположен поверх разделенного полигона, но не подключен к нему. Пустоты вокруг выводов объединяются и полностью прорезают медь полигона, фактически разделяя его на две части.

  Для проверки разорванных полигонов правило Un-Routed Net (в категории Electrical) должно быть включено для Batch DRC.

• Report Dead Copper larger than – включите этот параметр, чтобы в процессе пакетной проверки правил выполнялся поиск и формировался отчет об изолированных медных областях, площадь которых превышает указанное значение. Под изолированной медью понимаются участки меди, не имеющие связи с цепью и при этом электрически отсоединенные от исходного родительского полигона. Например, это может происходить, если разъем (не подключенный к полигону) имеет близко расположенные выводы, и пустоты вокруг этих выводов объединяются, изолируя области меди полигона от остальной его части. Используйте связанное поле, чтобы указать максимально допустимую площадь изолированной меди, превышение которой считается нарушением правила (по умолчанию = 100 sq. mils).

  Для проверки изолированной меди правило Un-Routed Net (в категории Electrical) должно быть включено для Batch DRC.

  Когда включен параметр Report Dead Copper larger than (и правило Un-Routed Net включено для Batch DRC), все объекты без назначенной цепи, независимо от их размера, также будут включаться в отчет при пакетной проверке правил. Эта функция доступна путем задания значения параметра PCB.Rules.DeadCopperNoNet в диалоговом окне Advanced Settings dialog для настройки требуемого режима обнаружения, как показано ниже. Значение по умолчанию — 2.

  • 0 – ничего не проверять.

  • 1 – проверять все.

  • 2 – проверять все, кроме свободных площадок, текстовых объектов и объектов в компонентах.

  Кроме того, если включен параметр Report Dead Copper larger than , будут проверяться объекты медных слоев, которым назначена цепь, но которые не подключены ни к одной контактной площадке того же нета и не соединены с другими объектами того же нета линиями соединения (независимо от того, включено ли правило Un-Routed Net для Batch DRC или нет). Эта функция находится в стадии Open Beta и доступна, когда в диалоговом окне Advanced Settings dialog включен параметр PCB.Rules.DeadCopperInNet .

• Report Starved Thermals with less than n% available copper – включите этот параметр, чтобы в процессе пакетной проверки правил выполнялся поиск и формировался отчет о «истощенных» тепловых соединениях, превышающих указанный процент. Тепловые соединения представляют собой подключения к полигону с тепловыми разгрузочными вырезами вокруг них для уменьшения теплопроводности к меди полигона. Тепловое соединение может стать «истощенным», когда площадь медных спиц, соединяющих его с полигоном, уменьшается из-за пустот. Этот параметр также проверяет площадь поверхности самого теплового соединения (а не только спиц) на предмет пустот, заходящих в его область. Используйте связанное поле, чтобы указать минимально допустимый процент оставшейся соединяющей меди, ниже которого это считается нарушением правила (по умолчанию = 50%).

• Run Design Rule Check – нажмите эту кнопку, чтобы выполнить Batch DRC в соответствии с правилами, включенными для пакетной проверки, и дополнительными параметрами, заданными для этого типа проверки.

  После завершения проверки все нарушения появятся на панели Messages.

Пакетный DRC запускается нажатием кнопки Run Design Rule Check в нижнем левом углу диалогового окна. Если вы выбрали соответствующий параметр, будет создан отчет DRC, который автоматически откроется (если это настроено) как активный документ в главном окне проекта. В отчете перечисляется каждое правило, которое было проверено, как указано в диалоговом окне Design Rule Checker . Правила, отсутствующие в проекте, не проверяются.

Отчеты DRC

Включение параметра Create Report File в диалоговом окне Design Rule Checker dialog приведет к созданию отчета DRC при выполнении Batch DRC. Параметры, доступные на странице PCB Editor - Reports page диалогового окна Preferences, позволяют задать формат отчета и определить, будет ли отчет автоматически отображаться после формирования.

Сформируйте отчет DRC как часть процесса Batch DRC.

Поддерживаются следующие форматы:

• TXT – формируется файл Design Rule Check - <PCBDocumentName>.drc.

• HTML – формируется файл Design Rule Check - <PCBDocumentName>.html.

• XML – формируется файл <PCBDocumentName>.xml.

В отчете перечисляется каждое правило, которое было проверено в процессе пакетной проверки, как указано в диалоговом окне Design Rule Checker. Каждое обнаруженное нарушение приводится с полными сведениями по всем ссылочным данным, таким как слой, имя цепи, позиционное обозначение компонента и номер площадки, а также местоположение объекта.

Параметры отображения нарушений

Проверка проекта на соответствие указанным правилам проектирования — это одно, но что происходит, когда одно или несколько из этих правил нарушаются? Независимо от того, выполняется ли Online DRC в процессе проектирования или вручную запускается Batch DRC, должно быть какое-то визуальное указание на то, где возникают такие нарушения правил. PCB Editor включает мощные параметры отображения нарушений, позволяющие ясно и наглядно показывать, где существуют нарушения.

Пользовательская графика нарушений

Большинство правил проектирования, которые могут входить в Online и/или Batch проверку правил проектирования, имеют связанную с ними пользовательскую графику нарушений, появляющуюся в рабочем пространстве проекта при нарушении конкретного правила. Эта графика обеспечивает более визуально чистое представление DRC. Когда нарушается определенное правило проектирования, соответствующая пользовательская графика нарушений (где применимо) отображается только на слое(ях), задействованном(ых) в этом нарушении.

В некоторых случаях графика показывает не только место нарушения, но и его причину — отображая значение ограничения, заданное для правила, и показывая, насколько проблемный примитив(ы) ниже или выше этого значения.

Пример, иллюстрирующий пользовательскую графику, используемую для нарушений правил ширины и минимального кольцевого пояска.

Другая графика, включая используемую для представления нарушений правил Net Antennae, Short-Circuit, Un-Routed Net, Room Definition, Layer Pairs и Vias Under SMD, будет просто графическим обозначением, поскольку отсутствует определяемое значение ограничения, которое можно было бы отобразить.

Дополнительные примеры пользовательской графики нарушений. Слева направо: нарушение Net Antennae; нарушение Short-Circuit; нарушение Un-Routed Net.

Наложение нарушений

В дополнение к пользовательской графике нарушений доступно для настройки и использования «наложение» нарушений. Наложение рисуется поверх примитивов проекта. Вы можете выбрать, какой шаблон отображать на примитивах, из набора стилей.

Используйте наложение нарушений как альтернативу пользовательской графике нарушений при отображении нарушений DRC.

Полезным может оказаться использование комбинации этих двух типов отображения нарушений, поскольку это обеспечивает «грубую» и «точную» индикацию нарушений. При уменьшенном масштабе наложение нарушений может указывать, где существует нарушение, а затем можно увеличить масштаб, чтобы увидеть детали, предоставляемые соответствующей пользовательской графикой нарушения.

Настройка параметров отображения нарушений

Управление тем, как отображаются нарушения DRC — с использованием пользовательской графики нарушений и/или заданного наложения нарушений — задается на странице PCB Editor - DRC Violations Display page диалогового окна Preferences.

Настраивайте способ отображения нарушений DRC в рабочем пространстве проекта — с использованием пользовательской графики и/или заданного наложения нарушений — как часть ваших программных настроек.

Доступные параметры позволяют:

• Выбрать стиль наложения нарушений с помощью Violation Overlay Style — маркеры ошибок могут отображаться одним из четырех следующих способов. Нажмите, чтобы выбрать предпочитаемый стиль:

  • None (Layer Color) — маркеры ошибок отображаются цветом слоя и, следовательно, не видны.

  • Solid (Override Color) — маркеры ошибок отображаются цветом слоя Error Marker.

  • Style A — маркеры ошибок отображаются в виде предупреждающего треугольника.

  • Style B — маркеры ошибок отображаются в виде точки с крестом внутри.

• Определить поведение отображения наложения нарушений при уменьшении масштаба с помощью Overlay Zoom Out Behavior — при уменьшении масштаба маркеры ошибок будут вести себя следующим образом:

  • Base Pattern Scales — маркеры ошибок масштабируются независимо от уровня увеличения (тип маркера определяется выбранным выше стилем Violation Overlay Style).

  • Layer Color Dominates — при уменьшении масштаба маркеры ошибок превращаются в сплошную цветную область цвета слоя.

  • Override Color Dominates — при уменьшении масштаба маркеры ошибок превращаются в сплошную цветную область цвета слоя Error Marker.

• Выбрать используемый стиль отображения для каждого правила отдельно в области Choose DRC Violations Display Style. Включение параметра Violation Details для типа правила приведет к использованию связанной пользовательской графики нарушений для отображения нарушений DRC этого правила. Включение параметра Violation Overlay приведет к отображению нарушений с использованием указанного стиля наложения. По умолчанию стиль отображения Violation Details включен для всех типов правил, а отображение Violation Overlay Style включено только для правил Clearance, Width и Component Clearance.

  Щелкните правой кнопкой мыши внутри таблицы, чтобы открыть меню команд для быстрого включения или отключения использования типа отображения нарушений для всех типов правил. Также доступны команды для быстрого включения отображения нарушений — подробной графики или стилей наложения — только для тех правил, которые в данный момент используются в проекте.

Задание цветов нарушений

Для большей гибкости при отображении нарушений правил в рабочем пространстве проекта два типа отображения нарушений — детали нарушений (пользовательская графика нарушений) и наложение нарушений — имеют отдельные связанные системные цвета. Это позволяет различать их, используя разные, отчетливо отличающиеся цвета. Назначение цветов выполняется в разделе System Colors на вкладке Layers & Colors панели View Configuration panel:

• Violation Details — использует системный цвет Violation Markers (для отклоненных нарушений при использовании этого стиля отображения используется системный цвет Waived Violation Markers).

• Violation Overlay — использует системный цвет DRC Error Markers (для отклоненных нарушений при использовании этого стиля отображения используется системный цвет Waived DRC Error Markers).

Задайте разные цвета для двух типов отображения нарушений и включайте/отключайте их отображение по мере необходимости.