Настройка и запуск DRC

Настройка DRC

Настройка проверки правил проектирования выполняется в диалоговом окне Design Rule Checker, доступ к которому из PCB-документа осуществляется с помощью команды Tools » Design Rule Check.

Использование Online DRC

Online Design Rule Checking выполняется в фоновом режиме, в реальном времени, отмечая и/или автоматически предотвращая нарушения правил проектирования. Это особенно полезно при интерактивной трассировке платы, так как позволяет сразу подсвечивать нарушения зазоров, ширины и параллельных сегментов. Чтобы правило подпадало под действие Online DRC, должны выполняться следующие три требования:

Если будут обнаружены объекты, нарушающие применимое правило проектирования, включенное для онлайн-проверки, они будут подсвечены в рабочем пространстве проекта в соответствии с заданными параметрами отображения нарушений.

Использование Batch DRC

Настоятельно рекомендуется всегда выполнять пакетную проверку правил проектирования перед формированием окончательных выходных данных. Online DRC обнаруживает только новые нарушения — те, которые возникают после включения функции, — тогда как Batch DRC позволяет вручную запускать проверку в любое время в процессе проектирования платы. Поэтому, хотя опытные разработчики знают ценность Online DRC, они также знают, что проектирование платы должно начинаться и заканчиваться Batch DRC.

При необходимости включите типы правил для пакетной проверки в диалоговом окне Design Rule Checker (см. раздел Настройка DRC). При запуске Batch DRC доступны и различные дополнительные параметры, включая возможность формирования файла отчета. Доступ к этим параметрам осуществляется щелчком по папке Report Options в панели дерева папок диалогового окна. Два ключевых параметра (выделены на следующем изображении):

• Create Report File - включите этот параметр, чтобы после выполнения Batch DRC для платы был сформирован отчет. Включите подпараметр Report PCB Health Issues, чтобы включить в создаваемый отчет проблемы, обнаруженные средством PCB Health Check Monitor.

  Отчет имеет формат HTML и будет называться Design Rule Check - <PCBDocumentName>.html. После завершения процесса Batch DRC он автоматически откроется как активный документ.

• Create Violations - включите этот параметр, чтобы нарушения подсвечивались в рабочем пространстве проекта в соответствии с заданными параметрами отображения нарушений. Этот параметр также необходим, чтобы нарушения отображались в области Violations панели PCB Rules And Violations panel.

Доступны также следующие параметры:

• Sub-Net Details – если было определено правило Un-Routed Net, включите этот параметр, чтобы включать в отчет DRC сведения о подсетях.

  Правило Un-Routed Net следует включать для проверки только после завершения трассировки всех соединений, так как линия соединения фактически является «разомкнутой цепью».

• Verify Shorting Copper – включите этот параметр, чтобы проверять целостность замыкающей меди в любых компонентах Net Tie, используемых в проекте. Эта проверка выявляет любую неподключенную медь в компоненте (что указывает на то, что площадка неправильно замыкает другую площадку(и)).

• Report Drilled SMT Pads – включите этот параметр, чтобы включать в отчет DRC все SMT-площадки (Surface Mount Technology), в которых отверстия были выполнены ошибочно.

  SMT-площадка может представлять собой, например, короткий вывод, плоский контакт, один из массива шариков (BGA), вывод на корпусе компонента (пассивные компоненты) или короткий вывод типа gull-wing (QFP).

  Этот параметр предназначен только для обнаружения SMT-площадок с заданными в них отверстиями, что было возможно в устаревших версиях ПО. Для проверки переходных отверстий под SMD-площадками необходимо добавить в проект правило Vias Under SMD (в категории High Speed) и включить его для Batch DRC.

• Report Multilayer Pads with 0 size Hole – включите этот параметр, чтобы включать в отчет все недопустимые многослойные площадки, найденные в проекте. Недопустимая многослойная площадка — это площадка с нулевым размером отверстия, которая в противном случае считалась бы SMT-площадкой.

• Stop when n violations found – используйте это поле, чтобы задать максимальное количество нарушений, которое может быть обнаружено до остановки процесса Batch DRC (по умолчанию = 500). Ограничение числа отображаемых нарушений — важная стратегия для поддержания управляемости процесса проверки.

• Report Broken Planes – включите этот параметр, чтобы при пакетной проверке правил выполнялся поиск и формировались сообщения о разорванных полигонах питания. Разорванные полигоны возникают, когда область полигона, имеющая связь с сетью, электрически отсоединяется от остальной части полигона. Примером может быть разъем, размещенный поперек разделенного полигона, но не подключенный к нему. Пустоты вокруг выводов объединяются и полностью прорезают медь полигона, фактически разделяя его на две части.

  Для проверки разорванных полигонов правило Un-Routed Net (в категории Electrical) должно быть включено для Batch DRC.

• Report Dead Copper larger than – включите этот параметр, чтобы при пакетной проверке правил выполнялся поиск и формировались сообщения об областях «мертвой» меди, превышающих заданную площадь. «Мертвая» медь — это участки меди, не имеющие связи с сетью и при этом электрически отсоединенные от исходного родительского полигона. Примером может быть разъем (не подключенный к полигону) с близко расположенными выводами, где пустоты вокруг выводов объединяются и изолируют участки меди полигона от остальной его части. Используйте связанное поле, чтобы задать максимальную допустимую площадь «мертвой» меди; превышение этого значения считается нарушением правила (по умолчанию = 100 sq. mils).

  Для проверки «мертвой» меди правило Un-Routed Net (в категории Electrical) должно быть включено для Batch DRC.

  Когда параметр Report Dead Copper larger than включен (и правило Un-Routed Net включено для Batch DRC), при пакетной проверке правил также будут выводиться все объекты без назначенной сети, независимо от их размера. Эта функция доступна путем установки параметра PCB.Rules.DeadCopperNoNet в диалоговом окне Advanced Settings dialog для настройки требуемого режима обнаружения, как показано ниже. Значение по умолчанию — 2.

  • 0 – не проверять ни один объект.

  • 1 – проверять все.

  • 2 – проверять все, кроме свободных площадок, текстовых объектов и объектов в компонентах.

  Кроме того, когда параметр Report Dead Copper larger than включен, будут проверяться объекты медных слоев с назначенной сетью, но не подключенные ни к одной площадке той же сети и не соединенные с другими объектами той же сети линиями соединения (независимо от того, включено ли правило Un-Routed Net для Batch DRC или нет). Эта функция находится в Open Beta и доступна, когда параметр PCB.Rules.DeadCopperInNet включен в диалоговом окне Advanced Settings dialog.

• Report Starved Thermals with less than n% available copper – включите этот параметр, чтобы при пакетной проверке правил выполнялся поиск и формировались сообщения об «истощенных» тепловых соединениях, превышающих указанный процент. Тепловые соединения — это соединения с полигоном, имеющие тепловые вырезы для уменьшения теплопроводности к меди полигона. Тепловое соединение может стать «истощенным», когда площадь медных спиц, соединяющих его с полигоном, уменьшается из-за пустот. Этот параметр также проверяет площадь самого теплового соединения (а не только спиц) на предмет пустот, заходящих в его область. Используйте связанное поле, чтобы задать минимально допустимый процент оставшейся соединяющей меди; меньшее значение считается нарушением правила (по умолчанию = 50%).

• Run Design Rule Check – нажмите эту кнопку, чтобы выполнить Batch DRC в соответствии с правилами, включенными для пакетной проверки, и дополнительными параметрами, заданными для этого типа проверки.

  После завершения проверки все нарушения появятся в панели Messages.

Пакетный режим DRC запускается нажатием кнопки Run Design Rule Check в нижнем левом углу диалогового окна. Если вы выбрали соответствующий вариант, будет создан отчет DRC, который автоматически откроется (если это настроено) как активный документ в главном окне проекта. В отчете перечисляются все правила, которые были проверены, как указано в диалоговом окне Design Rule Checker . Правила, отсутствующие в проекте, не проверяются.

Отчеты DRC

Включение параметра Create Report File в диалоговом окне Design Rule Checker dialog приводит к созданию отчета DRC при выполнении Batch DRC. Параметры, доступные на странице PCB Editor - Reports page диалогового окна Preferences, позволяют задать формат отчета и определить, будет ли он автоматически отображаться после создания.

Создание отчета DRC как части процесса Batch DRC.

Поддерживаются следующие форматы:

• TXT – создается файл Design Rule Check - <PCBDocumentName>.drc.

• HTML – создается файл Design Rule Check - <PCBDocumentName>.html.

• XML – создается файл <PCBDocumentName>.xml.

В отчете перечисляется каждое правило, которое было проверено в процессе пакетной проверки, как указано в диалоговом окне Design Rule Checker. Каждое найденное нарушение приводится с полными сведениями о справочной информации, такой как слой, имя сети, позиционное обозначение компонента и номер площадки, а также местоположение объекта.

Параметры отображения нарушений

Проверка проекта на соответствие заданным правилам проектирования — это одно, но что происходит, когда одно или несколько из этих правил нарушаются? Независимо от того, выполняется ли Online DRC в процессе проектирования или пакетная DRC запускается вручную, должно быть предусмотрено визуальное указание мест, где возникают такие нарушения правил. Редактор PCB включает мощные параметры отображения нарушений, позволяющие ясно и наглядно показывать, где существуют нарушения.

Пользовательская графика нарушений

Большинство правил проектирования, которые могут быть включены в Online и/или Batch проверку правил проектирования, имеют связанную с ними пользовательскую графику нарушений, отображаемую в рабочем пространстве проекта при нарушении конкретного правила. Эта графика обеспечивает более чистое визуальное представление DRC. При нарушении конкретного правила проектирования соответствующая пользовательская графика нарушений (где применимо) отображается только на слоях, задействованных в этом нарушении.

В некоторых случаях графика показывает не только место возникновения нарушения, но и его причину — отображая заданное для правила значение ограничения и указывая, насколько проблемный примитив(ы) находится ниже или выше этого значения.

Пример, иллюстрирующий пользовательскую графику, используемую для нарушений правил ширины и минимального кольцевого пояска.

Другая графика, включая используемую для отображения нарушений правил Net Antennae, Short-Circuit, Un-Routed Net, Room Definition, Layer Pairs и Vias Under SMD, представляет собой просто графический индикатор, поскольку в этих случаях нет определяемого значения ограничения, которое можно было бы отобразить.

Дополнительные примеры пользовательской графики нарушений. Слева направо: нарушение Net Antennae; нарушение Short-Circuit; нарушение Un-Routed Net.

Наложение нарушений

В дополнение к пользовательской графике нарушений доступно наложение нарушений, которое можно настроить и использовать. Это наложение рисуется поверх примитивов проекта. Можно выбрать шаблон отображения на примитивах из набора стилей.

Используйте наложение нарушений как альтернативу пользовательской графике нарушений при отображении нарушений DRC.

Использование комбинации этих двух типов отображения нарушений может быть полезным, поскольку обеспечивает «грубую» и «точную» индикацию нарушений. При уменьшенном масштабе наложение нарушений может указать, где существует нарушение, а при увеличении можно увидеть подробности, предоставляемые соответствующей пользовательской графикой нарушения.

Настройка параметров отображения нарушений

Управление тем, как отображаются нарушения DRC — с помощью пользовательской графики нарушений и/или заданного наложения нарушений — задается на странице PCB Editor - DRC Violations Display page диалогового окна Preferences.

Настройте отображение нарушений DRC в пространстве проекта — с помощью пользовательской графики и/или заданного наложения нарушений — в составе параметров программы.

Доступные параметры позволяют:

• Выбрать стиль используемого наложения нарушений с помощью Violation Overlay Style — маркеры ошибок могут отображаться одним из следующих четырех способов. Щелкните, чтобы выбрать предпочитаемый стиль:

  • None (Layer Color) - маркеры ошибок отображаются цветом слоя и, следовательно, не видны.

  • Solid (Override Color) - маркеры ошибок отображаются цветом слоя Error Marker.

  • Style A - маркеры ошибок отображаются в виде предупреждающего треугольника.

  • Style B - маркеры ошибок отображаются в виде точки с крестом внутри.

• Определить поведение отображения наложения нарушений при уменьшении масштаба с помощью Overlay Zoom Out Behavior — при уменьшении масштаба маркеры ошибок будут вести себя следующим образом:

  • Base Pattern Scales - маркеры ошибок масштабируются независимо от уровня увеличения (тип маркера определяется выбранным выше стилем Violation Overlay Style).

  • Layer Color Dominates - при уменьшении масштаба маркеры ошибок превращаются в сплошную цветную область цвета слоя.

  • Override Color Dominates - при уменьшении масштаба маркеры ошибок превращаются в сплошную цветную область цвета слоя Error Marker.

• Выбрать используемый стиль отображения для каждого правила в области Choose DRC Violations Display Style. Включение параметра Violation Details для типа правила приведет к использованию соответствующей пользовательской графики нарушений для отображения нарушений DRC этого правила. Включение параметра Violation Overlay приведет к отображению нарушений с использованием указанного стиля наложения. По умолчанию для всех типов правил включен стиль отображения Violation Details, а отображение Violation Overlay Style  включено только для правил Clearance, Width и Component Clearance.

  Щелкните правой кнопкой мыши в пределах таблицы, чтобы открыть меню команд для быстрого включения или отключения использования типа отображения нарушений для всех типов правил. Также доступны команды для быстрого включения отображения нарушений — подробной графики или стилей наложения — только для тех правил, которые в данный момент используются в проекте.

Задание цветов нарушений

Для большей гибкости при отображении нарушений правил в пространстве проекта два типа отображения нарушений — сведения о нарушениях (пользовательская графика нарушений) и наложение нарушений — имеют отдельные связанные системные цвета. Это позволяет различать их, используя разные, четко отличимые цвета. Назначение цветов выполняется в разделе System Colors на вкладке Layers & Colors панели View Configuration panel:

• Violation Details – использует системный цвет Violation Markers (для отклоненных нарушений, использующих этот стиль отображения, используется системный цвет Waived Violation Markers).

• Violation Overlay – использует системный цвет DRC Error Markers (для отклоненных нарушений, использующих этот стиль отображения, используется системный цвет Waived DRC Error Markers).

Задайте разные цвета для двух типов отображения нарушений и при необходимости включайте/отключайте их отображение.