Mặt phẳng nguồn nội bộ & mặt phẳng chia tách

Lớp dẫn điện

Các lớp nguồn là các lớp đồng đặc bên trong đặc biệt, thường được sử dụng để cung cấp một điểm nối đất hoặc tham chiếu nguồn điện ổn định trên toàn bộ bảng mạch in (PCB). 

Trình chỉnh sửa PCB hỗ trợ tối đa 16 lớp nguồn bên trong. Bạn có thể gán một mạng (net) cho từng lớp này hoặc chia sẻ một lớp nguồn giữa nhiều mạng bằng cách chia nó thành hai hoặc nhiều khu vực cách ly. Các kết nối pad và via với các lớp nguồn được kiểm soát bởi Plane các quy tắc thiết kế. Các lớp nguồn được tạo ở chế độ âm. Các đối tượng được đặt trên lớp nguồn sẽ trở thành các khoảng trống trong đồng; các vùng còn lại sẽ trở thành đồng đặc.

Tạo các lớp nguồn bên trong

Các lớp nguồn bên trong được thêm vào thiết kế PCB thông qua Layer Stack Manager (Design » Layer Stack Manager). Để thêm một lớp nội bộ mới, hãy chọn lớp hiện có mà bạn muốn tạo lớp nội bộ bên dưới, sau đó nhấp chuột phải và chọn Insert layer below » Plane từ menu ngữ cảnh. Một lớp mặt phẳng nội bộ mới sẽ được thêm vào chồng lớp. Sử dụng Layer Stack Manager chế độ của Properties để định nghĩa các thuộc tính của lớp mặt phẳng nội bộ đã chọn. Các thay đổi được thực hiện trong Layer Stack Manager phải được lưu lại thì mới có hiệu lực trong trình chỉnh sửa PCB.

Xem các mặt phẳng

Để xem một lớp mặt phẳng trong không gian thiết kế, trước tiên bạn phải bật hiển thị lớp đó trên Layer & Colors tab trong View Configuration bảng điều khiển. 

Gán mạng cho lớp mặt phẳng

Mạng được gán cho mặt phẳng trong trình chỉnh sửa PCB. Để gán mạng cho lớp mặt phẳng:

1. Đặt lớp mặt phẳng làm lớp hoạt động trong không gian thiết kế (nhấp vào tab lớp ở dưới cùng của trình chỉnh sửa để đặt lớp đó làm lớp hoạt động).
2. Nhấp đúp vào bất kỳ vị trí nào bên trong đường viền hình dạng bảng mạch. 
3. Hộp Split Plane hộp thoại sẽ mở ra, chọn mạng cần thiết trong Connect to Net danh sách. Lưu ý rằng hộp thoại sẽ không mở ra nếu lớp đang hoạt động không phải là lớp mặt phẳng.

Sau khi chọn lớp mặt phẳng nguồn, nhấp đúp vào bất kỳ vị trí nào trên lớp đó để gán mạng.

Trong chế độ xem 3D (phím tắt 3), bạn có thể thấy các biểu diễn vật lý của tất cả các đối tượng mặt phẳng bên trong. Ngoài việc xem, bằng cách chuyển sang chế độ một lớp và nhấp lần lượt vào từng lớp, chế độ xem 3D cho phép bạn di chuyển qua bảng mạch, hỗ trợ công việc kiểm tra các mặt phẳng bên trong.

Chế độ xem 3D của một kết nối giải nhiệt trên mặt phẳng phân chia.

Các lớp mặt phẳng cũng có thể được chia hoặc tách thành các khu vực riêng biệt, và mỗi khu vực được gán cho một mạng khác nhau. Tìm hiểu thêm về cách xác định các mặt phẳng tách.

Lùi lớp mặt phẳng

Khi một mặt phẳng nguồn được thêm vào, một tập hợp các đường dẫn lùi sẽ tự động được tạo xung quanh hình dạng bảng mạch để kéo mặt phẳng lùi lại khỏi mép bảng mạch. Các đường dẫn lùi không thể được chỉnh sửa trên màn hình vì chiều rộng của chúng được định nghĩa là thuộc tính Khoảng cách lùi trong Trình quản lý chồng lớp (hiển thị hình ảnh). Khi giá trị lùi lại cho một mặt phẳng bên trong được thay đổi, các đường dẫn này sẽ tự động được tạo lại.

Tạo các phần thổi ra

Để "loại bỏ" các phần của một mặt phẳng, tức là tạo các vùng không có đồng, bạn có thể đặt các đường thẳng, cung tròn hoặc vùng tô màu bằng cách sử dụng các lệnh Place để xây dựng vùng không có đồng.

Kết nối các pad và via với lớp mặt phẳng

Các kết nối với pad và via được hiển thị trên mặt phẳng nguồn theo Plane các quy tắc thiết kế được thiết lập trong PCB Rules and Constraints Editor hộp thoại (Design » Rules). Bạn có thể tạo các quy tắc bổ sung cho các pad và via có yêu cầu kết nối hoặc không kết nối cụ thể.

Giải phóng nhiệt và kết nối trực tiếp

Các pad lỗ xuyên và lỗ vias có thể được kết nối với mặt phẳng nguồn bằng cách kết nối trực tiếp hoặc kết nối giải nhiệt. Kết nối giải nhiệt được sử dụng để cách ly nhiệt chân kết nối khỏi mặt phẳng đồng đặc khi bảng mạch được hàn. Các quy tắc thiết kế trong trình chỉnh sửa PCB cho phép bạn xác định hình dạng giải nhiệt cho từng hoặc tất cả các pad kết nối với mặt phẳng nguồn.

Quy tắc Power Plane Connect Style quy tắc thiết kế này xác định kiểu kết nối từ chân linh kiện đến mặt phẳng nguồn. Có ba tùy chọn kết nối

• Relief Connect
• Direct Connect
• No Connect

Hỗ trợ đặc biệt cũng được cung cấp để kết nối các chân nguồn SMD với các lớp mặt phẳng nguồn. Các pad SMD trên một mạng được kết nối với mặt phẳng nguồn sẽ tự động được gắn thẻ là đã kết nối với mặt phẳng thích hợp. Trình định tuyến tự động hoàn tất kết nối vật lý cho các pad này bằng cách đặt một fanout, là một đường dẫn ngắn và lỗ via tạo thành kết nối giải nhiệt hoặc kết nối trực tiếp đến lớp mặt phẳng nguồn.

Kết nối giải nhiệt đến một pad trên lớp nguồn. Các vùng có màu chỉ ra các khu vực không có đồng.

Khi một mạng được gán cho một lớp mặt phẳng nguồn, một dấu thập nhỏ sẽ xuất hiện tại mỗi pad trên mạng ở lớp mặt phẳng nguồn tương ứng. Dấu thập này được hiển thị dưới dạng '+' đối với kết nối giải nhiệt và dưới dạng 'x' đối với kết nối trực tiếp. Vì các pad được kết nối trực tiếp có đồng đặc đến chân cắm, chúng hiển thị màu của lớp nguồn cho đến lỗ pad.

Các pad không kết nối với lớp nguồn

Các pad không kết nối với mặt phẳng nguồn được cách ly khỏi mặt phẳng đó bằng một vùng không có đồng. Vùng không có đồng này được quy định trong Power Plane Clearance quy tắc thiết kế dưới dạng vùng mở rộng hình tròn xung quanh lỗ pad.

Kết nối các lỗ via với các lớp nguồn

Giống như các pad, các via sẽ tự động kết nối với lớp mặt phẳng nguồn bên trong có cùng tên mạng. Các via sẽ kết nối theo Power Plane Connect Style . Nếu bạn không muốn các lỗ via kết nối với các lớp nguồn, hãy thêm một Power Plane Connect Style quy tắc thiết kế với kiểu kết nối là No Connect và phạm vi truy vấn là IsVia.

Các lưu ý về gia công

Hãy kiểm tra với nhà sản xuất của bạn để biết các đặc tính kích thước phù hợp cho bất kỳ kết nối giảm nhiệt nào. Ngoài ra, hãy kiểm tra để đảm bảo rằng các pad hoặc lỗ thông không kết nối không bao quanh hoàn toàn một pad đã kết nối, vì điều này có thể vô tình khiến pad đã kết nối bị cô lập và ngắt kết nối. Đảm bảo không loại bỏ quá nhiều đồng và đạt được sự cân bằng giữa lượng đồng tối đa và chi phí sản xuất hợp lý.

Ngắt kết nối các pad và lỗ vias khỏi mặt phẳng

Bạn có thể sử dụng các truy vấn trong Power Plane Connect Style các quy tắc thiết kế để hạn chế thêm các pad hoặc via nào được kết nối hoặc không kết nối với mặt phẳng nguồn. Các pad có thể được xác định bằng tên chỉ định hoặc các thuộc tính vật lý, chẳng hạn như kích thước pad. Vì các via không có chỉ định, chúng phải được xác định bằng các thuộc tính vật lý, chẳng hạn như đường kính via.

Xác định phạm vi các điểm nối và lỗ thông cụ thể không kết nối với mặt phẳng nguồn

Để ngắt kết nối, ví dụ, chỉ các pad có tên định danh cụ thể bắt đầu bằng U7, bạn có thể sử dụng (ObjectKind = 'Pad') và (Name Like 'U7-*') để thiết lập phạm vi cho một Power Plane Connect Style quy tắc thiết kế. Kiểu kết nối sẽ được đặt thành No Connect. Một truy vấn khác như (ObjectKind = 'Pad') và (HoleSize = 25) sẽ chỉ nhắm đến các pad có kích thước lỗ là 25 mils.

Khi làm việc với các lỗ vias mà bạn không muốn kết nối, bạn có thể sửa đổi các lỗ vias đó để chúng chứa một thuộc tính đặc biệt nhằm nhận diện chúng một cách duy nhất, chẳng hạn như đường kính lỗ vias khác biệt, sau đó áp dụng phạm vi cho một Power Plane Connect Style quy tắc thiết kế mới với No Connect phong cách kết nối phù hợp chỉ với các lỗ vias đó. Truy vấn (ObjectKind = 'Via') và (ViaDiameter = '24') có thể được sử dụng để nhắm mục tiêu các lỗ vias có đường kính 24mil, chẳng hạn. Câu truy vấn InNet('VCC') và IsVia có thể được sử dụng để nhắm mục tiêu chỉ các lỗ vias được kết nối với mạng VCC.

Ngoài ra, nếu bạn không thể chọn các lỗ vias bằng các phương pháp trên, bạn có thể chuyển đổi chúng thành các pad tự do rồi sử dụng tên pad để thiết lập phạm vi. Để thực hiện điều này, hãy chọn các lỗ vias mà bạn không muốn kết nối, chuyển đổi chúng thành các pad tự do (Tools » Convert » Convert Selected Vias to Free Pads) và gán cùng một tên Designator cho tất cả chúng, ví dụ: NoPlaneConnect. Sau đó, thêm một Power Plane Connect Style quy tắc thiết kế mới và chỉ định phạm vi (ObjectKind = 'Pad') và (Name = 'Free‑NoPlaneConnect') cho quy tắc đó. Ngoài ra, hãy chọn No Connect làm Connect Style. Tất cả các pad trống có tên NoPlaneConnect sẽ bị ngắt kết nối khỏi tất cả các lớp mặt phẳng nguồn.

Xóa một lớp nội bộ

Để loại bỏ một lớp nội bộ, nhấp chuột phải vào lớp đó trong Layer Stack Manager rồi chọn Delete layer từ menu ngữ cảnh. Một hộp thoại xác nhận sẽ mở ra, cảnh báo rằng tất cả các hình cơ bản trên lớp sẽ bị xóa cùng với việc xóa lớp. Nhấp vào Yes để xác nhận.

Tách mặt phẳng

Mặt phẳng phân chia là một vùng kín trên một mặt phẳng nội bộ, chia mặt phẳng đó thành các khu vực riêng biệt, cách ly về mặt điện. Mỗi vùng được xác định bằng cách đặt các đường ranh giới để bao quanh tất cả các chân trên mạng đó. Sau đó, mỗi khu vực được gán cho một mạng khác nhau, tạo ra hai hoặc nhiều mặt phẳng phân chia trên một lớp mặt phẳng nguồn nội bộ.

Các mặt phẳng nguồn có thể được chia thành bất kỳ số lượng vùng riêng biệt nào. Quá trình chia này giống như việc cắt hoặc xẻ mặt phẳng thành các phần, trong đó chiều rộng của đường viền bạn đặt sẽ xác định khoảng cách tách biệt. Các mặt phẳng nguồn được xây dựng theo kiểu âm, do đó các đường ranh giới đặc biệt này trở thành một dải không có đồng, từ đó tạo ra sự tách biệt giữa mạng này và (các) mạng liền kề trên mặt phẳng.

Các mặt phẳng phân chia trên một mặt phẳng bên trong

Thông thường, mạng có số lượng pad lớn nhất sẽ được gán trước tiên cho mặt phẳng bên trong, sau đó các vùng được xác định (tách ra) cho các mạng khác mà bạn muốn kết nối qua mặt phẳng này. Bất kỳ pad nào không thể nằm trong vùng mặt phẳng tách ra sẽ tiếp tục hiển thị một đường kết nối, cho biết rằng chúng phải được kết nối trên một lớp tín hiệu.

Kiểm tra các khu vực mặt phẳng được tách ra

Bạn cũng có thể chọn các mặt phẳng bên trong và nội dung của chúng để xem bằng cách sử dụng Split Plane Editor từ menu thả xuống ở đầu PCB bảng điều khiển, như hình dưới đây.

Cấu hình các tùy chọn làm nổi bật, sau đó nhấp một lần để làm nổi bật một khu vực tách ra cùng các pad và via được kết nối.

Bằng cách cấu hình các tùy chọn làm nổi bật ở phía trên cùng của bảng điều khiển (Chọn, Thu phóng, v.v.), bạn có thể – sau khi đặt lớp hoạt động thành lớp mặt phẳng cần quan tâm – nhấp một lần vào Net Name để xác định vị trí khu vực mặt phẳng phân tách cùng các pad và via kết nối với nó (toàn bộ khu vực bên trong các đường dẫn pullback / mặt phẳng phân tách sẽ được làm nổi bật). Nhấp đúp vào một Net Name trong bảng điều khiển sẽ mở hộp thoại Split Plane hộp thoại, nơi bạn có thể thay đổi mạng được gán cho mặt phẳng phân chia đó.

Sử dụng nhiều lớp nguồn chia tách trong thiết kế

Việc chia nhỏ trong các phần chia nhỏ (chia nhỏ lồng nhau hoặc các đảo) được hỗ trợ, do đó bạn không cần phải bao bọc phần chia nhỏ bên ngoài xung quanh phần chia nhỏ bên trong. Nếu bạn muốn chia nhỏ thêm một lớp điện áp, bạn có thể tiếp tục thêm các đối tượng trên lớp điện áp bên trong một lớp điện áp đã chia nhỏ để tạo ra các vùng cách ly điện khác.

Mẹo hiển thị khi định nghĩa mặt phẳng phân chia

Khi bạn xác định một khu vực phân chia trong mặt phẳng nguồn, đôi khi có thể khó nhìn thấy tất cả các miếng đệm mà khu vực phân chia cần bao gồm. Để làm cho các miếng đệm cho mạng mà bạn muốn kết nối với mặt phẳng phân chia dễ nhìn hơn, các kỹ thuật sau đây được đề xuất trước khi bạn bắt đầu.

• Tính toán lại và vẽ lại các mặt phẳng bên trong bằng cách chọn Tools » Split Planes » Rebuild Split Planes on Current Layer / Rebuild Split Planes on All Layers từ menu chính.
• Sử dụng chế độ 3D (phím tắt 3) để xem hình ảnh thực tế của các mặt phẳng, bao gồm các khu vực trống và các kết nối giảm nhiệt. Để di chuyển dễ dàng hơn trên bảng mạch trong chế độ 3D, hãy điều chỉnh tỷ lệ độ dày bảng mạch để tăng khoảng cách dọc giữa các lớp. Board thickness (Scale) nút điều khiển nằm trong 3D Settings khu vực trên View Options trên View Configuration bảng điều khiển.

• Chỉ hiển thị số lớp tối thiểu (ví dụ: lớp Keep Out, lớp Multi-layer, bất kỳ lớp cơ khí nào cần thiết) và lớp nguồn đang được sử dụng. Tắt các lớp khác trong View Configuration bảng điều khiển.
• Ẩn tất cả các đường kết nối (View » Connections » Hide All). Trong một số trường hợp, việc hiển thị một mạng riêng lẻ mà bạn muốn tạo mặt phẳng chia tách cho nó có thể hữu ích (View » Connections » Show Net).
• Đặt thuộc tính màu của từng mạng trên mặt phẳng phân chia thành một màu khác nhau bằng cách chọn Nets trong PCB bảng điều khiển, sau đó nhấp đúp vào tên mạng để mở hộp thoại Chỉnh sửa mạng.
• Để hiển thị tất cả các pad liên quan đến một mạng, hãy nhấp vào mạng đó trên mặt phẳng bên trong trong PCB bảng điều khiển để ẩn tất cả các pad khác.
• Gán mạng có số lượng pad lớn nhất vào mặt phẳng nguồn bên trong, sau đó sử dụng các truy vấn như InNet('A') hoặc InNet('B') trong PCB List bảng điều khiển để hiển thị các mạng, ví dụ: một số có giải nhiệt và một số không, nhằm phân biệt các pad cần được đưa vào mặt phẳng phân chia mới.
• Để chỉ hiển thị các đối tượng và hình cơ bản trên các lớp bên trong, hãy sử dụng truy vấn OnPlane trong PCB Filter bảng điều khiển.

Định nghĩa mặt phẳng phân chia

Trong Altium Designer, bạn có thể đặt bất kỳ cấu hình nào của các đường thẳng, cung tròn, đường dẫn và vùng tô màu trên một mặt phẳng nguồn điện bên trong để định nghĩa một mặt phẳng phân chia. Ngay khi các yếu tố này tách biệt một phần của mặt phẳng khỏi phần còn lại, một mặt phẳng phân chia mới sẽ được tạo ra. Sau đó, một mạng sẽ được liên kết với mặt phẳng phân chia mới này. Cách dễ nhất để định nghĩa mặt phẳng phân chia là sử dụng lệnh Place » Line lệnh này rồi vẽ ranh giới của mặt phẳng phân chia trên mặt phẳng nguồn.

Tạo mặt phẳng phân chia bằng cách sử dụng Place » Line lệnh.

Điều này sẽ tạo ra một đường trong bản vẽ để loại bỏ đồng, từ đó phân tách các mặt phẳng. Chiều rộng đường sẽ trở thành chiều rộng phân tách. Khi bạn nhấp chuột phải để thoát khỏi chế độ đặt đường, mặt phẳng sẽ được phân tích và vùng phân tách độc lập sẽ được tạo ra. Để thay đổi chiều rộng phân tách giữa mặt phẳng phân tách và mặt phẳng nguồn điện bên trong trong khi đặt đường, hãy nhấn Tab để mở Line Constraints hộp thoại và thay đổi Line Width giá trị.

Để chia một mặt phẳng nguồn thành hai mặt phẳng tách rời, bạn có thể vẽ một đường thẳng ngang qua bảng mạch từ đường dẫn pullback này sang đường dẫn pullback kia. Miễn là các đường này kết nối với các đường dẫn pullback, chúng sẽ tạo thành một khu vực cách ly và do đó, tạo ra đối tượng dạng đa giác xác định mặt phẳng tách. Đảm bảo các đường này kết nối với nhau; con trỏ sẽ chuyển thành hình tròn lớn có dấu thập khi các đường kết nối.

Bạn có thể tạo một hình dạng kín từ các đường thẳng, đường cung và vùng tô để xác định một mặt phẳng phân chia có hình dạng bất thường. Bạn cũng có thể sử dụng các đường thẳng, đường cung, vùng tô hoặc đường dẫn hiện có trên lớp bên trong để tạo thành một phần của ranh giới. Miễn là chúng kết nối với nhau để tạo thành một khu vực kín, một mặt phẳng phân chia sẽ được hình thành.

Sử dụng cung tròn, vùng tô màu và đường dẫn

Nếu bạn sử dụng cung để chia mặt phẳng, nên đặt một đoạn đường dẫn ngắn giữa các đoạn cung. Lưu ý rằng việc sử dụng vùng tô màu (Place » Fill) sẽ không tạo ra mặt phẳng phân chia; nó chỉ tạo ra một khu vực trống. Bạn có thể sử dụng vùng tô để tạo các cạnh bên ngoài của mặt phẳng phân chia bằng cách đặt chúng thay cho các đường thẳng, chẳng hạn.

Nếu bạn đặt đường ray thay vì đường thẳng bằng cách sử dụng lệnh Place » Interactive Routing , hãy đảm bảo các đường dẫn được đặt thành No Net và mặt phẳng phân chia được liên kết với tên mạng thích hợp.

Gán mạng cho mặt phẳng chia tách

Để kiểm tra xem mỗi vùng phân chia đã được định nghĩa chính xác hay chưa, hãy nhấp một lần vào một vùng phân chia; nếu đó là vùng kín, chỉ khu vực đó sẽ được tô sáng.

Một mặt phẳng phân chia được làm nổi bật.

Nếu khu vực đó được làm nổi bật, hãy nhấp đúp vào khu vực đó để mở Split Plane hộp thoại để kiểm tra hoặc thiết lập việc gán mạng. Chọn tên mạng của mặt phẳng phân chia từ danh sách thả xuống trong hộp thoại, danh sách này bao gồm tất cả các mạng hiện đang được tải cho thiết kế.

Cập nhật các kết nối của mặt phẳng phân chia

Sau khi di chuyển hoặc đặt các đối tượng trong không gian thiết kế, hình dạng của mặt phẳng phân chia có thể bị thay đổi, nhưng điều này không được cập nhật tự động trên màn hình. Chọn Tools » Split Planes » Rebuild Split Planes on Current Layer hoặc Rebuild Split Planes on All Layers để tính toán lại và vẽ lại các mặt phẳng.

Đặt đường dẫn trên lớp mặt phẳng

Vì các lớp mặt phẳng được xây dựng theo kiểu âm, nên một đường dẫn được đặt trên lớp mặt phẳng nguồn sẽ tạo ra một khoảng trống trong đồng, và do đó, không có kết nối nào được thiết lập. Do đó, bạn không thể sử dụng một đường dẫn duy nhất trên lớp mặt phẳng để định tuyến một mạng. Nếu bạn muốn định tuyến một mạng trên lớp mặt phẳng nguồn, bạn phải tạo một hòn đảo đồng rất mỏng có kích thước bằng đường dẫn bạn muốn sử dụng. Bằng cách tạo một đường viền xung quanh khu vực sẽ hoạt động như một đường dẫn (Place » Line), bạn sẽ tạo ra một mặt phẳng phân chia (split plane) có thể được gán cho mạng cần thiết.

Ngoài ra, nếu có một số kết nối cần được định tuyến trên cùng một lớp với mặt phẳng, có lẽ sẽ hiệu quả hơn nếu sử dụng lớp tín hiệu để định tuyến các kết nối và sau đó sử dụng mặt phẳng đa giác (đổ đồng) để tạo mặt phẳng nguồn.

Xem lại và chỉnh sửa các mặt phẳng phân chia

Chếđộ Split Plane Editor cho phép bạn dễ dàng xem và quản lý các mặt phẳng phân chia của thiết kế PCB hiện tại. Chế độ này của bảng điều khiển được chia thành ba vùng:

• Layers - khu vực này hiển thị tất cả các lớp mặt phẳng bên trong hiện được định nghĩa trong thiết kế và số lượng mặt phẳng phân chia tồn tại trên mỗi lớp.
• Split Planes - khu vực này hiển thị các mặt phẳng phân chia có trong mục đã chọn từ Layers khu vực.
• Pads/Vias On Split Plane - Khu vực này hiển thị các Pads và Vias từ một mục đã chọn trong Split Planes khu vực của bảng.

Khu vực Lớp

Khu Layers khu vực trên bảng điều khiển hiển thị tất cả các lớp mặt phẳng bên trong hiện đang được định nghĩa cho thiết kế. Trong khu vực này, Split Count cột này cho biết có bao nhiêu mặt phẳng phân tách tồn tại cho lớp mặt phẳng tương ứng. Số lần phân tách là '1' có nghĩa là lớp đó chưa được phân tách và bản thân lớp đó được coi là một lần phân tách duy nhất.

Khu vực Mặt phẳng chia tách

Sau khi chọn một mục trong Layers khu vực này, tất cả các mặt phẳng phân chia trên lớp mặt phẳng đó và các mạng được gán cho chúng sẽ được tải vào Split Planes khu vực của bảng điều khiển.

Đối với mỗi mục, một Node Count sẽ được hiển thị. Giá trị này phản ánh tổng số pad và lỗ vias được kết nối với vùng mặt phẳng phân chia đó.

Nhấp đúp (hoặc nhấp chuột phải và chọn Properties từ menu ngữ cảnh) vào một Mạng có mặt phẳng phân chia để mở Split Plane hộp thoại, nơi bạn có thể thay đổi mạng mà mặt phẳng phân chia được gán vào.

Các pad/via trên vùng mặt phẳng phân chia

Nhấp chuột phải vào Pad hoặc Via trong Split Planes vùng của bảng điều khiển và sau đó chọn Properties từ menu ngữ cảnh sẽ mở bảng điều khiển Properties cho hình cơ bản đó.

Xóa mặt phẳng bị tách

Vì sự phân chia được hình thành khi một vùng trên mặt phẳng bị cô lập, nên việc xóa bất kỳ đối tượng nào tạo thành ranh giới phân chia sẽ loại bỏ sự phân chia đó. Do đó, để xóa các mặt phẳng phân chia, hãy xóa các hình cơ bản bao quanh, ví dụ như các đường thẳng hoặc các hình cơ bản khác tạo nên đường viền của mặt phẳng phân chia. Hãy nhớ rằng các đường rãnh kéo lùi chỉ có thể bị xóa bằng cách loại bỏ mặt phẳng bên trong khỏi chồng lớp.

Kiểm tra quy tắc thiết kế đối với các mặt phẳng phân chia

Bạn có thể kiểm tra và báo cáo về các mặt phẳng phân chia trong quá trình kiểm tra quy tắc thiết kế hàng loạt (DRC) cho các quy tắc sau:

• Mặt phẳng bị đứt
• Các vùng đồng chết
• Các kết nối nhiệt không đủ.

Các tùy chọn này có sẵn trong DRC Report Options trong hộp thoại Design Ruler Checker, có thể truy cập bằng cách chọn Tools » Design Rule Check từ các menu chính. Kích hoạt các tùy chọn mong muốn để chúng được kiểm tra và báo cáo trong quá trình Batch DRC.

Khi báo cáo được tạo, mọi vi phạm các quy tắc này sẽ được hiển thị trong báo cáo. Nhấp vào báo cáo để hiển thị lỗi liên quan trong trình chỉnh sửa PCB.

Mặt phẳng bị đứt

Mặt phẳng bị đứt xảy ra khi một khu vực của mặt phẳng có kết nối với mạng bị ngắt kết nối điện với phần còn lại của mặt phẳng. Một ví dụ về trường hợp này là một đầu nối được đặt ngang qua một mặt phẳng bị chia cắt nhưng không được kết nối với mặt phẳng đó. Các khoảng trống xung quanh các chân nối lại với nhau để cắt hoàn toàn qua đồng mặt phẳng, thực tế là chia mặt phẳng thành hai phần.

Mặt phẳng bị đứt hiển thị lỗi DRC (màu xanh lá cây sáng).

Đồng chết

Đồng chết đề cập đến các phần đồng không có kết nối với mạng và cũng bị ngắt kết nối điện với mặt phẳng ban đầu. Một ví dụ về trường hợp này là một đầu nối (không kết nối với mặt phẳng) có các chân cắm cách nhau rất gần, trong đó các khoảng trống xung quanh các chân cắm kết nối với nhau để cách ly các khu vực đồng của mặt phẳng khỏi phần còn lại của mặt phẳng.

Vùng đồng chết hiển thị lỗi DRC (màu xanh lá cây sáng).

Kết nối nhiệt thiếu hụt

Các kết nối nhiệt là các kết nối với mặt phẳng có các 'khe cắt' giảm nhiệt xung quanh để giảm độ dẫn nhiệt đến đồng mặt phẳng. Các kết nối nhiệt có thể bị “thiếu hụt” khi diện tích bề mặt của các nan đồng kết nối chúng với mặt phẳng bị giảm do các vùng trống. Quy tắc này cũng kiểm tra diện tích bề mặt của kết nối nhiệt (không chỉ các nan) so với bất kỳ vùng trống nào xâm lấn vào kết nối nhiệt.

Kết nối nhiệt bị thiếu hụt hiển thị lỗi DRC (màu xanh lá cây sáng).

Ghi chú về các mặt phẳng chia tách

• Kiểm tra DRC cho mặt phẳng chia nhỏ chỉ thực hiện được ở chế độ Batch.
• Bạn cần chạy DRC theo lô một lần nữa để xóa các dấu lỗi hoặc chọn Tools » Reset Error Markers từ menu chính.
• Tính toán lại và vẽ lại các mặt phẳng bên trong sau khi chỉnh sửa bằng cách chọn Tools » Split Planes » Rebuild Split Planes on Current Layer/Rebuild Split Planes on All Layers từ menu chính.
• Việc kiểm tra mặt phẳng bị đứt và đồng chết yêu cầu Un-Routed Net quy tắc (Electrical thể loại) phải được Batch được bật.