L’éditeur PCB est un environnement de conception piloté par des règles dans lequel vous pouvez définir de nombreux types de contraintes de conception pouvant être vérifiées afin de garantir l’intégrité de votre carte. La fonctionnalité DRC en ligne surveille les règles activées pendant que vous travaillez et met immédiatement en évidence toute violation de conception détectée. Vous pouvez également exécuter un DRC par lots afin de vérifier que la conception respecte les règles et de générer un rapport détaillant les règles activées ainsi que les violations détectées.
Plus tôt dans ce tutoriel, vous avez examiné et configuré certaines contraintes de conception, notamment l’espacement électrique, la largeur de routage et le style des vias de routage. En plus de celles-ci, un certain nombre d’autres règles de conception sont automatiquement définies lorsqu’une nouvelle carte est créée.
Configuration et exécution d’une vérification des règles de conception (DRC)
Main page: Configuration et exécution d’un DRC
La conception est vérifiée pour détecter les violations en exécutant la vérification des règles de conception (DRC). Le DRC en ligne comme le DRC par lots se configurent dans la boîte de dialogue Design Rule Checker , accessible en sélectionnant la commande Tools » Design Rule Check dans les menus principaux.
Une vérification des règles de conception s’exécute en cliquant sur le bouton Messages s’ouvre et répertorie toutes les violations détectées. Si l’option Create Report File a été activée dans la boîte de dialogue, un Design Rule Verification Report s’ouvrira dans un onglet de document séparé. Le rapport détaille les règles activées pour la vérification, le nombre de violations détectées et les détails spécifiques de chaque violation.
Sélectionnez la commande Tools » Design Rule Check dans les menus principaux pour ouvrir la boîte de dialogue Design Rule Checker .
Sur la page Report Options de la boîte de dialogue, assurez-vous que l’option Create Report File est activée.
Sur la page Rules To Check de la boîte de dialogue, cliquez avec le bouton droit dans la zone de grille et sélectionnez l’entrée Batch DRC - Used On .
Désactivez le DRC par lots pour les règles de points de test. Pour cela, sélectionnez la section Testpoint dans l’arborescence et désactivez les cases à cocher Batch pour les quatre types de règles de cette catégorie.
Cliquez sur le bouton Design Rule Checker se fermera et le rapport s’ouvrira. Il comprendra (au minimum) :
4 violations Minimum Solder Mask Sliver – la largeur minimale d’une bande de masque de soudure est inférieure à la valeur autorisée.
4 violations Clearance Constraint – la valeur d’espacement électrique mesurée entre des objets sur les couches de signal est inférieure au minimum spécifié.
La section supérieure du rapport détaille les règles activées pour la vérification et le nombre de violations détectées. Cliquez sur une règle pour accéder directement à ces violations et les examiner.
La section inférieure du rapport affiche chaque règle enfreinte, suivie d’une liste des objets en cause. Cliquez sur une entrée de violation pour accéder directement à cet objet sur le PCB.
Les violations détectées seront également répertoriées dans le panneau Messages qui s’ouvre.
Localisation et résolution des violations
Main page: Analyse et résolution des violations de conception
En tant que concepteur, vous devez localiser une violation sur le PCB, déterminer sa nature et l’ampleur réelle de l’écart, puis trouver la manière la plus appropriée de la résoudre.
Notes on Locating and Resolving Violations
Altium Designer propose deux techniques pour afficher les violations des règles de conception :
Superposition des violations – les violations sont identifiées en indiquant la primitive en cause à l’aide d’un motif (par défaut, des cercles verts avec des croix).
Détails des violations – la nature des violations est détaillée à l’aide d’une valeur numérique indiquant la contrainte qui échoue et/ou d’une icône indiquant l’emplacement et le type de violation.
Un exemple de violation d’espacement est présenté ci-dessous. Les deux techniques ci-dessus sont utilisées pour indiquer la violation. Les pastilles en cause sont mises en évidence à l’aide d’un motif. De plus, la violation est indiquée par les flèches blanches et le texte <0.25mm , signalant que cet écart est inférieur au minimum de 0,25 mm autorisé par la contrainte.
Pour localiser une violation, cliquez sur le lien dans la section inférieure du fichier de rapport qui détaille les violations spécifiques ou double-cliquez sur une entrée dans le panneau Messages .
Les entrées de violation dans le rapport et dans le panneau incluent également des détails sur l’ampleur de l’écart. La valeur réelle est indiquée avec la valeur de contrainte spécifiée (par exemple, 0.017mm < 0.254mm ).
Résolution des violations d’espacement
Dans la conception du tutoriel, il existe quatre violations de la contrainte d’espacement entre les pastilles des empreintes de transistor. Il existe deux façons de résoudre ces violations :
Réduire la taille des pastilles des empreintes de transistor pour augmenter l’espacement entre les pastilles, ou
Configurer la contrainte pour autoriser un espacement plus faible entre les pastilles des empreintes de transistor.
Comme l’espacement de 0,25 mm est assez généreux et que l’espacement réel est très proche de cette valeur (0,22 mm), un bon choix dans cette situation serait de configurer les règles pour autoriser un espacement plus faible. Cette solution est acceptable ici, car le seul autre composant avec des pastilles traversantes est le connecteur, dont les pastilles sont espacées de 1 mm. Si ce n’était pas le cas, la meilleure solution serait d’ajouter une seconde contrainte d’espacement ciblant uniquement les pastilles du transistor, comme cela a été fait pour les règles d’expansion du masque de soudure.
Cliquez sur l’onglet du document PCB en haut de l’espace de conception pour en faire le document actif.
Sélectionnez la commande Design » Constraint Manager dans les menus pri ncipaux pour ouvrir le Constraint Manager.
Dans la vue Clearances du Constraint Manager, cliquez dans la cellule All Nets / All Nets de la matrice d’espacement.
Remplacez la valeur TH Pad – to – TH Pad par 0,22 mm dans la zone de grille en bas. Pour cela, cliquez sur la cellule, saisissez 0.22, puis appuyez sur Enter
Enregistrez les modifications dans le Constraint Manager (File » Save to PCB ).
Résolution des violations Minimum Solder Mask Sliver
Le masque de soudure est une fine couche semblable à une laque appliquée sur la surface extérieure de la carte, fournissant une protection et une isolation pour le cuivre. Des ouvertures sont créées dans le masque pour permettre la soudure des composants et des fils au cuivre. Ce sont ces ouvertures qui sont affichées comme objets sur la couche de masque de soudure dans l’éditeur PCB (notez que la couche de masque de soudure est définie en négatif : les objets que vous voyez deviennent des ouvertures dans le masque de soudure réel).
Lors de la fabrication, le masque de soudure est appliqué selon différentes techniques. L’approche la moins coûteuse consiste à le sérigraphier sur la surface de la carte à travers un masque. Pour tenir compte des problèmes d’alignement des couches, les ouvertures du masque sont généralement plus grandes que les pastilles, ce qui se reflète dans la valeur d’expansion de 4 mil (~0,1 mm) utilisée dans la règle de conception par défaut.
Il existe d’autres techniques d’application du masque de soudure, qui offrent un meilleur alignement des couches et une définition plus précise des formes. Si ces techniques sont utilisées, l’expansion du masque de soudure peut être plus faible, voire nulle. Réduire l’ouverture du masque diminue le risque d’avoir des bandes résiduelles de masque de soudure trop fines ou des violations d’espacement entre la sérigraphie et le masque de soudure.
Une violation de filet de masque de soudure. Le violet représente l’expansion du masque de soudure autour de chaque pastille.
Pour voir les détails des violations de largeur minimale de filet de masque de soudure, l’affichage du masque de soudure doit être activé. Utilisez le panneau View Configuration pour configurer la visibilité des couches.
Les violations telles que ces problèmes de masque de soudure ne peuvent pas être résolues sans tenir compte de la technique de fabrication qui sera utilisée pour réaliser la carte finale.
Par exemple, s’il s’agissait d’une carte complexe multicouche destinée à un produit de grande valeur, il est probable qu’une technologie de masque de soudure de haute qualité serait employée, ce qui permettrait une expansion du masque de soudure faible, voire nulle. En revanche, une carte simple double face comme celle de ce tutoriel a plus de chances d’être fabriquée comme un produit à faible coût, nécessitant l’utilisation d’une technologie de masque de soudure économique. Cela signifie que résoudre les violations de filet de masque de soudure en réduisant l’expansion du masque de soudure pour l’ensemble de la carte n’est pas une solution appropriée.
Comme pour de nombreux aspects de la conception de PCB, la solution consiste à faire des compromis réfléchis de manière ciblée afin d’en minimiser l’impact.
Pour résoudre cette violation, vous pouvez :
Augmenter l’ouverture du masque de soudure pour supprimer complètement le masque entre les pastilles du transistor, ou
Diminuer la largeur minimale acceptable du filet, ou
Diminuer l’ouverture du masque afin d’élargir le filet jusqu’à une largeur acceptable.
Il s’agit d’une décision de conception à prendre en fonction de votre connaissance du composant ainsi que des technologies de fabrication et d’assemblage qui seront utilisées. Ouvrir le masque de manière à supprimer complètement le filet de masque entre les pastilles du transistor signifie qu’il y a davantage de risques de créer des ponts de soudure entre ces pastilles, tandis que diminuer l’ouverture du masque laissera toujours un filet, qui pourra être acceptable ou non, et introduira également la possibilité de problèmes d’alignement entre le masque et les pastilles.
Pour ce tutoriel, vous allez combiner la deuxième et la troisième option : diminuer la largeur minimale du filet à une valeur adaptée aux paramètres utilisés sur cette carte, et diminuer également l’expansion du masque, mais uniquement pour les pastilles du transistor.
La première étape consiste à réduire la largeur de filet autorisée. Ouvrez la vue All Rules du Constraint Manager en cliquant sur le bouton correspondant en haut du Constraint Manager.
Dans l’arborescence de gauche, localisez et sélectionnez le type de règle Solder Mask Sliver dans la catégorie Manufacturing , puis sélectionnez la règle existante appelée MinimumSolderMaskSliver dans la zone principale de la grille.
Une valeur égale à l’espacement entre les pastilles de 0,22 mm (~8,7 mil) sera acceptable pour une conception comme celle-ci. Modifiez la valeur Minimum Solder Mask Sliver en 0.22 dans la zone de contrainte de la règle.
L’étape suivante consiste à ajouter une règle d’expansion de masque uniquement pour les transistors, qui réduit l’expansion du masque à zéro. Cela signifie que l’ouverture dans le masque de soudure aura la même taille que la pastille, ce qui rendra la largeur du filet de masque de soudure entre les pastilles égale à la distance qui les sépare (0,22 mm). Cliquez sur le type de règle Solder Mask Expansion dans la catégorie Mask de l’arborescence de gauche pour afficher les règles existantes de ce type. Il devrait y avoir une règle appelée SolderMaskExpansion qui spécifie une valeur d’expansion de 0,1016 mm (4 mil).
Comme seules les pastilles du transistor sont en violation, vous ne modifierez pas cette valeur. À la place, vous allez créer une nouvelle règle.
Pour ajouter une nouvelle règle Solder Mask Expansion, cliquez avec le bouton droit dans un espace libre de la zone principale de la grille et sélectionnez Add Custom Rule dans le menu contextuel. Une nouvelle règle appelée SolderMaskExpansion_1 sera créée.
Double-cliquez sur le nom de la nouvelle règle dans la zone principale de la grille et saisissez SolderMaskExpansion_Transistor pour modifier son nom.
Cliquez sur la règle pour afficher ses paramètres dans la partie inférieure du Constraint Manager.
Définissez la portée de la nouvelle règle. Une requête de portée peut être créée à l’aide de la fonctionnalité Query Builder. Cliquez sur le bouton Object Match et sélectionnez la commande Open Query Builder . Dans la boîte de dialogue Building Query from Board qui s’ouvre, sélectionnez Associated with Footprint dans la liste déroulante de la colonne Condition Type / Operator , puis sélectionnez ONSC-TO-92-3-29-11 dans la liste déroulante de la colonne Condition Value . Après avoir cliqué sur OK dans la boîte de dialogue, la requête HasFootprint('ONSC-TO-92-3-29-11') apparaîtra dans le champ Object Match .
❯ ❮
1
Javascript ID: Tutorial_CM_SolderMaskExpansion_New_Query_AD25_2
Définissez les valeurs 0 pour Expansion top et Expansion bottom .
Enregistrez les modifications dans le Constraint Manager (File » Save to PCB ).
Fermez le Constraint Manager en cliquant avec le bouton droit sur son onglet en haut de l’espace de conception et en sélectionnant la commande Close Multivibrator.PcbDoc [Constraints] dans le menu contextuel.
Enregistrez localement le document PCB en cliquant avec le bouton droit sur son entrée dans le panneau Projects et en sélectionnant Save dans le menu contextuel.
Exécution d’une vérification des règles de conception après résolution des violations
Maintenant, relancez la DRC pour vous assurer que toutes les violations ont été résolues.
Confirmez toujours que vous disposez d’un rapport de vérification des règles de conception sans erreur avant de générer les sorties.
Ouvrez la boîte de dialogue Design Rule Checker (Tools » Design Rule Check ) et assurez-vous que l’option Create Report File est activée sur la page Report Options .
Cliquez sur le bouton
Un nouveau rapport sera généré et ouvert dans un onglet de document séparé. Assurez-vous qu’il ne contient aucune violation de règle.
S’il y a des violations, corrigez-les, puis générez à nouveau le rapport.
Supprimez du projet le rapport DRC généré. Il sera généré pendant le processus de publication de la conception. Pour ce faire, repérez le fichier de rapport sous l’entrée Generated\Documents dans le panneau Projects , cliquez dessus avec le bouton droit et sélectionnez la commande Remove from Project . Dans la boîte de dialogue Remove from project qui s’ouvre, choisissez l’option Delete file .
Fermez tous les documents actuellement ouverts. Pour ce faire, cliquez avec le bouton droit sur un onglet de document en haut de l’espace de conception et sélectionnez la commande Close All Documents dans le menu contextuel.
Enregistrez le projet dans le Workspace. Pour ce faire, cliquez sur le contrôle Save to Server à côté de l’entrée du projet dans le panneau Projects , saisissez un commentaire explicite dans le champ Comment de la boîte de dialogue Save to Server qui s’ouvre (par ex., PCB design complete), puis cliquez sur le bouton OK .
AI-localized