Configuración y ejecución de una DRC

Configuración del DRC

La configuración para la comprobación de reglas de diseño se realiza en el cuadro de diálogo Design Rule Checker, al que se accede mediante el comando Tools » Design Rule Check desde un documento PCB.

Uso del DRC en línea

La comprobación de reglas de diseño en línea se ejecuta en segundo plano, en tiempo real, marcando y/o previniendo automáticamente las violaciones de reglas de diseño. Esto es especialmente útil al interactively routing la placa para resaltar inmediatamente las violaciones de separación, ancho y segmentos paralelos. Para que una regla esté sujeta al DRC en línea, deben cumplirse los tres requisitos siguientes:

Si se encuentra que algún objeto viola una regla de diseño aplicable que esté habilitada para la comprobación en línea, se resaltará en el espacio de diseño de acuerdo con las violation display options definidas.

Uso del DRC por lotes

Se recomienda especialmente que siempre se realice una comprobación de reglas de diseño en modo por lotes antes de generar el arte final. El DRC en línea solo detecta nuevas violaciones, es decir, violaciones que se crean después de habilitar la función, mientras que el DRC por lotes permite ejecutar manualmente una comprobación en cualquier momento durante el proceso de diseño de la placa. Por ello, aunque los buenos diseñadores conocen el valor del DRC en línea, también saben que el diseño de la placa debe comenzar y terminar con un DRC por lotes.

Habilite los tipos de regla para la comprobación por lotes en el cuadro de diálogo Design Rule Checker según sea necesario (consulte nuevamente la sección Configuración del DRC ). Hay varias opciones adicionales disponibles al ejecutar un DRC por lotes, incluida la capacidad de generar un archivo de informe. Se accede a estas opciones haciendo clic en la carpeta Report Options en el panel de árbol de carpetas del cuadro de diálogo. Dos opciones clave (resaltadas en la siguiente imagen) son:

• Create Report File - habilite esta opción para que se genere un informe después de ejecutar un DRC por lotes para la placa. Habilite la subopción Report PCB Health Issues para incluir en el informe generado los problemas detectados por el PCB Health Check Monitor.

  El informe está en formato HTML y se denominará Design Rule Check - <PCBDocumentName>.html. Se abrirá automáticamente como documento activo después de que se haya completado el proceso de DRC por lotes.

• Create Violations - habilite esta opción para que las violaciones se resalten en el espacio de diseño de acuerdo con las violation display options definidas. Esta opción también es necesaria para que las violaciones aparezcan enumeradas en la región Violations del panel PCB Rules And Violations panel.

Las otras opciones disponibles son:

• Sub-Net Details – si se ha definido una regla Un-Routed Net, habilite esta opción para incluir detalles de subredes en el informe de DRC.

  La regla Un-Routed Net solo debe habilitarse para la comprobación cuando todas las conexiones se hayan enroutado, ya que una línea de conexión es efectivamente un "circuito abierto".

• Verify Shorting Copper – habilite esta opción para verificar la integridad del cobre de cortocircuito en cualquier componente Net Tie utilizado en el diseño. Esta comprobación busca cualquier cobre no conectado en un componente (indicativo de que una almohadilla no está cortocircuitando correctamente la(s) otra(s) almohadilla(s)).

• Report Drilled SMT Pads – habilite esta opción para incluir en el informe de DRC cualquier almohadilla SMT (Surface Mount Technology) que se haya taladrado erróneamente.

  Una almohadilla SMT puede ser, por ejemplo, un pin corto; un contacto plano; una de una matriz de bolas (BGA); una terminación en el cuerpo de un componente (pasivos); o un terminal corto en formación gull-wing (QFP).

  Esta opción solo sirve para detectar almohadillas SMT con orificios definidos en ellas, lo que era posible en versiones heredadas del software. Para comprobar vías debajo de almohadillas SMD, la regla Vias Under SMD (en la categoría High Speed) debe agregarse al diseño y habilitarse para DRC por lotes.

• Report Multilayer Pads with 0 size Hole – habilite esta opción para incluir cualquier almohadilla multicapa no válida encontrada en el diseño. Una almohadilla multicapa no válida es aquella cuyo tamaño de orificio es cero y que, de otro modo, la convertiría en una almohadilla SMT.

• Stop when n violations found – use este campo para determinar el número máximo de violaciones que se pueden detectar antes de que se detenga el proceso de DRC por lotes (predeterminado = 500). Limitar el número de violaciones que se informan es una estrategia clave para mantener manejable el proceso de comprobación.

• Report Broken Planes – habilite esta opción para que el proceso de comprobación de reglas por lotes busque e informe planos rotos. Los planos rotos ocurren cuando un área de un plano que tiene conectividad a una red queda eléctricamente desconectada del resto del plano. Un ejemplo de dónde puede ocurrir esto es un conector colocado sobre un plano dividido pero no conectado a él. Los vaciados alrededor de los pines se unen para cortar completamente el cobre del plano, partiéndolo efectivamente en dos partes.

  Para comprobar planos rotos, la regla Un-Routed Net (en la categoría Electrical) debe estar habilitada para DRC por lotes.

• Report Dead Copper larger than – habilite esta opción para que el proceso de comprobación de reglas por lotes busque e informe regiones de cobre muerto mayores que el área especificada. El cobre muerto se refiere a secciones de cobre que no tienen conectividad a una red y que además quedan eléctricamente desconectadas del plano padre original. Un ejemplo de dónde puede ocurrir esto es un conector (no conectado al plano) con pines muy próximos, en el que los vaciados alrededor de los pines se unen para aislar áreas de cobre del plano del resto del plano. Use el campo asociado para especificar un valor para el área máxima permitida de cobre muerto, por encima de la cual se considera una infracción de regla (predeterminado = 100 sq. mils).

  Para comprobar cobre muerto, la regla Un-Routed Net (en la categoría Electrical) debe estar habilitada para DRC por lotes.

  Cuando la opción Report Dead Copper larger than está habilitada (y la regla Un-Routed Net está habilitada para DRC por lotes), todos los objetos sin red asignada, independientemente de su tamaño, también se informarán durante la comprobación de reglas por lotes. Esta función está disponible estableciendo el valor de la opción PCB.Rules.DeadCopperNoNet en el cuadro de diálogo Advanced Settings dialog para configurar el ajuste de detección deseado como se muestra a continuación. El valor predeterminado es 2.

  • 0 – no comprobar ninguno.

  • 1 – comprobar todos.

  • 2 – comprobar todos excepto Pads libres, objetos de texto y objetos en componentes.

  Además, cuando la opción Report Dead Copper larger than está habilitada, se comprobarán los objetos de capa de cobre con una red asignada pero no conectados a ningún objeto pad de la misma red y no conectados con otros objetos de la misma red mediante líneas de conexión (independientemente de si la regla Un-Routed Net está habilitada para DRC por lotes o no). Esta función está en Open Beta y disponible cuando la opción PCB.Rules.DeadCopperInNet está habilitada en el cuadro de diálogo Advanced Settings dialog.

• Report Starved Thermals with less than n% available copper – habilite esta opción para que el proceso de comprobación de reglas por lotes busque e informe conexiones térmicas "starved" mayores que el porcentaje especificado. Las térmicas son conexiones a un plano con "recortes" de alivio térmico a su alrededor para reducir la conductividad térmica hacia el cobre del plano. Una térmica puede quedar "starved" cuando el área superficial de los radios de cobre que la conectan al plano se reduce por áreas vacías. Esta opción también comprueba el área superficial de la térmica (no solo los radios) frente a cualquier área vacía que invada la térmica. Use el campo asociado para especificar un valor para el porcentaje mínimo permisible de cobre de conexión que debe permanecer, por debajo del cual se considera una infracción de regla (predeterminado = 50%).

• Run Design Rule Check – haga clic en este botón para realizar un DRC por lotes de acuerdo con las reglas habilitadas para comprobación por lotes y las opciones adicionales definidas para este tipo de comprobación.

  Una vez completada la comprobación, todas las violaciones aparecerán en el panel Messages.

Un DRC en modo por lotes se inicia haciendo clic en el botón Run Design Rule Check en la parte inferior izquierda del cuadro de diálogo. Si eligió hacerlo, se creará un informe de DRC y se abrirá automáticamente (si está configurado para ello) como documento activo en la ventana principal de diseño. El informe enumera cada regla que se probó según lo especificado en el cuadro de diálogo Design Rule Checker . Las reglas que no están presentes en el diseño no se comprueban.

Informes de DRC

Habilitar la opción Create Report File en el cuadro de diálogo Design Rule Checker dialog generará un informe de DRC al ejecutar un DRC por lotes. Las opciones disponibles en la página PCB Editor - Reports page del cuadro de diálogo Preferences permiten especificar el formato del informe y si el informe se muestra automáticamente después de generarse.

Genere un informe de DRC como parte del proceso de DRC por lotes.

Los formatos compatibles son:

• TXT – genera el archivo Design Rule Check - <PCBDocumentName>.drc.

• HTML – genera el archivo Design Rule Check - <PCBDocumentName>.html.

• XML – genera el archivo <PCBDocumentName>.xml.

El informe enumera cada regla que se probó durante el proceso de comprobación por lotes según lo especificado en el cuadro de diálogo Design Rule Checker. Cada violación encontrada se enumera con detalles completos de cualquier información de referencia, como la capa, el nombre de la red, el designador del componente y el número de pad, así como la ubicación del objeto.

Opciones de visualización de infracciones

Comprobar el diseño con respecto a reglas de diseño específicas es una cosa, pero ¿qué ocurre cuando se infringen una o más de esas reglas? Tanto si se ejecuta el DRC en línea durante el diseño como si se ejecuta manualmente un DRC por lotes, debe existir algún tipo de indicación visual de dónde se están produciendo esas infracciones de reglas. El editor PCB incluye potentes opciones de visualización de infracciones para indicar de forma clara y visual dónde existen infracciones.

Gráficos de infracción personalizados

La mayoría de las reglas de diseño que pueden incluirse en la comprobación de reglas de diseño en línea y/o por lotes tienen asociados gráficos de infracción personalizados, que aparecen dentro del espacio de diseño cuando se infringe una regla determinada. Estos gráficos proporcionan un entorno visual de DRC más limpio. Cuando se infringe una regla de diseño determinada, los gráficos de infracción personalizados asociados (cuando corresponda) solo se dibujan en la(s) capa(s) implicada(s) en esa infracción.

En algunos casos, el gráfico muestra no solo dónde se produce la infracción, sino también por qué, mostrando el valor de restricción definido para la regla e indicando cómo el/los primitivo(s) infractor(es) están por debajo o por encima de este valor.

Ejemplo que ilustra los gráficos personalizados usados para las infracciones de las reglas de ancho y de anillo anular mínimo.

Otros gráficos, incluidos los utilizados para representar infracciones de las reglas Net Antennae, Short-Circuit, Un-Routed Net, Room Definition, Layer Pairs y Vias Under SMD, serán un gráfico, ya que no existe un valor de restricción definible para mostrar.

Ejemplos adicionales de gráficos de infracción personalizados. De izquierda a derecha: infracción de Net Antennae; infracción de Short-Circuit; infracción de Un-Routed Net.

Superposición de infracciones

Además de los gráficos de infracción personalizados, hay disponible una 'superposición' de infracciones para su configuración y uso. La superposición se dibuja sobre los primitivos del diseño. Puede elegir qué patrón mostrar sobre los primitivos a partir de una selección de estilos.

Use una superposición de infracciones como alternativa a los gráficos de infracción personalizados al mostrar infracciones de DRC.

Usar una combinación de los dos tipos de visualización de infracciones puede resultar útil para proporcionar una indicación 'general' y otra 'detallada' de las infracciones. Al alejar el zoom, la superposición de infracciones puede señalar dónde existe una infracción; después, acerque el zoom para ver el detalle proporcionado por el gráfico de infracción personalizado asociado.

Configuración de las preferencias de visualización de infracciones

El control sobre cómo se muestran las infracciones de DRC —usando los gráficos de infracción personalizados y/o una superposición de infracciones definida— se especifica en la página PCB Editor - DRC Violations Display del cuadro de diálogo Preferences.

Configure cómo se muestran las infracciones de DRC en el espacio de diseño —mediante gráficos personalizados y/o una superposición de infracciones definida— como parte de las preferencias del software.

Las opciones disponibles le permiten:

• Elegir el estilo de superposición de infracciones utilizado mediante Violation Overlay Style; los marcadores de error pueden mostrarse de una de las cuatro formas siguientes. Haga clic para seleccionar su estilo preferido:

  • None (Layer Color) - los marcadores de error se muestran en el color de la capa y, por lo tanto, no son visibles.

  • Solid (Override Color) - los marcadores de error se muestran en el color de la capa Error Marker.

  • Style A - los marcadores de error se muestran como un triángulo de advertencia.

  • Style B - los marcadores de error se muestran como un punto con una cruz en su interior.

• Determinar el comportamiento de visualización de la superposición de infracciones al alejar el zoom mediante Overlay Zoom Out Behavior; los marcadores de error harán lo siguiente a medida que aleje el zoom:

  • Base Pattern Scales - los marcadores de error se escalan independientemente del nivel de zoom (el tipo de marcador lo determina el Violation Overlay Style seleccionado arriba).

  • Layer Color Dominates - al alejar el zoom, los marcadores de error se convierten en un área sólida de color con el color de la capa.

  • Override Color Dominates - al alejar el zoom, los marcadores de error se convierten en un área sólida de color con el color de la capa Error Marker.

• Elegir el estilo de visualización usado, para cada regla, en la región Choose DRC Violations Display Style. Al habilitar la opción Violation Details para un tipo de regla, se usarán los gráficos de infracción personalizados asociados para mostrar las infracciones de DRC de esa regla. Al habilitar la opción Violation Overlay, las infracciones se mostrarán usando el estilo de superposición especificado. De forma predeterminada, el estilo de visualización Violation Details está habilitado para todos los tipos de reglas, y la visualización Violation Overlay Style solo está habilitada para las reglas Clearance, Width y Component Clearance.

  Haga clic con el botón derecho dentro de la cuadrícula para acceder a un menú de comandos que permite habilitar o deshabilitar rápidamente el uso de un tipo de visualización de infracciones para todos los tipos de reglas. También hay comandos disponibles para habilitar rápidamente la visualización de infracciones —gráficos detallados o estilos de superposición— solo para aquellas reglas que se estén utilizando actualmente en el diseño.

Definición del color de las infracciones

Para ofrecer mayor flexibilidad al mostrar infracciones de reglas en el espacio de diseño, los dos tipos de visualización de infracciones —detalles de infracción (gráficos de infracción personalizados) y superposición de infracciones— tienen colores de sistema asociados independientes. Esto permite diferenciarlos usando colores distintos. La asignación de colores se realiza en la sección System Colors de la pestaña Layers & Colors del panel View Configuration:

• Violation Details – usa el color de sistema Violation Markers (para las infracciones exentas que usen este estilo de visualización, usa el color de sistema Waived Violation Markers).

• Violation Overlay – usa el color de sistema DRC Error Markers (para las infracciones exentas que usen este estilo de visualización, usa el color de sistema Waived DRC Error Markers).

Especifique colores diferentes para los dos tipos de visualización de infracciones y habilite/deshabilite su visualización según sea necesario.