Configuración y ejecución de una DRC

Configuración del DRC

La configuración para la comprobación de reglas de diseño se realiza en el cuadro de diálogo Design Rule Checker, al que se accede mediante el comando Tools » Design Rule Check desde un documento PCB.

El cuadro de diálogo Design Rule Checker muestra los valores predeterminados con ciertas comprobaciones de DRC en línea deshabilitadas para mejorar el rendimiento del editor PCB. Utilice las opciones asociadas para incluir un tipo de regla de diseño en la comprobación como parte del DRC en línea y/o del DRC por lotes.

En el panel de árbol de carpetas del lado izquierdo del cuadro de diálogo, cada una de las categorías de reglas de diseño cuyos tipos de regla pueden comprobarse aparece listada bajo la carpeta Rules to Check. Haga clic en esta carpeta de nivel superior para mostrar todos los tipos de regla comprobables en el lado derecho del cuadro de diálogo. Como alternativa, haga clic en una categoría específica debajo de la carpeta para mostrar solo los tipos de regla de diseño asociados con esa categoría. Utilice el cuadro de diálogo para habilitar/deshabilitar la comprobación en línea (cuando esté disponible) y/o en modo por lotes para cada tipo de regla que desee comprobar.

Uso del DRC en línea

La comprobación de reglas de diseño en línea se ejecuta en segundo plano, en tiempo real, marcando y/o evitando automáticamente las violaciones de reglas de diseño. Esto resulta especialmente útil al interactively routing la placa, para resaltar inmediatamente violaciones de separación, ancho y segmentos paralelos. Para que una regla esté sujeta al DRC en línea, deben cumplirse los siguientes tres requisitos:

1. La regla debe estar habilitada. Esto puede hacerse en el cuadro de diálogo PCB Rules and Constraints Editor dialog, asegurándose de que la opción Enabled de la regla esté marcada, o en el panel PCB Rules and Violations panel, asegurándose de que la opción Enabled  de la regla esté marcada.

   Asegúrese de que las reglas de diseño que desea que supervise el DRC en línea estén realmente habilitadas para su uso en el diseño.

   Si una regla está incluida en un conjunto de reglas definido por el usuario, ese conjunto de reglas también debe estar habilitado. Consulte la página Defining, Scoping & Managing PCB Design Rules para obtener más información sobre cómo habilitar y deshabilitar conjuntos de reglas.

2. El tipo de regla debe estar habilitado para la comprobación en línea en el cuadro de diálogo Design Rule Checker.

   Asegúrese de que el tipo de regla esté habilitado para DRC en línea.

3. La función DRC en línea debe estar activada. Para ello, habilite la opción Online DRC en la página PCB Editor - General page del cuadro de diálogo Preferences.

   Asegúrese de que la función DRC en línea esté habilitada.

Si se detecta que algún objeto infringe una regla de diseño aplicable que esté habilitada para comprobación en línea, se resaltará en el espacio de diseño de acuerdo con las violation display options definidas.

Uso del DRC por lotes

Se recomienda especialmente que siempre se realice una comprobación de reglas de diseño en modo por lotes antes de generar el arte final. El DRC en línea solo detecta violaciones nuevas, es decir, violaciones que se crean después de habilitar la función, mientras que el DRC por lotes permite ejecutar una comprobación manualmente en cualquier momento durante el proceso de diseño de la placa. Así que, aunque los buenos diseñadores conocen el valor del DRC en línea, también saben que el diseño de la placa debe comenzar y terminar con un DRC por lotes.

Habilite los tipos de regla para comprobación por lotes en el cuadro de diálogo Design Rule Checker según sea necesario (consulte la sección Configuración del DRC). Hay varias opciones adicionales disponibles al ejecutar un DRC por lotes, incluida la capacidad de generar un archivo de informe. Se accede a estas opciones haciendo clic en la carpeta Report Options en el panel de árbol de carpetas del cuadro de diálogo. Dos opciones clave (resaltadas en la imagen siguiente) son:

• Create Report File - habilite esta opción para que se genere un informe después de ejecutar un DRC por lotes para la placa. Habilite la subopción Report PCB Health Issues para incluir en el informe generado los problemas detectados por el PCB Health Check Monitor.

  El informe tiene formato HTML y se llamará Design Rule Check - <PCBDocumentName>.html. Se abrirá automáticamente como documento activo una vez que se haya completado el proceso de DRC por lotes.

• Create Violations - habilite esta opción para que las violaciones se resalten en el espacio de diseño de acuerdo con las violation display options definidas. Esta opción también es necesaria para que las violaciones aparezcan listadas en la región Violations del panel PCB Rules And Violations panel.

Acceso a opciones aplicables a la ejecución de un DRC por lotes y la generación de un informe DRC.

Las otras opciones disponibles son:

• Sub-Net Details – si se ha definido una regla Un-Routed Net, habilite esta opción para incluir detalles de subredes en el informe DRC.

  La regla Un-Routed Net solo debe habilitarse para comprobación cuando todas las conexiones se hayan enroutado, ya que una línea de conexión es, en efecto, un «circuito abierto».

• Verify Shorting Copper – habilite esta opción para verificar la integridad del cobre de cortocircuito en cualquier componente Net Tie utilizado en el diseño. Esta comprobación busca cualquier cobre no conectado en un componente (lo que indica que una almohadilla no está cortocircuitando correctamente la(s) otra(s) almohadilla(s)).

• Report Drilled SMT Pads – habilite esta opción para incluir en el informe DRC cualquier pad SMT (Surface Mount Technology) que se haya taladrado erróneamente.

  Un pad SMT puede ser, por ejemplo, un pin corto; un contacto plano; uno de una matriz de bolas (BGA); una terminación en el cuerpo de un componente (pasivos); o una patilla corta en formación gull-wing (QFP).

  Esta opción solo sirve para detectar pads SMT con orificios definidos en ellos, algo que era posible en versiones heredadas del software. Para comprobar vías debajo de pads SMD, la regla Vias Under SMD (en la categoría High Speed) debe añadirse al diseño y habilitarse para DRC por lotes.

• Report Multilayer Pads with 0 size Hole – habilite esta opción para incluir cualquier pad multicapa no válido encontrado en el diseño. Un pad multicapa no válido es aquel cuyo tamaño de orificio es cero y que de otro modo lo convertiría en un pad SMT.

• Stop when n violations found – use este campo para determinar el número máximo de violaciones que pueden detectarse antes de que se detenga el proceso de DRC por lotes (predeterminado = 500). Limitar el número de violaciones que se informan es una estrategia clave para mantener el proceso de comprobación bajo control.

• Report Broken Planes – habilite esta opción para que el proceso de comprobación por lotes busque e informe planos rotos. Los planos rotos ocurren cuando un área de un plano que tiene conectividad con una red queda eléctricamente desconectada del resto del plano. Un ejemplo de dónde puede ocurrir esto es un conector colocado sobre un plano dividido pero no conectado a él. Los vaciados alrededor de los pines se unen hasta cortar completamente el cobre del plano, rompiéndolo efectivamente en dos partes.

  Para comprobar planos rotos, la regla Un-Routed Net (en la categoría Electrical) debe estar habilitada para DRC por lotes.

• Report Dead Copper larger than – habilite esta opción para que el proceso de comprobación por lotes busque e informe regiones de cobre muerto mayores que el área especificada. El cobre muerto se refiere a secciones de cobre que no tienen conectividad con una red y que además quedan eléctricamente desconectadas del plano padre original. Un ejemplo de dónde puede ocurrir esto es un conector (no conectado al plano) con pines muy próximos entre sí, en el que los vaciados alrededor de los pines se unen para aislar áreas de cobre del plano del resto del plano. Utilice el campo asociado para especificar un valor del área máxima permitida de cobre muerto, por encima de la cual se considera una infracción de regla (predeterminado = 100 sq. mils).

  Para comprobar cobre muerto, la regla Un-Routed Net (en la categoría Electrical) debe estar habilitada para DRC por lotes.

  Cuando la opción Report Dead Copper larger than esté habilitada (y la regla Un-Routed Net esté habilitada para DRC por lotes), todos los objetos sin red asignada, independientemente de su tamaño, también se informarán durante la comprobación de reglas por lotes. Esta función está disponible configurando el valor de la opción PCB.Rules.DeadCopperNoNet en el cuadro de diálogo Advanced Settings dialog para establecer la configuración de detección deseada, como se muestra a continuación. El valor predeterminado es 2.

  • 0 – no comprobar ninguno.

  • 1 – comprobar todos.

  • 2 – comprobar todos excepto pads libres, objetos de texto y objetos en componentes.

  Además, cuando la opción Report Dead Copper larger than esté habilitada, se comprobarán los objetos de capa de cobre con una red asignada pero no conectados a ningún pad del mismo net ni conectados con otros objetos del mismo net mediante líneas de conexión (independientemente de si la regla Un-Routed Net está habilitada para DRC por lotes o no). Esta función está en Open Beta y está disponible cuando la opción PCB.Rules.DeadCopperInNet está habilitada en el cuadro de diálogo Advanced Settings dialog.

• Report Starved Thermals with less than n% available copper – habilite esta opción para que el proceso de comprobación por lotes busque e informe conexiones térmicas «starved» mayores que el porcentaje especificado. Las térmicas son conexiones a un plano con «recortes» de alivio térmico alrededor para reducir la conductividad térmica hacia el cobre del plano. Una térmica puede quedar «starved» cuando el área superficial de los radios de cobre que la conectan al plano se reduce por áreas vacías. Esta opción también comprueba el área superficial de la térmica (no solo los radios) frente a cualquier área vacía que invada la térmica. Utilice el campo asociado para especificar un valor del porcentaje mínimo permitido de cobre de conexión que debe permanecer, por debajo del cual se considera una infracción de regla (predeterminado = 50%).

• Run Design Rule Check – haga clic en este botón para realizar un DRC por lotes de acuerdo con las reglas habilitadas para comprobación por lotes y las opciones adicionales definidas para este tipo de comprobación.

  Una vez completada la comprobación, todas las violaciones aparecerán en el panel Messages.

Un DRC en modo por lotes se inicia haciendo clic en el botón Run Design Rule Check en la parte inferior izquierda del cuadro de diálogo. Si eligió hacerlo, se creará un informe DRC y se abrirá automáticamente (si está configurado para ello) como documento activo en la ventana principal de diseño. El informe enumera cada regla que se probó, tal como se especifica en el cuadro de diálogo Design Rule Checker . Las reglas que no estén presentes en el diseño no se comprobarán.

Informes DRC

Al habilitar la opción Create Report File en el cuadro de diálogo Design Rule Checker dialog, se generará un informe DRC al ejecutar un DRC por lotes. Las opciones disponibles en la página PCB Editor - Reports page del cuadro de diálogo Preferences permiten especificar el formato del informe y si este se muestra automáticamente después de generarse.

Genere un informe DRC como parte del proceso de DRC por lotes.

Los formatos compatibles son:

• TXT – genera el archivo Design Rule Check - <PCBDocumentName>.drc.

• HTML – genera el archivo Design Rule Check - <PCBDocumentName>.html.

• XML – genera el archivo <PCBDocumentName>.xml.

El informe enumera cada regla que se probó durante el proceso de comprobación por lotes, tal como se especifica en el cuadro de diálogo Design Rule Checker. Cada violación localizada se lista con todos los detalles de cualquier información de referencia, como la capa, el nombre de la red, el designador del componente y el número de pad, así como la ubicación del objeto.

Configuración de Force Batch Check para conjuntos de reglas

La página a la que se accede haciendo clic en la carpeta Rule Sets to Check del árbol de carpetas del lado izquierdo del cuadro de diálogo Design Rule Checker permite configurar la comprobación forzada por lotes para conjuntos de reglas.

Consulte la página Defining, Scoping & Managing PCB Design Rules para obtener más información sobre conjuntos de reglas.

La página enumera todos los conjuntos de reglas (el Default Rule Set y cualquier conjunto de reglas definido por el usuario) que existen en el documento PCB. Cuando la opción Force Batch Check está habilitada para un conjunto de reglas, no solo se comprobará una regla aplicable de mayor prioridad para cada tipo de regla, sino también se forzará la comprobación durante el DRC por lotes de una regla aplicable de mayor prioridad para cada tipo de regla dentro de este conjunto de reglas. Básicamente, la comprobación forzada se ejecuta en paralelo al DRC por lotes normal, realizando una ejecución DRC adicional para cada conjunto de reglas incluido para comprobación forzada ().

Por ejemplo, si una red está dentro del ámbito de una regla Width en el Default Rule Set y una regla Width en un conjunto de reglas creado por el usuario, esta red también se comprobará adicionalmente contra la regla Width del conjunto de reglas creado por el usuario si la opción Force Batch Check está habilitada para este conjunto de reglas, incluso si esta regla tiene menor prioridad que la regla Width del Default Rule Set. Las entradas de las violaciones detectadas de reglas de diseño que estén incluidas en conjuntos de reglas con comprobación forzada se etiquetan como Force Checked <RuleSetName> en el informe DRC, el panel Messages y el panel PCB Rules And Violations .

Opciones de visualización de violaciones

Comprobar el diseño frente a reglas de diseño específicas es una cosa, pero ¿qué sucede cuando se infringe una o más de esas reglas? Tanto al ejecutar DRC en línea durante el diseño como al ejecutar manualmente un DRC por lotes, debe haber alguna indicación visual de dónde se están produciendo dichas violaciones. El editor PCB incluye potentes opciones de visualización de violaciones para indicar dónde existen violaciones de una forma clara y visual.

Gráficos personalizados de violación

La mayoría de las reglas de diseño que pueden incluirse en la comprobación de reglas de diseño en línea y/o por lotes tienen asociados gráficos personalizados de violación, que aparecen dentro del espacio de diseño cuando se infringe una regla concreta. Estos gráficos proporcionan un entorno DRC visualmente más limpio. Cuando se infringe una regla de diseño concreta, los gráficos personalizados de violación asociados (cuando correspondan) solo se dibujan en la(s) capa(s) implicada(s) en esa violación.

En algunos casos, el gráfico no solo muestra dónde se está produciendo la violación, sino también por qué, mostrando el valor de restricción definido para la regla e indicando cómo la(s) primitiva(s) infractora(s) está(n) por debajo o por encima de ese valor.

Ejemplo que ilustra los gráficos personalizados utilizados para violaciones de reglas de ancho y anillo anular mínimo.

Otros gráficos, incluidos los utilizados para representar violaciones de las reglas Net Antennae, Short-Circuit, Un-Routed Net, Room Definition, Layer Pairs y Vias Under SMD, serán un gráfico, ya que no hay un valor de restricción definible que mostrar.

Ejemplos adicionales de gráficos personalizados de violación. De izquierda a derecha: violación Net Antennae; violación Short-Circuit; violación Un-Routed Net.

Superposición de violaciones

Además de los gráficos personalizados de violación, hay disponible una «superposición» de violaciones para configurar y usar. La superposición se dibuja sobre las primitivas de diseño. Puede elegir qué patrón mostrar sobre las primitivas a partir de una selección de estilos.

Utilice una superposición de violaciones como alternativa a los gráficos personalizados de violación al mostrar violaciones DRC.

Usar una combinación de los dos tipos de visualización de infracciones puede resultar útil para proporcionar una indicación "general" y otra "detallada" de las infracciones. Al alejar el zoom, la superposición de infracciones puede señalar dónde existe una infracción; luego, al acercar el zoom, se puede ver el detalle proporcionado por el gráfico de infracción personalizado asociado.

Configuración de las preferencias de visualización de infracciones

El control sobre cómo se muestran las infracciones de DRC —mediante los gráficos de infracción personalizados y/o una superposición de infracciones definida— se especifica en la página PCB Editor - DRC Violations Display page del cuadro de diálogo Preferences.

Configure cómo se muestran las infracciones de DRC en el espacio de diseño —mediante gráficos personalizados y/o una superposición de infracciones definida— como parte de las preferencias del software.

Las opciones disponibles le permiten:

• Elegir el estilo de superposición de infracciones que se usará mediante Violation Overlay Style; los marcadores de error pueden mostrarse de una de las cuatro maneras siguientes. Haga clic para seleccionar su estilo preferido:

  • None (Layer Color) - los marcadores de error se muestran con el color de la capa y, por lo tanto, no son visibles.

  • Solid (Override Color) - los marcadores de error se muestran con el color de la capa Error Marker.

  • Style A - los marcadores de error se muestran como un triángulo de advertencia.

  • Style B - los marcadores de error se muestran como un punto con una cruz en su interior.

• Determinar el comportamiento de visualización de la superposición de infracciones al alejar el zoom mediante Overlay Zoom Out Behavior; al alejar el zoom, los marcadores de error harán lo siguiente:

  • Base Pattern Scales - los marcadores de error se escalan independientemente del nivel de zoom (el tipo de marcador lo determina el estilo de superposición de infracciones seleccionado anteriormente).

  • Layer Color Dominates - al alejar el zoom, los marcadores de error se convierten en un área sólida de color con el color de la capa.

  • Override Color Dominates - al alejar el zoom, los marcadores de error se convierten en un área sólida de color con el color de la capa Error Marker.

• Elija el estilo de visualización usado, para cada regla, en la región Choose DRC Violations Display Style. Al habilitar la opción Violation Details para un tipo de regla, se usarán los gráficos de infracción personalizados asociados para mostrar las infracciones de DRC de esa regla. Al habilitar la opción Violation Overlay, las infracciones se mostrarán usando el estilo de superposición especificado. De forma predeterminada, el estilo de visualización Violation Details está habilitado para todos los tipos de regla, y la visualización Violation Overlay Style está habilitada solo para las reglas Clearance, Width y Component Clearance.

  Haga clic con el botón derecho dentro de la cuadrícula para acceder a un menú de comandos con el que puede habilitar o deshabilitar rápidamente el uso de un tipo de visualización de infracciones para todos los tipos de regla. También hay comandos disponibles para habilitar rápidamente la visualización de infracciones —gráficos detallados o estilos de superposición— solo para aquellas reglas que se están utilizando actualmente en el diseño.

Definición del color de las infracciones

Para ofrecer mayor flexibilidad al mostrar las infracciones de reglas en el espacio de diseño, los dos tipos de visualización de infracciones —detalles de infracción (gráficos de infracción personalizados) y superposición de infracciones— tienen colores de sistema asociados por separado. Esto le permite diferenciar entre ambos usando colores diferentes y distintivos. La asignación de colores se realiza en la sección System Colors de la pestaña Layers & Colors del panel View Configuration panel:

• Violation Details – usa el color del sistema Violation Markers (para las infracciones eximidas que usan este estilo de visualización, utiliza el color del sistema Waived Violation Markers).

• Violation Overlay – usa el color del sistema DRC Error Markers (para las infracciones eximidas que usan este estilo de visualización, utiliza el color del sistema Waived DRC Error Markers).

Especifique colores diferentes para los dos tipos de visualización de infracciones y habilite o deshabilite su visualización según sea necesario.