Configuración y ejecución de una DRC

Configuración del DRC

La configuración para la comprobación de reglas de diseño se realiza en el cuadro de diálogo Design Rule Checker, al que se accede mediante el comando Tools » Design Rule Check desde un documento PCB.

Uso del DRC en línea

La comprobación de reglas de diseño en línea se ejecuta en segundo plano, en tiempo real, señalando y/o evitando automáticamente las violaciones de reglas de diseño. Esto es especialmente útil al enrutar interactivamente la placa, ya que resalta de inmediato las violaciones de separación, ancho y segmentos paralelos. Para que una regla esté sujeta al DRC en línea, deben cumplirse los tres requisitos siguientes:

Si se encuentra que algún objeto infringe una regla de diseño aplicable habilitada para comprobación en línea, se resaltará en el espacio de diseño de acuerdo con las opciones de visualización de violaciones definidas.

Uso del DRC por lotes

Se recomienda especialmente que siempre se realice una comprobación de reglas de diseño en modo por lotes antes de generar el arte final. El DRC en línea solo detecta nuevas violaciones —violaciones que se crean después de que la función se habilita—, mientras que el DRC por lotes permite ejecutar manualmente una comprobación en cualquier momento durante el proceso de diseño de la placa. Por ello, aunque los buenos diseñadores conocen el valor del DRC en línea, también saben que el diseño de la placa debe comenzar y terminar con un DRC por lotes.

Habilite los tipos de regla para la comprobación por lotes en el cuadro de diálogo Design Rule Checker según sea necesario (consulte de nuevo la sección Configuración del DRC ). Hay varias opciones adicionales disponibles al ejecutar un DRC por lotes, incluida la posibilidad de generar un archivo de informe. Se accede a estas opciones haciendo clic en la carpeta Report Options del panel de árbol de carpetas del cuadro de diálogo. Dos opciones clave (resaltadas en la siguiente imagen) son:

• Create Report File - habilite esta opción para que se genere un informe después de ejecutar un DRC por lotes para la placa. Habilite la subopción Report PCB Health Issues para incluir en el informe generado los problemas detectados por el PCB Health Check Monitor.

  El informe está en formato HTML y se llamará Design Rule Check - <PCBDocumentName>.html. Se abrirá automáticamente como documento activo después de que el proceso de DRC por lotes haya finalizado.

• Create Violations - habilite esta opción para que las violaciones se resalten en el espacio de diseño de acuerdo con las opciones de visualización de violaciones definidas. Esta opción también es necesaria para que las violaciones aparezcan listadas en la región Violations del panel PCB Rules And Violations.

Las otras opciones disponibles son:

• Sub-Net Details – si se ha definido una regla Un-Routed Net, habilite esta opción para incluir detalles de subredes en el informe DRC.

  La regla Un-Routed Net solo debe habilitarse para comprobación cuando se hayan enrutado todas las conexiones, ya que una línea de conexión es, en efecto, un "circuito abierto".

• Verify Shorting Copper – habilite esta opción para verificar la integridad del cobre de cortocircuito en cualquier componente Net Tie utilizado en el diseño. Esta comprobación busca cualquier cobre no conectado en un componente (lo que indica que una almohadilla no está cortocircuitando correctamente la otra almohadilla o almohadillas).

• Report Drilled SMT Pads – habilite esta opción para incluir en el informe DRC cualquier almohadilla SMT (Surface Mount Technology) que se haya taladrado erróneamente.

  Una almohadilla SMT puede ser, por ejemplo, un pin corto; un contacto plano; uno de una matriz de bolas (BGA); una terminación en el cuerpo de un componente (pasivos); o un terminal corto en formación gull-wing (QFP).

  Esta opción es solo para detectar almohadillas SMT con orificios definidos en ellas, lo cual era posible en versiones heredadas del software. Para comprobar vías debajo de almohadillas SMD, la regla Vias Under SMD (en la categoría High Speed) debe añadirse al diseño y habilitarse para el DRC por lotes.

• Report Multilayer Pads with 0 size Hole – habilite esta opción para incluir cualquier almohadilla multicapa no válida encontrada en el diseño. Una almohadilla multicapa no válida es aquella cuyo tamaño de orificio es cero, lo que de otro modo la convertiría en una almohadilla SMT.

• Stop when n violations found – utilice este campo para determinar el número máximo de violaciones que pueden detectarse antes de que se detenga el proceso de DRC por lotes (predeterminado = 500). Limitar el número de violaciones que se notifican es una estrategia clave para mantener el proceso de comprobación manejable.

• Report Broken Planes – habilite esta opción para que el proceso de comprobación de reglas por lotes busque e informe planos rotos. Los planos rotos se producen cuando un área de un plano que tiene conectividad con una red queda eléctricamente desconectada del resto del plano. Un ejemplo de dónde puede ocurrir esto es un conector colocado sobre un plano dividido pero no conectado a él. Los huecos alrededor de los pines se unen hasta cortar completamente el cobre del plano, dividiéndolo efectivamente en dos partes.

  Para comprobar planos rotos, la regla Un-Routed Net (en la categoría Electrical) debe estar habilitada para el DRC por lotes.

• Report Dead Copper larger than – habilite esta opción para que el proceso de comprobación de reglas por lotes busque y notifique regiones de cobre muerto mayores que el área especificada. El cobre muerto se refiere a secciones de cobre que no tienen conectividad con una red y que además quedan eléctricamente desconectadas del plano principal original. Un ejemplo de dónde puede ocurrir esto es un conector (no conectado al plano) con pines muy próximos, en el que los huecos alrededor de los pines se unen para aislar áreas de cobre del plano del resto del plano. Utilice el campo asociado para especificar un valor para el área máxima permitida de cobre muerto, por encima de la cual se considerará una infracción de regla (predeterminado = 100 sq. mils).

  Para comprobar cobre muerto, la regla Un-Routed Net (en la categoría Electrical) debe estar habilitada para el DRC por lotes.

  Cuando la opción Report Dead Copper larger than está habilitada (y la regla Un-Routed Net está habilitada para el DRC por lotes), todos los objetos sin red asignada, independientemente de su tamaño, también se notificarán durante la comprobación de reglas por lotes. Esta función está disponible configurando el valor de la opción PCB.Rules.DeadCopperNoNet en el cuadro de diálogo Advanced Settings dialog para establecer el ajuste de detección deseado, como se muestra a continuación. El valor predeterminado es 2.

  • 0 – no comprobar ninguno.

  • 1 – comprobar todos.

  • 2 – comprobar todos excepto Pads libres, objetos Text y objetos en Components.

  Además, cuando la opción Report Dead Copper larger than está habilitada, se comprobarán los objetos de capa de cobre con una red asignada pero no conectados a ningún objeto pad de la misma red ni conectados con otros objetos de la misma red mediante líneas de conexión (independientemente de si la regla Un-Routed Net está habilitada para el DRC por lotes o no). Esta función está en Open Beta y está disponible cuando la opción PCB.Rules.DeadCopperInNet está habilitada en el cuadro de diálogo Advanced Settings dialog.

• Report Starved Thermals with less than n% available copper – habilite esta opción para que el proceso de comprobación de reglas por lotes busque e informe conexiones térmicas "starved" mayores que el porcentaje especificado. Las conexiones térmicas son conexiones a un plano con recortes de alivio térmico a su alrededor para reducir la conductividad del calor hacia el cobre del plano. Una conexión térmica puede quedar "starved" cuando el área superficial de los radios de cobre que la conectan al plano se reduce por áreas vacías. Esta opción también comprueba el área superficial de la conexión térmica (no solo los radios) frente a cualquier área vacía que invada la conexión térmica. Utilice el campo asociado para especificar un valor para el porcentaje mínimo permitido de cobre de conexión que debe permanecer, por debajo del cual se considerará una infracción de regla (predeterminado = 50%).

• Run Design Rule Check – haga clic en este botón para realizar un DRC por lotes de acuerdo con las reglas habilitadas para la comprobación por lotes y las opciones adicionales definidas para este tipo de comprobación.

  Después de completar la comprobación, todas las violaciones aparecerán en el panel Messages.

Un DRC en modo por lotes se inicia haciendo clic en el botón Run Design Rule Check situado en la parte inferior izquierda del cuadro de diálogo. Si eligió hacerlo, se creará un informe DRC y se abrirá automáticamente (si está configurado para ello) como documento activo en la ventana principal de diseño. El informe enumera cada regla que se probó según lo especificado en el cuadro de diálogo Design Rule Checker . Las reglas que no estén presentes en el diseño no se prueban.

Informes DRC

Habilitar la opción Create Report File en el cuadro de diálogo Design Rule Checker dialog generará un informe DRC al ejecutar un DRC por lotes. Las opciones disponibles en la página PCB Editor - Reports del cuadro de diálogo Preferences permiten especificar el formato del informe y si el informe se muestra automáticamente después de generarse.

Genere un informe DRC como parte del proceso de DRC por lotes.

Los formatos compatibles son:

• TXT – genera el archivo Design Rule Check - <PCBDocumentName>.drc.

• HTML – genera el archivo Design Rule Check - <PCBDocumentName>.html.

• XML – genera el archivo <PCBDocumentName>.xml.

El informe enumera cada regla que se probó durante el proceso de comprobación por lotes según lo especificado en el cuadro de diálogo Design Rule Checker. Cada violación localizada se lista con detalles completos de cualquier información de referencia, como la capa, el nombre de la red, el designador del componente y el número de pad, así como la ubicación del objeto.

Opciones de visualización de infracciones

Comprobar el diseño con respecto a reglas de diseño específicas es una cosa, pero ¿qué sucede cuando se infringe una o más de esas reglas? Ya sea ejecutando Online DRC durante el diseño o ejecutando manualmente un Batch DRC, debe haber alguna indicación visual de dónde se están produciendo dichas infracciones de reglas. El Editor PCB incluye potentes opciones de visualización de infracciones para indicar de forma clara y visual dónde existen infracciones.

Gráficos de infracción personalizados

La mayoría de las reglas de diseño que pueden incluirse en la comprobación de reglas de diseño Online y/o Batch tienen gráficos de infracción personalizados asociados, que aparecen dentro del espacio de diseño cuando se infringe una regla concreta. Estos gráficos proporcionan un entorno DRC visualmente más limpio. Cuando se infringe una regla de diseño concreta, los gráficos de infracción personalizados asociados (cuando corresponda) solo se dibujan en la(s) capa(s) implicada(s) en esa infracción.

En algunos casos, el gráfico muestra no solo dónde se produce la infracción, sino también por qué: muestra el valor de restricción definido para la regla e indica cómo la(s) primitiva(s) infractora(s) están por debajo o por encima de este valor.

Ejemplo que ilustra los gráficos personalizados utilizados para las infracciones de las reglas de ancho y anillo anular mínimo.

Otros gráficos, incluidos los utilizados para representar infracciones de las reglas Net Antennae, Short-Circuit, Un-Routed Net, Room Definition, Layer Pairs y Vias Under SMD, serán un gráfico, ya que no hay un valor de restricción definible que mostrar.

Ejemplos adicionales de gráficos de infracción personalizados. De izquierda a derecha: infracción de Net Antennae; infracción de Short-Circuit; infracción de Un-Routed Net.

Superposición de infracciones

Además de los gráficos de infracción personalizados, hay disponible una 'superposición' de infracciones para su configuración y uso. La superposición se dibuja sobre las primitivas del diseño. Puede elegir qué patrón mostrar en las primitivas a partir de una selección de estilos.

Utilice una superposición de infracciones como alternativa a los gráficos de infracción personalizados al mostrar infracciones de DRC.

Usar una combinación de los dos tipos de visualización de infracciones puede resultar útil para proporcionar una indicación 'general' y 'detallada' de las infracciones. Al alejar el zoom, la superposición de infracciones puede señalar dónde existe una infracción; después, acerque el zoom para ver el detalle proporcionado por el gráfico de infracción personalizado asociado.

Configuración de las preferencias de visualización de infracciones

El control sobre cómo se muestran las infracciones de DRC —mediante gráficos de infracción personalizados y/o una superposición de infracciones definida— se especifica en la página PCB Editor - DRC Violations Display del cuadro de diálogo Preferences.

Configure cómo se muestran las infracciones de DRC en el espacio de diseño —mediante gráficos personalizados y/o una superposición de infracciones definida— como parte de las preferencias del software.

Las opciones disponibles le permiten:

• Elegir el estilo de superposición de infracciones utilizado mediante Violation Overlay Style; los marcadores de error pueden mostrarse de una de las cuatro formas siguientes. Haga clic para seleccionar su estilo preferido:

  • None (Layer Color) - los marcadores de error se muestran en el color de la capa y, por lo tanto, no son visibles.

  • Solid (Override Color) - los marcadores de error se muestran en el color de la capa Error Marker.

  • Style A - los marcadores de error se muestran como un triángulo de advertencia.

  • Style B - los marcadores de error se muestran como un punto con una cruz en su interior.

• Determinar el comportamiento de visualización de la superposición de infracciones al alejar el zoom mediante Overlay Zoom Out Behavior; los marcadores de error harán lo siguiente a medida que aleje el zoom:

  • Base Pattern Scales - los marcadores de error se escalan independientemente del nivel de zoom (el tipo de marcador se determina por el Violation Overlay Style seleccionado anteriormente).

  • Layer Color Dominates - al alejar el zoom, los marcadores de error se convierten en un área sólida de color con el color de la capa.

  • Override Color Dominates - al alejar el zoom, los marcadores de error se convierten en un área sólida de color con el color de la capa Error Marker.

• Elegir el estilo de visualización utilizado, para cada regla, en la región Choose DRC Violations Display Style. Habilitar la opción Violation Details para un tipo de regla usará los gráficos de infracción personalizados asociados para mostrar las infracciones DRC de esa regla. Habilitar la opción Violation Overlay mostrará las infracciones usando el estilo de superposición especificado. De forma predeterminada, el estilo de visualización Violation Details está habilitado para todos los tipos de reglas, y la visualización Violation Overlay Style  está habilitada solo para las reglas Clearance, Width y Component Clearance.

  Haga clic con el botón derecho dentro de la cuadrícula para acceder a un menú de comandos y habilitar o deshabilitar rápidamente el uso de un tipo de visualización de infracciones para todos los tipos de reglas. También hay comandos disponibles para habilitar rápidamente la visualización de infracciones —gráficos detallados o estilos de superposición— solo para aquellas reglas que se están utilizando actualmente en el diseño.

Definición del color de las infracciones

Para ofrecer mayor flexibilidad al mostrar infracciones de reglas en el espacio de diseño, los dos tipos de visualización de infracciones —detalles de infracción (gráficos de infracción personalizados) y superposición de infracciones— tienen colores de sistema asociados por separado. Esto le permite diferenciarlos usando colores distintos. La asignación de colores se realiza en la sección System Colors de la pestaña Layers & Colors del panel View Configuration:

• Violation Details – usa el color de sistema Violation Markers (para las infracciones eximidas que usan este estilo de visualización, usa el color de sistema Waived Violation Markers).

• Violation Overlay – usa el color de sistema DRC Error Markers (para las infracciones eximidas que usan este estilo de visualización, usa el color de sistema Waived DRC Error Markers).

Especifique colores diferentes para los dos tipos de visualización de infracciones y habilite/deshabilite su visualización según sea necesario.