Các loại quy tắc tốc độ cao
Các quy tắc thiết kế của
Đoạn song song
Quy tắc mặc định: không bắt buộc
Quy tắc này quy định khoảng cách mà hai đoạn đường ray có thể chạy song song với nhau, đối với một khoảng cách tách biệt nhất định.
Hạn chế

Các ràng buộc mặc định cho quy tắc Đoạn song song
-
Layer Checking - chỉ định vị trí mà hai đoạn đường dẫn cần kiểm tra phải nằm:-
Same Layer - các đoạn đường dẫn của các mạng mục tiêu đều nằm trên cùng một lớp -
Adjacent Layers - các đoạn đường dẫn của các mạng mục tiêu nằm trên các lớp liền kề.
-
-
For a parallel gap of - Xác định khoảng cách song song cần có giữa hai đoạn đường dẫn trước khi chúng được xem xét để kiểm tra. Các đoạn đường dẫn song song có khoảng cách bằng hoặc nhỏ hơn giá trị này sẽ được kiểm tra. -
The parallel limit is - Xác định chiều dài song song tối đa cho phép của hai đoạn đường dẫn (trên các mạng khác nhau), khi điều kiện khoảng cách song song được tuân thủ trên toàn bộ chiều dài.
Áp dụng quy tắc
DRC trực tuyến và DRC theo lô.
Lưu ý
Quy tắc này phát hiện các đoạn đường dẫn song song nằm trong
Chiều dài
Quy tắc mặc định: không bắt buộc
Quy tắc này chỉ định độ dài tối thiểu và tối đa của một mạng.
Các ràng buộc

Các ràng buộc mặc định cho quy tắc Chiều dài
-
Length Units - chọn tùy chọn này để định nghĩa độ dài dưới dạng khoảng cách. -
Delay Units - Chọn tùy chọn này để định nghĩa độ dài dưới dạng thời gian (thời gian tín hiệu mất để truyền dọc theo đoạn đường đó). -
Minimum - Giá trị cho chiều dài tối thiểu được phép của mạng. -
Maximum - Giá trị cho chiều dài tối đa cho phép của mạng.
Áp dụng quy tắc
Điều chỉnh chiều dài tương tác, điều chỉnh chiều dài tự động, DRC trực tuyến và theo lô.
Lưu ý
Các
Chiều dài phù hợp
Quy tắc mặc định: không bắt buộc
Quy tắc này quy định mức chênh lệch chiều dài mạng được phép. Quy tắc này rất quan trọng trong thiết kế tốc độ cao, nơi thách thức không chỉ nằm ở thời gian tín hiệu truyền đi (được xác định bởi chiều dài tổng thể của chúng), mà còn ở mức độ quan trọng của việc các tín hiệu được chỉ định phải đến cùng lúc. Tùy thuộc vào tốc độ chuyển mạch của tín hiệu, chức năng của tín hiệu và vật liệu được sử dụng trên bảng mạch, sự chênh lệch cho phép có thể lên đến 500 mils hoặc chỉ 1 mil.
Tập hợp các mạng được nhắm mục tiêu được xác định bởi phạm vi của quy tắc (theo định nghĩa trong truy vấn đầy đủ của quy tắc), với chiều dài tham chiếu (mạng dài nhất trong tập hợp) được xác định bởi phạm vi quy tắc, kết hợp với các
(LongestLength - tolerance) ≤ CurrentLength ≤ LongestLength
Các ràng buộc

Các ràng buộc mặc định cho quy tắc "Chiều dài khớp".
-
Length Units – chọn tùy chọn này để định nghĩa độ dài dưới dạng khoảng cách. -
Delay Units – chọn tùy chọn này để định nghĩa độ dài dưới dạng thời gian (thời gian tín hiệu mất để truyền dọc theo đoạn đường đó). -
Tolerance – chỉ định độ dung sai về chiều dài khi so sánh từng mạng với mạng dài nhất trong tập hợp. Bất kỳ mạng nào có chiều dài không nằm trong độ dung sai đã chỉ định sẽ được coi là quá ngắn và sẽ được thêm đường dẫn vào nếu lệnhEqualize Net Lengths lệnh được thực thi. -
Source Target – menu thả xuống này chỉ khả dụng khi lớp xSignal (hoặc tất cả các xSignal của thiết kế) được sử dụng làm phạm vi quy tắc. Chọn một xSignal từ danh sách thả xuống để sử dụng chiều dài của nó làm mục tiêu cho các xSignal khác nằm trong phạm vi quy tắc. Khi một xSignal được chọn làm mục tiêu nguồn, các xSignal mục tiêu khác sẽ đáp ứng quy tắc nếu Chiều dài hiện tại của chúng là:(TargetLength - tolerance) ≤ CurrentLength ≤ (TargetLength + tolerance) -
Group Matched Lengths – chọn tùy chọn này để kiểm tra độ dài giữa tất cả các mạng nằm trong phạm vi quy tắc. -
Within Differential Pair Length – chọn tùy chọn này để kiểm tra độ dài giữa các mạng trong mỗi cặp vi sai được quy tắc nhắm đến. Tham khảo phần Ghi chú để tìm hiểu thêm.-
Dynamic Phase Matching – bật tùy chọn này để chỉ định các ràng buộc khớp pha động (khớp pha dọc theo toàn bộ chiều dài của cặp).-
Dynamic Phase Tolerance (khiLength Units tùy chọn này được chọn) /Dynamic Phase Delay Tolerance (khiDelay Units tùy chọn này được chọn) – độ lệch pha cho phép giữa các rãnh trong một cặp, vượt quá mức này thì cần phải thực hiện bù đắp. -
Matching Distance – khoảng cách sau khi vượt quá giới hạn dung sai, mà tại đó phải áp dụng bù.
-
-
Áp dụng quy tắc
Điều chỉnh độ dài tương tác, điều chỉnh độ dài tự động, DRC trực tuyến và theo lô.
Ghi chú
-
Các
Interactive Length Tuning trongRoute cung cấp nhiều hình dạng điều chỉnh khác nhau và cho phép bạn đặt các bộ điều chỉnh theo cách chọn lọc phù hợp với quy tắc thiết kế Chiều dài Phù hợp (cũng như bất kỳ quy tắc thiết kế Chiều dài nào khác) để cân bằng chiều dài các mạng. Ngoài ra, bạn có thể chọn một tập hợp các mạng và tự động điều chỉnh chiều dài của tất cả các mạng đã chọn bằng cách sử dụngRoute » Automatic Length Tuning lệnh. Tham khảo trang Điều chỉnh Chiều dài để tìm hiểu thêm về các lệnh điều chỉnh chiều dài tương tác và tự động. -
Khi xác định phạm vi áp dụng quy tắc Độ dài Mạch Phù hợp cho mục đích điều chỉnh tương tác:
-
For individual nets - hãy định nghĩa một lớp chứa các mạng mà bạn muốn điều chỉnh (lớp Mạng, Cặp vi sai hoặc xSignal), và áp dụng quy tắc cho lớp mục tiêu đó. Công cụ điều chỉnh độ dài sau đó sẽ tìm mạng dài nhất trong tập hợp các mạng mục tiêu đó và cung cấp cho bạn một phạm vi hợp lệ cho các mạng mục tiêu là: .(LongestLength - tolerance) ≤ CurrentLength ≤ LongestLength -
For differential pair nets - nếu có nhiều cặp vi sai và thiết kế yêu cầu độ dài mạng phải khớp giữa các cặp, bạn sẽ tạo hai quy tắc "Độ dài mạng khớp". Quy tắc đầu tiên xác định các yêu cầu khớp độ dài giữa các cặp, và có tham số "Constraint" được đặt thànhGroup Matched Lengths . Quy tắc thứ hai nhằm đảm bảo các đường dẫn trong mỗi cặp vi sai nằm trong giới hạn dung sai và có tùy chọn Constraint được đặt thànhWithin Differential Pair Length . Khi tùy chọn Hạn chế này được sử dụng, phần mềm sẽ phát hiện tất cả các cặp vi sai nằm trong phạm vi áp dụng của quy tắc, sau đó so sánh các thành phần dương (+ve) và âm (–ve) của mỗi cặp với nhau.
-
-
Khi có nhiều quy tắc được áp dụng cho một đối tượng, cách tiếp cận tiêu chuẩn mà trình chỉnh sửa PCB sử dụng là áp dụng quy tắc có mức ưu tiên cao nhất. Điều này không áp dụng cho các quy tắc thiết kế “Độ dài phù hợp”, nơi nhiều quy tắc có thể được áp dụng hợp lệ cho một đối tượng. Ví dụ, thường thấy việc định nghĩa độ khớp chặt chẽ hơn trong một bus 8-bit, đồng thời yêu cầu nhiều bus 8-bit khác cũng phải khớp với nhau, nhưng với dung sai lớn hơn. Trong tình huống này, thứ tự ưu tiên của hai quy tắc này sẽ bị bỏ qua.
-
Các vi phạm được phát hiện đối với các ràng buộc khớp pha động sẽ được đánh dấu bằng một mẫu chấm chéo trên các đường dẫn tương ứng trong không gian thiết kế, với mẫu chấm chéo bắt đầu từ điểm phát hiện sự không khớp pha, tức là độ dung sai đã định bị vượt quá
Chiều dài đoạn nối chuỗi
Quy tắc mặc định: không bắt buộc
Quy tắc này quy định độ dài đoạn nhánh tối đa cho phép đối với một mạng có cấu trúc chuỗi daisy.
Các ràng buộc

Các ràng buộc mặc định cho quy tắc "Chiều dài đoạn nhánh trong cấu trúc nối tiếp"
Áp dụng quy tắc
DRC trực tuyến và DRC theo lô.
Lỗ thông dưới SMD
Quy tắc mặc định: không bắt buộc
Quy tắc này xác định liệu có thể đặt lỗ vias dưới các pad SMD hay không.
Các ràng buộc

Các ràng buộc mặc định cho quy tắc Lỗ thông dưới SMD
Ứng dụng quy tắc
DRC trực tuyến, DRC hàng loạt, định tuyến tương tác và định tuyến tự động.
Ghi chú
- Quy tắc này chỉ áp dụng cho các đối tượng pad được định nghĩa trên một lớp đồng duy nhất (không áp dụng cho nhiều lớp).
-
Phạm vi của quy tắc (
Where the Object Matches ) xác địnhwhich SMD pad objects là đối tượng được nhắm đến bởi phiên bản quy tắc này. Khi một pad nằm trong phạm vi của quy tắc (được quy tắc phát hiện), pad đó sẽ được kiểm tra để xem liệu nó có tuân thủAllow Vias under SMD Pads các thiết lập ràng buộc được định nghĩa bởi quy tắc này. -
Quy tắc này nhằm cho phép hoặc không cho phép các lỗ vias nằm dưới các pad SMD. Nếu cho phép các lỗ vias, quy tắc
does not sẽ kiểm tra xem lỗ via đó chỉ nằm một phần dưới pad SMD hay không, hoặc các thuộc tính của lỗ via đó. - Nếu có nhiều lỗ vias dưới một pad SMD mà chúng không được phép, chỉ lỗ vias đầu tiên được phát hiện trong quá trình kiểm tra quy tắc mới bị đánh dấu. Khi vi phạm này được khắc phục, lỗ vias vi phạm tiếp theo sẽ bị đánh dấu, và cứ thế tiếp tục.
-
Để cho phép chọn lọc các lỗ vias dưới các pad SMD, hãy cấm toàn bộ các lỗ vias dưới bất kỳ pad SMD nào, sau đó định nghĩa một hoặc nhiều quy tắc để cho phép chọn lọc chúng dưới các pad cụ thể, như được hiển thị trong hình ảnh bên dưới. Để thực hiện điều này, hãy tạo:
-
Một quy tắc chung, có mức ưu tiên thấp hơn, nhắm vào tất cả các đối tượng pad SMD.
Allow Vias under SMD Pads hạn chế bị vô hiệu hóa cho quy tắc này, không cho phép các lỗ via dưới bất kỳ pad SMD nào. (hiển thị quy tắc) - Một (hoặc nhiều) quy tắc có mức ưu tiên cao hơn sau đó sẽ xác định chọn lọc những pad SMD nào được phép có lỗ vias bên dưới. Điều này được thực hiện bằng cách sử dụng phạm vi quy tắc nhắm vào các pad SMD, chẳng hạn như HasFootprint, InComponentClass và InPadClass.

Nhiều quy tắc đã được định nghĩa để chỉ cho phép lỗ vias dưới các pad: trong một lớp pad, tất cả các pad trong một lớp linh kiện và tất cả các pad trong một footprint cụ thể. -
Một quy tắc chung, có mức ưu tiên thấp hơn, nhắm vào tất cả các đối tượng pad SMD.
-
Quy tắc "Cho phép lỗ via dưới các pad SMD" không thể kiểm tra xem một lỗ via cụ thể có được sử dụng dưới một pad SMD hay không; nó chỉ phát hiện xem lỗ via có được phép hay không được phép dưới pad SMD đã chỉ định. Để kiểm tra xem một lỗ via dưới pad SMD có các đặc tính cụ thể hay không, chẳng hạn như là MicroVia hoặc sử dụng một PadViaTemplate cụ thể, hãy sử dụng một bộ quy tắc"Same-Net Clearance Constraint". Tương tự như quy tắc “Allow Vias Under SMD”, phương pháp này cũng yêu cầu một quy tắc có mức ưu tiên thấp hơn để không cho phép lỗ via dưới pad SMD, kết hợp với các quy tắc có mức ưu tiên cao hơn để sau đó chọn lọc cho phép các lỗ via dưới pad SMD dựa trên các thuộc tính của chúng. Hình ảnh dưới đây minh họa:
- Một quy tắc Same-Net chung, có mức ưu tiên thấp hơn, quy định khoảng cách phù hợp giữa lỗ via và pad SMD (cũng như lỗ khoan) (phát hiện tất cả các lỗ via dưới bất kỳ pad nào). (hiển thị quy tắc)
- Một quy tắc cho phép khoảng cách bằng không (và khoảng cách lỗ bằng không) giữa các pad SMD và các lỗ MicroVia sử dụng mẫu PadVia cụ thể. (hiển thị quy tắc)
- Một quy tắc cho phép khoảng cách bằng không (và khoảng cách lỗ bằng không) giữa các pad SMD và các lỗ vias tuân thủ tiêu chuẩn IPC4761 Loại 7. (hiển thị quy tắc)

Nhiều quy tắc đã được định nghĩa để chỉ cho phép khoảng cách bằng không giữa các lỗ via (và lỗ via) và các pad SMD đối với: các lỗ MicroVia sử dụng mẫu PadVia cụ thể, hoặc các lỗ via tuân thủ tiêu chuẩn IPC4761 Loại 7.
Số lượng lỗ vias tối đa
Quy tắc mặc định: không bắt buộc
Quy tắc này quy định số lượng lỗ vias tối đa được phép cho từng mạng riêng lẻ trong thiết kế hiện tại.
Các ràng buộc

Các ràng buộc mặc định cho quy tắc "Số lượng Via tối đa"
Áp dụng quy tắc
DRC trực tuyến và DRC theo lô.
Chiều dài tối đa của đoạn nối lỗ (Khoan ngược)
Quy tắc mặc định: không bắt buộc
Đoạn thừa là chiều dài của lỗ vias hoặc phần thân pad nhô ra ngoài lớp tín hiệu cuối cùng mà lỗ vias/pad đó kết nối. Khoan ngược sẽ được áp dụng cho các lỗ vias/pad phù hợp trong các mạng nằm trong phạm vi áp dụng của quy tắc này, theo các ô chọn
Ngoài việc được sử dụng để xác định các via/pad nào sẽ được xem xét để khoan ngược, trong quá trình kiểm tra quy tắc thiết kế, quy tắc này còn kiểm tra các đoạn thừa của via và pad có chiều dài lớn hơn giá trị
Các ràng buộc

Các ràng buộc mặc định cho quy tắc "Max Stub Length"
-
Max Stub Length - độ dài tối đa cho phép của đoạn thừa. Cài đặt này được sử dụng để kiểm tra các đoạn thừa còn lại có độ dài bằng hoặc lớn hơn giá trị này, nó không xác định độ sâu khoan được sử dụng cho quá trình khoan ngược.-
Top Layer - khoan ngược các lỗ vias/pad, trong các mạng mục tiêu, từ mặt trên của bảng mạch. -
Bottom Layer - Khoan ngược các lỗ vias/điểm tiếp xúc, trong các mạng mục tiêu, từ mặt dưới của bảng mạch.
-
-
Back Drill Oversize - sự gia tăng theo hướng tâm của kích thước mũi khoan được sử dụng cho quá trình khoan ngược, so với kích thước lỗ via/pad ban đầu.-
Tolerance - Dung sai dương (+) và âm (-) cho phép đối với kích thước mũi khoan này; nhập cả hai giá trị dưới dạng số dương.
-
Áp dụng quy tắc
DRC theo lô.
Đường dẫn trở lại
Quy tắc mặc định: không bắt buộc
Quy tắc này quy định một đường dẫn tín hiệu trở về liên tục dọc theo lớp tham chiếu được chỉ định ở phía trên hoặc phía dưới các tín hiệu mục tiêu. Đường dẫn trở về có thể được tạo từ các vùng lấp đầy, vùng và các vùng đổ đa giác được đặt trên lớp tín hiệu hoặc các lớp mặt phẳng.
Các ràng buộc

Các ràng buộc mặc định cho quy tắc Đường dẫn Trở về
-
Impedance Profile – chọn cấu hình trở kháng phù hợp cho các mạng được quy tắc này nhắm đến. Cấu hình này chỉ định (các) lớp nào cung cấp đường dẫn trở về cho các tín hiệu được nhắm đến. Sau khi đã chọn chồng lớp, các lớp tín hiệu có sẵn và các lớp tham chiếu tương ứng của chúng sẽ được hiển thị trong vùng lưới của hộp thoại. -
Minimum Gap to Return Path – chỉ định khoảng cách tối thiểu từ mép dây dẫn đến mép ngoài của đường dẫn trở về. Việc kiểm tra được áp dụng dọc theo toàn bộ chiều dài của dây dẫn. Lỗi sẽ được báo nếu khoảng cách bằng hoặc nhỏ hơnMinimum Gap to Return Path giá trị này (giá trị mặc định là 0 mm). -
Exclude Pad/Via Voids – khi được bật, các lỗ hổng trong đường dẫn trở về do khoảng trống xung quanh các pad và lỗ vias thuộc về mạng (các mạng) mục tiêu sẽ không bị báo là vi phạm. -
Max Stitch Via Distance – chọn hộp kiểm này để xác định khoảng cách mà tại đó một lỗ via đường dẫn trở về phải có từ một lỗ via của tín hiệu trong phạm vi (giá trị mặc định là 1,5 mm). Lỗ via đường dẫn trở về phải cung cấp kết nối với lớp tham chiếu được xác định trongLayer Stack Manager cho cấu hình trở kháng tương ứng.
Áp dụng quy tắc
DRC hàng loạt.


).