Độ trễ chân do vỏ linh kiện

Trong mọi thiết kế tốc độ cao trên 500 MHz, môi trường kết nối hoặc dây liên kết tới đế bán dẫn đều gây ra độ trễ cho tín hiệu. Độ trễ bên trong linh kiện này được gọi là độ trễ chân-vỏ. Ngay cả khi hai linh kiện hoàn toàn tương thích về chân xét trên phương diện thiết kế và PCB, thời gian truyền qua vỏ vẫn khác nhau giữa các linh kiện, vì vậy cần tính đến yếu tố này. Có thể tìm thông tin về thời gian truyền trong tài liệu IBIS 6 của linh kiện. Thông tin về chân vỏ cần được xem xét ở giai đoạn lập kế hoạch I/O, hoặc sau khi tổng hợp đối với FPGA. Tất cả các nhà sản xuất linh kiện đều có thể cung cấp độ trễ của vỏ, được biểu thị bằng độ trễ tính theo picôgiây hoặc bằng chiều dài.

Có thể đưa độ trễ vào thiết kế dưới dạng Pin Package Length hoặc Propagation Delay, bằng cách sử dụng các trường tương ứng cho chân trong trình biên tập sơ đồ nguyên lý hoặc cho pad/via trong trình biên tập PCB. Các giá trị nhập vào được xử lý như sau:

Pin Package Length - tất cả chiều dài chân-vỏ trong mỗi net được cộng lại trong trình biên tập PCB để tạo thành Tổng chiều dài chân/vỏ (Total Pin/Package Length), và được tính vào Signal Length tổng thể của net đó. Tham khảo chế độ Nets của bảng PCB để tìm hiểu thêm về Chiều dài tín hiệu (Signal Length).

Propagation Delay - tất cả các giá trị độ trễ do người dùng xác định cho chân/pad và via trong mỗi net được cộng vào độ trễ đi dây của net đó trong trình biên tập PCB. Độ trễ đi dây được tính tự động bằng bộ giải trường Simbeor® tích hợp trong Layer Stack Manager. Độ trễ của pad và via không được tính tự động nhưng có thể do người dùng xác định.

Đưa độ trễ vào sơ đồ nguyên lý

Có thể xác định chiều dài chân-vỏ dưới dạng thuộc tính của chân linh kiện trên sơ đồ nguyên lý trong bảng Properties ở chế độ Pin. Theo mặc định, phần mềm sẽ sử dụng đơn vị của tài liệu hiện tại; nếu cần, hãy nhập đơn vị kèm theo giá trị.

Nhập chiều dài chân-vỏ kèm đơn vị cần dùng.

Xác định độ trễ trong trình biên tập PCB

Các giá trị Chiều dài chân-vỏ và Độ trễ lan truyền được chuyển sang bố trí PCB, như hiển thị trong chế độ Pad của bảng Properties.

Các giá trị Chiều dài chân-vỏ và Độ trễ lan truyền được chuyển từ sơ đồ nguyên lý sang PCB, hoặc cũng có thể được xác định trực tiếp trong PCB.

Kiểm tra chiều dài chân/vỏ và độ trễ lan truyền trong bảng PCB

Pin/Pkg Length được tự động tính vào các phép tính Signal Length, được hiển thị trong nhiều chế độ của bảng PCB. Đặt bảng ở chế độ Nets để kiểm tra (hoặc chỉnh sửa) giá trị Pin/Pkg Length của các chân trong net đã chọn. Lưu ý rằng cột Routed Length thể hiện chiều dài đường đi dây, còn cột Signal Length thể hiện chiều dài đường đi dây cộng với mọi Chiều dài chân/vỏ trong net đó.

Pin/Pkg Length và ảnh hưởng của nó đến Signal Length được hiển thị trong chế độ Nets của bảng PCB.

Trong hình bên dưới, cột độ trễ lan truyền Delay cho thấy có hai cặp xSignal vi phạm quy tắc thiết kế Matched Lengths. Vì phần tô sáng nằm trong cột Delay nên điều này cho biết quy tắc được cấu hình để sử dụng đơn vị độ trễ thay vì đơn vị chiều dài.

Cột Delay cho thấy có hai cặp xSignal vi phạm quy tắc thiết kế Matched Lengths. 

Cách tính chiều dài vào xSignal

Pin/Pkg Length được tự động tính vào tổng chiều dài xSignal khi:

• Tín hiệu đó là một phần của định nghĩa xSignal
• Pad đó không được kết nối theo kiểu đi dây fly-by (chỉ có một đường mạch nối với pad đó)