Xác định đường truyền tín hiệu tốc độ cao bằng xSignals

Thách thức

Khi tốc độ chuyển mạch của thiết bị ngày càng tăng, thách thức đặt ra là phải duy trì tính toàn vẹn tín hiệu và đáp ứng các yêu cầu về thời gian của tín hiệu. Tính toàn vẹn tín hiệu có thể được kiểm soát thông qua đi dây trở kháng kiểm soát, đạt được nhờ thiết kế cẩn thận cả stackup của PCB lẫn độ rộng đường mạch sử dụng trên từng lớp.

Các yêu cầu về thời gian được đáp ứng bằng cách khớp chiều dài các đường đi tín hiệu đã đi dây. Với một tập các đường tín hiệu 2 chân, mỗi đường chạy từ một chân đầu ra đến một chân đầu vào duy nhất, việc tính toán và so sánh chiều dài là một quá trình đơn giản. Tuy nhiên, điều này không đúng với nhiều giải pháp thiết kế điển hình, nơi có thể có một linh kiện kết thúc nối tiếp trong đường tín hiệu, hoặc tín hiệu có nhiều hơn hai chân, khi đó có thể được đi dây theo topology Balanced T hoặc Fly-By, như minh họa trong hình bên dưới.

Bốn chip RAM DDR2 được đi dây theo topology Balanced T. ##

Giải pháp

Công việc của người thiết kế là chuyển các yêu cầu thiết kế của họ, chẳng hạn như chiều dài đi dây tối đa cho phép để đáp ứng ngân sách thời gian, thành một tập các quy tắc thiết kế, chẳng hạn như quy tắc Length để đảm bảo đáp ứng thời gian và quy tắc Matched Length để phát hiện các sai lệch thời gian tiềm ẩn.

Giờ đây, người thiết kế nhìn các tín hiệu theo chức năng của chúng (ví dụ: 'Tín hiệu địa chỉ này phải được đi dây từ đầu nối này đến từng thiết bị nhớ. Để làm được điều đó, tôi sẽ đi dây theo topology fly-by với một điện trở kết thúc ở cuối. Tôi cũng có thể cần một bộ kết thúc nối tiếp ở nguồn'). Mặc dù địa chỉ A0 đi qua một điện trở kết thúc, đối với người thiết kế, tín hiệu đó vẫn là A0 ở phía bên kia điện trở.

Nhưng PCB editor chỉ nhìn mỗi tín hiệu như một tập các chân được kết nối với nhau (thường được gọi là một net) — Net A0 đi từ chân đầu nối này đến chân của linh kiện nhớ này, rồi đến chân của linh kiện nhớ khác, v.v. Ngay khi thêm một điện trở kết thúc nối tiếp, đường địa chỉ đó trở thành hai net tách biệt. Điều này khiến người thiết kế khó chỉ định các yêu cầu thiết kế quan trọng, chẳng hạn như các quy tắc thiết kế Length và Matched Length.

Việc này có thể được xử lý bằng một tính năng gọi là xSignals  (hoặc extended Signal). Tính năng này cho phép xử lý chính xác một đường tín hiệu tốc độ cao đúng với bản chất của nó — một đường để tín hiệu truyền giữa nguồn và đích, đi qua các linh kiện kết thúc cũng như các nhánh.

Tạo xSignal mới

Một xSignal là một đường tín hiệu do người thiết kế định nghĩa giữa hai nút; chúng có thể là hai nút trong cùng một net hoặc có thể là hai nút trong các net khác nhau.

xSignals được định nghĩa bằng các phương pháp sau:

1. Sử dụng xSignals Multi-Chip Wizard. Đây sẽ là cách tiếp cận phổ biến nhất để tạo xSignals và được mô tả bên dưới.

Ngoài ra, các phương pháp sau được sử dụng bằng cách trước tiên chọn các đối tượng quan tâm, sau đó chọn lệnh phù hợp:

2. Tạo một xSignal đơn dựa trên các pad đã chọn. Chọn pad bắt đầu và pad kết thúc cần thiết (các pad này có thể thuộc các net khác nhau nếu có linh kiện kết thúc nối tiếp). Có thể chọn trực tiếp các pad trong không gian thiết kế, hoặc dùng bảng PCB ở chế độ Nets để tìm và chọn các pad (như trong hình bên dưới). Sau khi các pad được chọn, hãy nhấp chuột phải lên một pad đã chọn trong không gian thiết kế rồi chạy lệnh xSignals » Create xSignal from Selected Pins, hoặc nhấp chuột phải lên một trong các pad đã chọn trong bảng PCB và chạy lệnh Create xSignal. xSignal mới sẽ được liệt kê trong chế độ xSignals của bảng PCB.

   Khi bạn định nghĩa một xSignal dựa trên các chân đã chọn (pad của footprint), chỉ chọn pad bắt đầu và pad kết thúc trước khi chạy lệnh Create.

   Tên của xSignal mới sẽ là sự kết hợp của hai tên net, được ngăn cách bằng dấu gạch nối. Tên xSignal có thể được chỉnh sửa trong chế độ xSignals của bảng PCB.

   xSignal mới có thể được thêm vào một lớp xSignal; nhấp chuột phải trong vùng xSignal Classes của bảng để tạo lớp mới và thêm các thành viên vào đó.

3. Chọn linh kiện nguồn, sau đó nhấp chuột phải lên linh kiện đã chọn và chọn lệnh xSignal » Create xSignals between Components từ menu ngữ cảnh. Hộp thoại Create xSignals Between Components sẽ mở ra, với linh kiện nguồn đã chọn. Hộp thoại này được mô tả bên dưới.
4. Chọn một hoặc nhiều linh kiện nối tiếp trong không gian thiết kế rồi nhấp chuột phải lên một trong các linh kiện đã chọn và chọn lệnh xSignal » Create xSignals from Connected Nets từ menu ngữ cảnh. Hộp thoại Create xSignals From Connected Nets sẽ mở ra. Linh kiện nguồn đã chọn và các net được kết nối với linh kiện đó sẽ được chọn. Hộp thoại này được mô tả bên dưới.
5. Cũng có thể có những trường hợp bạn muốn tạo một xSignal bên trong một xSignal hiện có; trong tình huống này có thể sử dụng chế độ xSignal của bảng PCB. Hãy bảo đảm tùy chọn Select được bật ở phía trên của bảng, xác định vị trí xSignal hiện tại, chọn các pad cần thiết trong phần xSignal Primitives của bảng, sau đó nhấp chuột phải lên một trong các pad đã chọn trong không gian thiết kế và dùng phương pháp mô tả ở bước 2 của danh sách này để hoàn tất quá trình.

Chọn hai pad trong chế độ Nets của bảng, nhấp chuột phải lên một trong các pad đã chọn rồi chọn Create xSignal. Lưu ý rằng các pad nằm trong các net khác nhau.

Trình hướng dẫn xSignals Multi-Chip

xSignals Multi-Chip Wizard được dùng để tạo xSignals giữa một linh kiện nguồn duy nhất và nhiều linh kiện đích. Wizard sử dụng cách tiếp cận theo linh kiện để nhận diện các xSignal tiềm năng — bạn chọn một linh kiện nguồn duy nhất, các net quan tâm và các linh kiện đích, sau đó Wizard phân tích tất cả các đường đi tiềm năng từ linh kiện nguồn đến các linh kiện đích đã chỉ định, đi qua các linh kiện thụ động nối tiếp và dọc theo mọi nhánh. Với vai trò người thiết kế, bạn có thể chọn các xSignal muốn tạo và cũng có thể tạo các quy tắc thiết kế Matched Length nếu cần. Wizard cũng có thể được dùng để tự động tạo xSignals và các lớp xSignal cho một số mạch giao tiếp và mạch nhớ phổ biến khác nhau.

Wizard cũng là một công cụ chạy nhiều lần — từ nhóm xSignals tổng thể ban đầu mà bạn tạo trên trang xSignal Routes, bạn có thể chọn một tập con trong số đó, định nghĩa các lớp và quy tắc, rồi quay lại nhóm tổng thể, chọn một tập con khác, định nghĩa các lớp và quy tắc cho chúng, v.v.

Một trong những điểm mạnh lớn của Wizard là khả năng làm việc thuận tiện giữa Wizard và PCB editor. Nhấp vào một xSignal trên bất kỳ trang nào của Wizard, các pad và mọi đường đi dây sẽ được tô sáng trực quan trên PCB.

Ở giai đoạn này, Wizard chưa hỗ trợ tự động thêm các định danh T-junction, thường được gọi là tie-point hoặc branch-point. Nếu thiết kế của bạn bao gồm đi dây phân nhánh, bạn nên:

1. Tinh chỉnh chiều dài từ linh kiện nguồn đến linh kiện thụ động (chẳng hạn như điện trở kết thúc nối tiếp), nếu có.
2. Tinh chỉnh chiều dài trong từng nhánh, từ T-Junction đến linh kiện đích.
3. Nếu cần, tinh chỉnh phần chiều dài còn lại giữa linh kiện thụ động (hoặc từ nguồn nếu không có linh kiện thụ động) đến T-junction.

Để truy cập xSignals Multi-Chip Wizard, hãy chọn lệnh Design » xSignals » Run xSignals Wizard từ các menu chính hoặc nhấp chuột phải trong bố cục PCB rồi chọn xSignals » Run xSignals Wizard. Trang mở đầu của Wizard sẽ được hiển thị.

Trang mở đầu của xSignals Multi-Chip Wizard

Các chế độ của xSignals Multi-Chip Wizard

Trên trang thứ hai của Wizard, bạn sẽ được yêu cầu chọn Custom Multi-Component Interconnect, On-Board DDR3 / DDR4 hoặc USB 3.0. Chế độ Custom Multi-Component Interconnect được dùng để định nghĩa nhiều xSignals giữa một linh kiện nguồn được chọn và nhiều linh kiện đích, trong khi chế độ On-Board DDR3 / DDR4 được dùng để tạo xSignals cho bộ nhớ DDR3 hoặc DDR4 của bạn. Chế độ USB 3.0 tạo xSignals, các lớp xSignal và các quy tắc Matched Length cho từng kênh USB 3.0. Hãy chọn chế độ phù hợp với nhu cầu của bạn.

Hộp thoại Create xSignals Between Components

Nếu bạn cần định nghĩa một số lượng lớn xSignal, sẽ hiệu quả hơn khi dùng hộp thoại Create xSignals Between Components. Được truy cập thông qua lệnh Design » xSignals » Create xSignals, hộp thoại này hiển thị các linh kiện Source và Destination, và cho phép bạn tạo một hoặc nhiều xSignal trong một thao tác duy nhất.

Hãy dùng hộp thoại này để nhanh chóng xác định và tạo nhiều xSignal và thêm chúng vào xSignal class cần thiết.

Cách thực hiện là:

1. Chọn một Source Component duy nhất.
2. Chọn một hoặc nhiều Destination Components cần thiết.
3. Chọn Source Net(s) cần quan tâm. Tất cả các net hiện đang kết nối với linh kiện nguồn đã chọn sẽ được liệt kê. Đối với các net liên kết với một class cụ thể, hãy chọn class đó từ danh sách thả xuống Net Class.
4. Nhấp nút Analyze. Phần mềm sẽ cố gắng xác định các xSignal tiềm năng tồn tại giữa các linh kiện nguồn và đích đã chọn đối với các net đã chọn. Tất cả các xSignal khả dĩ bao gồm các net đã chọn và chạy giữa các linh kiện nguồn và đích đã chọn sẽ được liệt kê trong trường xSignals. Lưu ý rằng thuật toán phân tích sẽ bám theo topology hiện tại của các net đã chọn và điều này sẽ ảnh hưởng đến các xSignal được đề xuất.

5. Sau khi phân tích được thực hiện, các xSignal tiềm năng sẽ được liệt kê ở vùng phía dưới của hộp thoại và tất cả đều sẽ được bật để tạo. Hãy kiểm tra kỹ danh sách các xSignal được đề xuất và chỉ bật những xSignal cần thiết. Sử dụng các lệnh có sẵn trong menu ngữ cảnh khi nhấp chuột phải để chuyển đổi nhiều mục cùng lúc.
6. Chọn class cần thiết ở cuối hộp thoại hoặc nhập tên để tạo một class mới. Nếu không chọn class nào, các xSignal vẫn sẽ được tạo và bạn có thể thêm chúng vào bất kỳ xSignal class nào trong hộp thoại Object Class Explorer (Design » Classes). Việc sử dụng class có thể giúp đơn giản hóa đáng kể quá trình tạo và cấu hình các quy tắc thiết kế.
7. Nhấp vào OK để tạo các xSignal.

Hộp thoại sẽ đóng lại và bạn sẽ quay về không gian thiết kế. Các xSignal mới sẽ được liệt kê trong chế độ xSignals của bảng điều khiển PCB.

Hộp thoại Create xSignals From Connected Nets

Nếu bạn đang tạo các xSignal bao gồm các linh kiện kết thúc nối tiếp, một cách tiếp cận tốt là dùng lệnh Create xSignals from connected nets. Lệnh này khả dụng bất cứ khi nào một linh kiện được chọn, thông qua submenu Design » xSignals từ menu chính hoặc submenu xSignals khi nhấp chuột phải.

Lệnh này được thiết kế để xây dựng xSignal tỏa ra từ một linh kiện kết thúc nối tiếp được chọn, chẳng hạn như điện trở hoặc tụ điện. Lệnh hỗ trợ một hay nhiều linh kiện rời rạc, cũng như một hay nhiều linh kiện kiểu pack nhiều phần tử, chẳng hạn như mạng điện trở. Sau khi chạy lệnh này, hộp thoại Create xSignals From Connected Nets sẽ mở ra.

Sử dụng hộp thoại để tạo các xSignal băng qua một linh kiện nối tiếp đã chọn. Trong ví dụ này, hai xSignal khả dĩ đã được đề xuất, nhưng chỉ một xSignal sẽ được tạo.

Cách thực hiện là:

1. Chọn một Source Component duy nhất.
2. Chọn Source Net(s) quan tâm. Tất cả các net hiện đang kết nối tới linh kiện nguồn đã chọn sẽ được liệt kê. Đối với các net gắn với một class cụ thể, hãy chọn class đó từ danh sách thả xuống Net Class.
3. Nhấp vào nút Analyze. Phần mềm sẽ cố gắng nhận diện các xSignal tiềm năng tồn tại đối với các linh kiện nguồn đã chọn và các net đã chọn của chúng. Tất cả xSignal khả dĩ sẽ được liệt kê trong trường xSignals.
4. Sau khi phân tích được thực hiện, các xSignal tiềm năng sẽ được liệt kê ở vùng phía dưới của hộp thoại và tất cả đều sẽ được bật để tạo. Hãy kiểm tra kỹ danh sách các xSignal được đề xuất và chỉ bật những xSignal cần thiết. Sử dụng các lệnh có sẵn trong menu ngữ cảnh khi nhấp chuột phải để chuyển đổi nhiều mục cùng lúc.
5. Chọn class cần thiết ở cuối hộp thoại hoặc nhập tên để tạo một class mới. Nếu không chọn class nào, các xSignal vẫn sẽ được tạo và bạn có thể thêm chúng vào bất kỳ xSignal class nào trong hộp thoại Object Class Explorer (Design » Classes). Việc sử dụng class có thể giúp đơn giản hóa đáng kể quá trình tạo và cấu hình các quy tắc thiết kế.
6. Nhấp vào OK để tạo các xSignal.

Hộp thoại sẽ đóng lại và bạn sẽ quay về không gian thiết kế. Các xSignal mới sẽ được liệt kê trong chế độ xSignals của bảng điều khiển PCB.

Vai trò của Topology của Net

Khi bạn định nghĩa một xSignal, nó nằm giữa hai node hoặc pad. Tuy nhiên, khi bạn chọn xSignal đó trong chế độ xSignals của bảng điều khiển PCB, nó thực tế sẽ đi theo đường của các đường kết nối chạy giữa hai pad đó, cho biết đây là đường mà phần mềm giả định xSignal sẽ được định tuyến theo. Lý do là vì nó tuân theo topology được định nghĩa cho net đó. Topology của net được định nghĩa bởi quy tắc thiết kế Routing Topology áp dụng; topology mặc định là Shortest.

Hoạt ảnh đơn giản minh họa một CPU được kết nối với bốn chip nhớ DDR3, sẽ được định tuyến bằng chiến lược fly-by. XSignal class DRAM_A2 chứa bốn xSignal. Trước tiên class được chọn, sau đó từng xSignal được chọn lần lượt. Bạn có thể thấy đường xSignal đi theo topology của net, hiện đang được đặt là mặc định - Shortest.

Do topology của net hiện đang được đặt là Shortest, các xSignal không đi theo đường yêu cầu từ bộ xử lý tới các chip nhớ.

Các lệnh tạo xSignal

Ngoài lệnh Design » xSignals » Create xSignals, còn có các lệnh tạo xSignal khác trong submenu xSignals khi đáp ứng một số điều kiện nhất định.

Dưới đây là tóm tắt các lệnh và thời điểm chúng khả dụng:

Xác định Điểm Phân Nhánh trong Mẫu Balanced T

Một trong những thách thức của chiến lược đi dây Balanced T là làm sao cân bằng chiều dài của các đường trục và các nhánh sau các điểm T. Các nút khả dụng trong net chỉ nằm tại các pad, vì vậy không thể định nghĩa các xSignal riêng biệt cho đường trục, cũng như từ điểm phân nhánh đến cuối mỗi nhánh. Các điểm phân nhánh được biểu thị bằng các chấm đỏ trong hình bên dưới.

Một cách để giải quyết vấn đề này là thêm một linh kiện một chân vào net. Hãy tạo một linh kiện với một pad duy nhất có kích thước bằng với các via đang dùng trong thiết kế. Nếu pad của linh kiện điểm phân nhánh là pad đơn lớp, thì nó cũng có thể được dùng kết hợp với via mù hoặc via chôn, bằng cách đặt nó trên lớp bắt đầu hoặc kết thúc của via, mang lại sự linh hoạt hoàn toàn trong cách tạo đi dây. Nếu bạn chỉ muốn đưa linh kiện điểm phân nhánh vào PCB, hãy đặt Type của linh kiện điểm phân nhánh thành Mechanical để loại nó khỏi BOM và ngăn ngừa các vấn đề đồng bộ với sơ đồ nguyên lý. Nếu bạn dự định đưa linh kiện điểm phân nhánh vào sơ đồ nguyên lý, Type của linh kiện có thể được đặt thành Standard (no BOM).

Đi dây Balanced T có thể yêu cầu khớp chiều dài giữa các điểm phân nhánh trung gian.

Vì điểm phân nhánh là một nút trong net, giờ đây bạn có thể định nghĩa xSignal chỉ cho đường trục, cho từng nhánh chính, và cho từng nhánh phụ nếu cần. Sau đó, chúng có thể được dùng để xác định phạm vi áp dụng cho các quy tắc thiết kế khớp chiều dài, giúp người thiết kế kiểm soát hoàn toàn mức độ chi tiết của việc khớp chiều dài. 

Quản lý xSignal

Trong chế độ của bảng PCB xSignals, ba vùng chính của bảng sẽ thay đổi để phản ánh hệ phân cấp xSignal của thiết kế PCB hiện tại (theo thứ tự từ trên xuống):

• xSignal Classes
• Từng xSignals riêng lẻ trong một lớp
• Từng xSignal Primitives riêng lẻ cấu thành nên một xSignal (pad, track và via)

Vùng Lớp xSignal

Vùng xSignal Classes liệt kê mọi tập hợp lớp xSignal đã được định nghĩa hoặc tất cả các lớp hiện có (<All xSignals>).

Chọn một lớp để xem danh sách xSignal của lớp đó ở vùng giữa (xSignals) và hiển thị chúng trong không gian thiết kế PCB.

Để tạo một lớp xSignal mới từ tập hợp xSignal hiện có, nhấp chuột phải trong vùng rồi chọn Add Class từ menu ngữ cảnh để mở hộp thoại Edit xSignal Class. Hộp thoại này liệt kê các xSignal khả dụng có thể được thêm vào hoặc loại khỏi lớp mới bằng các nút quản lý. Sử dụng trường Name để đặt tên phù hợp cho lớp xSignal mới.

Tạo hoặc thêm vào một lớp xSignal bằng cách thêm/xóa các thành viên xSignal qua hộp thoại Edit xSignal Class.

Menu ngữ cảnh khi nhấp chuột phải trong vùng của bảng cũng cho phép xóa (Delete) hoặc thay đổi cách biểu diễn trực quan của lớp đó trong không gian thiết kế PCB (ví dụ, Change xSignal Color).

Vùng xSignal

Vùng giữa của bảng hiển thị các xSignal từ (các) lớp xSignal được chọn ở vùng phía trên.

Theo mặc định, các thông tin sau được liệt kê cùng với mỗi xSignal:

• – tính năng này có hai chức năng:
  • nền màu – màu được gán cho xSignal (đường mảnh biểu diễn xSignal trong không gian thiết kế). Nhấp chuột phải để Change xSignal Color cho tất cả xSignal hiện đang được chọn.
  • ô chọn hiển thị – dùng để luôn hiển thị xSignal bất kể hiện tại nó có được chọn hay không.
• Name – tên của xSignal.
• Node Count – tổng số pad trong xSignal này.
• Routed Length – tổng chiều dài của các đoạn track và arc đã đặt tạo thành đường đi, cộng với khoảng cách theo phương dọc đi qua via (xem ghi chú bên dưới). Bộ tính chiều dài đã đi dây không cố gắng xử lý các đoạn track chồng lấp hoặc các đoạn uốn lượn nằm trong pad.
• Signal Length – tính toán chính xác tổng khoảng cách từ nút đến nút. Các ghi chú sau áp dụng cho việc tính Signal Length:
  • Xử lý các phần chồng lấp và uốn lượn bên trong pad.
  • Xử lý các đường đi được tạo bằng các đối tượng khác ngoài track và arc (ví dụ: region hoặc fill).
  • Bao gồm khoảng cách theo phương dọc qua via (xem ghi chú bên dưới).
  • Bao gồm Total Pin/Package Length cho xSignal này.
  • Bao gồm Un-Routed (Manhattan) Length cho xSignal này.

  • Việc không tuân thủ các quy tắc thiết kế Length/Matched Length áp dụng sẽ được cảnh báo bằng cách hiển thị chiều dài tín hiệu trên nền màu: chiều dài tín hiệu quá ngắn hiển thị màu vàng, quá dài hiển thị màu đỏ.

    Xem Length Tuning để tìm hiểu thêm về cách áp dụng các quy tắc thiết kế Length và Matched Length.
• Total Pin/Package Length – tổng tất cả giá trị Pin Package Length trong mọi pad của xSignal đó. Giá trị này được định nghĩa như một thuộc tính của pad PCB và cũng có thể được chỉ định tại chân linh kiện trong sơ đồ nguyên lý.
• Unrouted (Manhattan) Length – khoảng cách theo phương dọc cộng phương ngang (X+Y) của mọi đoạn chưa đi dây.
• Margin – chênh lệch giữa chiều dài tín hiệu thực tế và chiều dài tín hiệu mục tiêu được xác định bởi các quy tắc thiết kế Length/Matched Length áp dụng.

Nhấp chuột phải trong vùng rồi dùng menu con Columns để thêm cột sau:

• Delay – thời gian tín hiệu truyền dọc theo đường đi đó.

Vùng Primitive của xSignal

Vùng thứ ba của bảng PCB, xSignal Primitives, liệt kê tất cả các phần tử cấu thành (primitive) của xSignal hiện đang được chọn.

Chọn ô Show nodes only của vùng này để giới hạn danh sách primitive chỉ còn các pad là nút điểm đầu/cuối của xSignal. Ở chế độ này, xSignal được chọn sẽ hiển thị trong không gian thiết kế PCB dưới dạng các pad nút được nối bằng một đường mảnh (thay vì bằng track) biểu diễn đường đi của xSignal.

Vùng xSignal Primitives bên dưới liệt kê tất cả các phần tử của xSignal được chọn, chẳng hạn như pad, via và track cùng với độ trễ tương ứng của chúng.

Hiển thị xSignal trong Không gian Thiết kế

xSignal được hiển thị trong không gian thiết kế dưới dạng một đường mảnh. Đường này biểu thị lộ trình mà xSignal đi theo. Tổng chiều dài của đường là phần đóng góp theo X / Y vào chiều dài tín hiệu của xSignal đó. Phần Z, hay phần đóng góp theo phương dọc vào tổng chiều dài tín hiệu, đã được mô tả ở trên.

Trong hình bên dưới, các xSignal của một cặp vi sai được hiển thị. xSignal của thành viên chưa được chọn trong cặp vẫn hiển thị vì ô chọn của xSignal đó đã được bật trong bảng.

xSignal được biểu diễn trong không gian thiết kế bằng một đường mảnh. Cả hai xSignal trong cặp vi sai này vẫn hiển thị dù chỉ một xSignal được chọn trong bảng vì ô chọn hiển thị đã được bật.

Xóa một xSignal

Chọn xSignal trong bảng rồi nhấp nút Delete bên dưới danh sách xSignal. Ngoài ra, có thể nhấp chuột phải và chọn Delete từ menu ngữ cảnh, hoặc nhấn Delete trên bàn phím.

Từ khóa Truy vấn xSignal

Trình soạn thảo PCB bao gồm một filtering engine mạnh mẽ và tinh vi. Bộ máy này được sử dụng để nhận diện đối tượng khi tìm kiếm đối tượng trong không gian thiết kế, áp dụng quy tắc trong các tác vụ thiết kế tương tác và tự động, cũng như để kiểm tra sự tuân thủ quy tắc. Người thiết kế cho bộ máy lọc biết họ quan tâm đến những đối tượng nào bằng cách viết một truy vấn, sử dụng các từ khóa truy vấn mà bộ máy lọc nhận diện được.

Các từ khóa truy vấn loại xSignal sau đây đã được bổ sung để dùng trong các quy tắc thiết kế và bộ lọc không gian thiết kế:

Từ khóa loại Kiểm tra Thành viên

• InxSignal - Đối tượng có nằm trong xSignal được chỉ định hay không, ví dụ, InxSignal('DRAM_A0_PP1')
• InxSignalClass - Đối tượng có nằm trong lớp xSignal được chỉ định hay không, ví dụ: InxSignalClass('PCIE')
• IsxSignal - Đối tượng có phải là một xSignal với tên được chỉ định hay không, ví dụ: IsxSignal('DRAM_A0_PP1')

Từ khóa loại Kiểm tra Thuộc tính

• InAnyxSignal - Đối tượng có nằm trong bất kỳ xSignal nào hay không, ví dụ: InAnyxSignal

Hỗ trợ Quy tắc Thiết kế cho xSignal

Quy tắc thiết kế là cách bạn chuyển các yêu cầu của mình thành một tập hợp chỉ dẫn mà trình soạn thảo PCB có thể hiểu và tuân theo. Quy tắc có thể được kiểm tra trong quá trình đặt đối tượng, gọi là Online DRC, hoặc như một bước hậu xử lý, gọi là Batch DRC. xSignal có thể được dùng để xác định các đối tượng mà một quy tắc thiết kế phải được áp dụng.

► Tìm hiểu thêm về Design Rules

► Tìm hiểu thêm về Length Tuning

Quy tắc Matched Length

Quy tắc thiết kế Matched Length được dùng để đảm bảo chiều dài của các net được chỉ định nằm trong phạm vi quy định. Quy tắc này đặc biệt quan trọng trong thiết kế tốc độ cao, nơi thách thức không chỉ là tín hiệu mất bao lâu để đến nơi (được quyết định bởi tổng chiều dài của chúng), mà còn là mức độ quan trọng của việc các tín hiệu được chỉ định phải đến cùng lúc. Tùy theo tốc độ chuyển mạch của tín hiệu, chức năng của tín hiệu và vật liệu được dùng trên bo mạch, sai khác cho phép có thể lên tới 500 mils hoặc chỉ nhỏ tới 1 mil.

Hình ảnh bên dưới cho thấy một ví dụ về quy tắc thiết kế Matched Length được cấu hình để nhắm đến các xSignal trong lớp xSignal PCIE, và kiểm tra độ chênh lệch chiều dài trong mỗi cặp vi sai thuộc lớp xSignal đó. Mỗi cặp trong lớp phải có chiều dài đi dây sao cho tạo ra Delay Tolerance không quá 2ps độ trễ giữa hai net trong cặp đó.

Lưu ý rằng phần Constraints của quy tắc thiết kế Matched Length yêu cầu bạn chọn giữa việc khớp chiều dài của tất cả các net được nhắm đến (Group Matched Lengths), hoặc khớp hai net trong từng cặp vi sai thuộc các net được nhắm đến.

Hình ảnh bên dưới cho thấy lớp xSignal PCIE_TX được chọn trong panel, và các xSignal đó được chọn trong không gian thiết kế.

Ngoài lớp PCIE, còn có các lớp được định nghĩa cho các cặp TX và RX. Lưu ý rằng một trong các xSignal TX không đạt quy tắc matched length tương ứng. ##

Nếu bạn dự định tinh chỉnh chiều dài cho các xSignal bao gồm cả net đơn và cặp vi sai, hãy tạo các quy tắc sau:

• Một quy tắc matched length xác định các yêu cầu khớp chiều dài between nets and differential pairs in xSignals. Để cấu hình quy tắc kiểm tra chiều dài của một net/cặp so với chiều dài của net/cặp khác, hãy bật tùy chọn Group Matched Lengths.
• Một quy tắc matched length thứ hai, có độ ưu tiên cao hơn, xác định các yêu cầu khớp chiều dài within-pair. Để cấu hình quy tắc kiểm tra một dây trong cặp so với dây còn lại trong cặp, hãy bật tùy chọn Within Differential Pair Length.

Một cách hiệu quả để tinh chỉnh chiều dài của các xSignal như vậy là:

1. Đi dây các net và cặp vi sai của xSignal.
2. Tinh chỉnh chiều dài các net đơn bằng lệnh Interactive Length Tuning.
3. Tinh chỉnh chiều dài between các cặp bằng lệnh Interactive Differential Pair Length Tuning. Việc tinh chỉnh chiều dài sử dụng chiều dài tín hiệu lớn nhất trong cặp dài nhất làm Target Length, rồi tinh chỉnh net dài nhất trong cặp đến chiều dài này.
4. Tinh chỉnh chiều dài net ngắn hơn within trong mỗi cặp so với net còn lại trong cặp bằng lệnh Interactive Length Tuning.
5. Bây giờ bạn có thể dùng panel PCB Rules and Violations để kiểm tra (các) quy tắc within-pair Matched Net Length. Để thực hiện việc này, chọn Matched Net Lengths trong phần Rule Classes của panel, sau đó nhấp chuột phải vào quy tắc Matched Length cần thiết và chọn lệnh Run DRC Rule <RuleName> từ menu ngữ cảnh. Điều chỉnh các accordion tinh chỉnh net đơn nếu cần.
6. Sau đó dùng panel PCB Rules and Violations để kiểm tra (các) quy tắc between-pair Matched Net Length, theo đúng quy trình vừa mô tả. Điều chỉnh các accordion tinh chỉnh cặp vi sai nếu cần.

Quy tắc Length

Quy tắc thiết kế Length được dùng để đảm bảo tổng chiều dài đi dây nằm trong phạm vi quy định. Quy tắc này thường được dùng để đảm bảo các net mục tiêu không dài hơn chiều dài đã chỉ định, ví dụ để bảo đảm các yêu cầu về thời gian của mạch sẽ được đáp ứng. Quy tắc length tuân theo các truy vấn loại xSignal được liệt kê ở trên.

Quy tắc Return Path

Quy tắc thiết kế Return Path kiểm tra tính liên tục của đường hồi dòng tín hiệu trên lớp tham chiếu được chỉ định ở phía trên hoặc phía dưới các tín hiệu mà quy tắc nhắm tới. Đường hồi dòng có thể được tạo từ fill, region và polygon pour đặt trên một lớp tín hiệu, hoặc cũng có thể là một lớp plane.

Các lớp return path là các lớp tham chiếu được định nghĩa trong Impedance Profile đã chọn. Thêm một quy tắc thiết kế Return Path mới trong nhóm quy tắc High Speed.

Hình ảnh bên dưới cho thấy một vi phạm quy tắc Return Path, nơi polygon đường hồi dòng của xSignal có một lỗ để via đi xuyên qua.

Sử dụng panel PCB Rules and Violations để xác định vị trí vi phạm quy tắc Return Path. ##

Tính toán chiều dài chính xác

Một yêu cầu then chốt khi định nghĩa các quy tắc thiết kế tốc độ cao là tính toán chính xác chiều dài đường đi. Cách tiếp cận truyền thống để tính chiều dài tín hiệu là cộng tổng chiều dài theo đường tâm của tất cả các đoạn được dùng trong một tuyến đi dây, cùng với khoảng cách theo phương đứng do chiều cao của via tạo ra, vốn ban đầu được xác định theo độ dày bo mạch.

Cách tiếp cận này không đủ cho thiết kế tốc độ cao vì nhiều lý do, bao gồm:

• Các đối tượng chồng lớp và chồng lấn - thuật toán chỉ đơn giản cộng chiều dài đường tâm của mọi đối tượng trong một net sẽ không xử lý đúng các đối tượng chồng lớp hoặc chồng lấn.
• Đường đi dây uốn lượn bên trong một đối tượng - thường có các đối tượng đi dây nằm hoàn toàn trong một pad hoặc via, điều này có thể làm tăng chiều dài một cách sai lệch, như minh họa trong hình đầu tiên bên dưới. Hình thứ hai cho thấy cách đúng để tính chiều dài khi một đối tượng fill là một phần của đường đi dây.
• Chiều dài via - via mù và via chôn không đi xuyên qua tất cả các lớp của bo mạch, do đó độ dày bo mạch không đủ chính xác để xác định chiều dài theo phương đứng. Phải dùng chiều cao via thực tế, có tính đến độ dày đồng và lớp cách điện mà via đi qua.

Bộ tính chiều dài của trình biên tập PCB trả về chiều dài tuyến đi dây chính xác nhất có thể.

Việc tính chiều dài được thực hiện chính xác dọc theo đường tâm của đường đi ngắn nhất, như thể hiện trong hai hình này.

Chiều dài chính xác cho via, dựa trên các lớp đi qua và kích thước stackup, được tính toán. Hình ảnh từ panel PCB ở chế độ Nets.

Độ trễ Pin Package

Trong mọi thiết kế tốc độ cao trên 500 MHz, môi trường kết nối, hay dây bond đến die, đều tạo ra độ trễ cho tín hiệu. Độ trễ bên trong thiết bị này được gọi là pin-package delay. Ngay cả khi hai thiết bị hoàn toàn tương thích chân từ góc độ thiết kế và PCB, thời gian truyền trong package sẽ khác nhau giữa các thiết bị khác nhau, vì vậy cần phải được tính đến. Thông tin flight time có thể được tìm thấy trong tài liệu IBIS 6 của thiết bị. Thông tin Package Pins nên được xem xét trong giai đoạn lập kế hoạch I/O, hoặc sau khi tổng hợp đối với FPGA. Tất cả các nhà sản xuất thiết bị đều phải có khả năng cung cấp độ trễ package, được chỉ định dưới dạng độ trễ picosecond hoặc dưới dạng chiều dài.

Độ trễ có thể được đưa vào thiết kế của bạn dưới dạng Pin Package Length hoặc dưới dạng Propagation Delay, sử dụng các trường tương ứng cho pin trong schematic editor hoặc pad/via trong PCB editor. Các giá trị được nhập sẽ được xử lý như sau:

Pin Package Length - tất cả chiều dài pin package trong từng net được cộng trong PCB editor để cho ra Total Pin/Package Length, và giá trị này được bao gồm trong Signal Length tổng thể của net đó. Tham khảo chế độ Nets của panel PCB để tìm hiểu thêm về Signal Length.

Propagation Delay - tất cả các giá trị độ trễ do người dùng định nghĩa cho pin/pad và via trong mỗi net được cộng vào độ trễ đi dây của net đó trong PCB editor. Độ trễ đi dây được tự động tính bởi bộ giải trường Simbeor® tích hợp trong Layer Stack Manager. Độ trễ pad và via không được tính tự động nhưng có thể do người dùng định nghĩa.

Đưa Delay vào Schematic

Chiều dài pin package có thể được định nghĩa như một thuộc tính của chân linh kiện schematic trong panel Properties ở chế độ Pin. Phần mềm mặc định sẽ dùng đơn vị của tài liệu nền; hãy nhập đơn vị kèm theo giá trị nếu cần.

Nhập chiều dài pin-package với đơn vị yêu cầu.

Xác định độ trễ trong PCB Editor

Các giá trị Pin Package Length và Propagation Delay được chuyển sang bố cục PCB như hiển thị trong chế độ PadProperties panel.

Các giá trị Pin Package Length và Propagation Delay được chuyển từ schematic sang PCB, hoặc cũng có thể được xác định trực tiếp trong PCB.

Kiểm tra Pin/Package Length và Propagation Delay trong PCB Panel

Pin/Pkg Length được tự động đưa vào các phép tính Signal Length, được hiển thị trong nhiều chế độ khác nhau của bảng PCB. Đặt bảng ở chế độ Nets để xem xét (hoặc chỉnh sửa) giá trị của Pin/Pkg Length cho các chân trong net đã chọn. Lưu ý rằng cột Routed Length phản ánh chiều dài đi dây, còn cột Signal Length phản ánh chiều dài đi dây cộng với mọi Pin/Pkg Length trong net đó.

Pin/Pkg Length và ảnh hưởng của nó lên Signal Length được hiển thị trong chế độ Nets của bảng PCB.

Trong hình bên dưới, cột Delay propagation cho thấy có hai cặp xSignals đang vi phạm quy tắc thiết kế Matched Length. Vì phần tô sáng nằm ở cột Delay, điều đó cho biết quy tắc được cấu hình để dùng đơn vị Delay thay vì đơn vị Length.

Cột Delay cho thấy có hai cặp xSignals đang vi phạm quy tắc thiết kế Matched Length. 

Cách chiều dài được tính trong xSignals

Pin/Pkg Length được tự động đưa vào tổng chiều dài xSignal khi:

• Tín hiệu đó là một phần của định nghĩa xSignal
• Pad đó không được kết nối theo kiểu đi dây fly-by (chỉ có một trace nối với pad đó)

Thuật ngữ liên quan đến net

Trong PCB editor, các thuật ngữ sau được sử dụng:

• Net – một tập hợp các chân linh kiện (nút) được kết nối với nhau. Cách thức các nút đó kết nối với nhau được gọi là topology; topology mặc định là ngắn nhất.
• From-To – về mặt khái niệm, một From-To chạy giữa hai nút trong một net. Các From-To có thể được tạo để bám theo topology hoặc cách sắp xếp các nút trong net đó. Ví dụ, topology của net có thể là từ R1-1 đến U1-5 đến U3-2 đến R5-2. Net này có thể có ba From-Tos: R1-1 đến U1-5; U1-5 đến U3-2; và U3-2 đến R5-2. Nếu topology thay đổi thì các From-To khả dụng cũng sẽ thay đổi. From-Tos được tạo trong chế độ From-ToPCB panel bằng cách nhấp nút Generate để tạo chúng dựa trên một topology, hoặc bằng cách chọn hai pad trong một net rồi nhấp nút Add From To.
• xSignal – một tập hợp nút do người dùng định nghĩa, thường là một tập con của net (từ nút này đến nút kia), hoặc là sự kết hợp của hai net có chứa một linh kiện nối tiếp, chẳng hạn như điện trở kết thúc.