引脚封装延迟
概览
- 了解什么是引脚封装延迟、为什么引脚兼容的器件仍可能表现不同，以及在设计流程中何时应考虑这些数据。
- 了解 Altium Designer 如何处理引脚封装长度和传播延迟，包括各项数值如何参与信号长度和延迟的计算。
- 了解如何在原理图编辑器、PCB 编辑器、PCB 面板和 xSignals 环境中输入、传递和查看这些数值。
在所有频率超过 500 MHz 的高速设计中，连接介质或连接至芯片裸片的键合线都会引入信号延迟。这种器件内部的延迟称为引脚封装延迟。即使两个器件从设计和 PCB 的角度来看完全引脚兼容，不同器件的封装传输时间也会有所不同，因此需要将其考虑在内。传输时间信息可在器件的 IBIS 6 文档中找到。应在 I/O 规划阶段考虑封装引脚信息，对于 FPGA，则应在综合后考虑。所有器件制造商都应能够提供封装延迟，其数值以皮秒延迟或长度的形式给出。
您可以在原理图编辑器中使用引脚的相应字段，或在 PCB 编辑器中使用焊盘/过孔的相应字段，将延迟以 Pin Package Length 或 Propagation Delay 的形式纳入设计。输入的值按以下方式处理：
Pin Package Length - PCB 编辑器会将每个网络中的所有引脚封装长度相加，得到引脚/封装总长度，并将其计入该网络的总 Signal Length。请参阅 PCB 面板的 Nets 模式，了解有关信号长度的更多信息。
Propagation Delay - PCB 编辑器会将每个网络中为引脚/焊盘和过孔定义的所有用户自定义延迟值，累加到该网络的布线延迟中。布线延迟由层叠管理器内置的 Simbeor® 场求解器自动计算。焊盘和过孔的延迟不会自动计算，但可由用户定义。
在原理图中计入延迟
在 Properties 面板的 Pin 模式下，可以将引脚封装长度定义为原理图元件引脚的一项属性。 软件默认使用当前文档的单位，如有需要，可在输入数值时一并输入单位。
输入引脚封装长度 及所需单位。
-
您也可以在库编辑器或原理图图纸中，通过 Properties 面板 Component 模式下的 Pins 选项卡编辑元件引脚属性。 单击该选项卡中的
可打开元件引脚编辑器，在其中可编辑该元件所有引脚的全部属性。您可以直接在表格中编辑数值（选中单元格并输入新值），并使用方向键移动到相邻单元格。如果未输入单位，软件会自动添加默认单位。
-
或者， 使用 SCHLIB List 面板，将数据手册中的多个 Pin/Pkg Lengths 或 Propagation Delay 值复制并粘贴到原理图库编辑器中选定的一组元件引脚上 – 显示图像。
- 除了将剪贴板内容直接粘贴到选定单元格中，您还可以在面板中右键单击以打开 Smart Grid Paste 对话框，从而更灵活地控制向引脚导入附加数据的过程。了解有关使用智能表格工具编辑属性的更多信息。
在 PCB 编辑器中定义延迟
引脚封装长度和传播延迟值会传递到 PCB 布局中，可在 Properties 面板的 Pad 模式下查看。
引脚封装长度和传播延迟值会从原理图传递到 PCB，也可以直接在 PCB 中定义。
在 PCB 面板中检查引脚/封装长度和传播延迟
Pin/Pkg Length 会自动计入 Signal Length 的计算结果，这些结果可在 PCB 面板的多种模式下显示。将面板设置为 Nets 模式，可检查（或编辑）所选网络中各引脚的 Pin/Pkg Length 值。请注意，Routed Length 列反映的是布线长度，而 Signal Length 列反映的是布线长度加上该网络中所有引脚/封装长度后的总长度。
Pin/Pkg Length 及其对 Signal Length 的影响显示在 PCB 面板的 Nets 模式下。
在下图中，传播 Delay 列显示有两对 xSignals 不符合匹配长度设计规则。由于高亮显示出现在“延迟”列中，这表明该规则配置为使用延迟单位，而非长度单位。
“延迟”列显示有两对 xSignals 不符合匹配长度设计规则。
长度如何计入 xSignals
满足以下条件时，Pin/Pkg Length 会自动计入 xSignal 的总长度：
- 该信号是某个 xSignal 定义的一部分
- 该焊盘未采用菊花链（fly-by）布线方式连接（只有一条走线连接到该焊盘）
AI 翻译