受控阻抗路由

随着器件开关速度不断提高，阻抗控制布线已成为数字电路设计人员关注的热门话题。本页介绍如何使用信号完整性分析引擎匹配元件阻抗，以及 PCB 编辑器中的阻抗控制布线功能。

工程界有这样一句话：从事数字设计的电子工程师只有两种，一种是遇到过信号完整性问题的，另一种是将会遇到的。就在不久前，信号完整性还是一个专业性很强的术语， 只有在高速设计中才需要考虑。然而，这些高速设计中的器件开关速度如今已不再特殊，而是正迅速成为常态。随着集成电路技术的进步推动晶体管尺寸不断缩小，其开关速度也不断提高。正是这种开关速度影响着数字信号的完整性。

好在，通过遵循良好的设计原则， 并将设计实现为阻抗控制电路板，可以避免许多潜在的信号完整性问题。要做到这一点，设计工具必须具备特定功能：既需要能够检测出存在潜在振铃和反射问题的网络的分析工具，也需要能够实现正确布线阻抗的电路板设计工具。Altium Designer 中的 PCB 编辑器具备这些功能。

本页将帮助您了解信号完整性问题的成因， 以及您的电路板是否可能受到这些问题的影响。同时，还将介绍为尽量减少潜在信号完整性（SI）问题而必须采用的两种设计方法：元件阻抗匹配和阻抗控制布线。

当布线成为电路的一部分

随着器件开关速度提高，对印制电路板设计人员和制造商的要求也随之提高。当信号开关边沿在走线中对应的传播长度小于承载该信号的 PCB 走线长度时，就必须将走线视为电路的一部分。该走线具有阻抗，称为characteristic impedance (Zo)。

管理这些额外电路元件所带来影响的最佳方法，是在设计走线时，使其特性阻抗沿整个长度保持一致，这种技术称为controlled impedance routing。

走线阻抗由以下因素决定：

• Cross-sectional area of the trace - 由走线宽度、高度（铜厚）以及蚀刻过程中形成的走线边缘斜度决定。
• Distance from the trace to the reference plane(s) - 信号能量的返回路径与信号路径同样重要。该返回路径沿相邻参考平面中的信号路径延伸。
• Properties of the surrounding materials - 信号能量并非局限于走线的铜导体内部；由于趋肤效应，它也会沿走线周围的介质材料传播。介质材料的介电常数用于衡量该介质对能量传播的影响程度。

   
Simbeor 阻抗计算器可计算实现指定阻抗所需的宽度。

我需要阻抗控制布线吗？

您可能会问：我有必要考虑阻抗控制布线吗？

在理想情况下，从元件输出引脚输出的所有能量都会耦合到 PCB 上相连的走线中，沿 PCB 布线流向另一端的负载输入引脚，并被该负载吸收。如果负载未能吸收全部能量，剩余能量就可能反射回 PCB 布线，并流向源端输出引脚。这些反射能量会与原始信号相互作用，根据能量的极性与原始信号相加或相减，从而产生振铃。如果振铃足够大，就会影响信号完整性，导致电路出现不可预测的错误行为。

那么，如何判断是否可能发生这种情况呢？如果在信号到达负载引脚之前，源端引脚就能完成边沿跳变，那么您的设计就具备了受到反射能量影响的条件。判断是否可能出现 SI 问题时，常用的一条经验法则是“1/3 上升时间”规则。该规则指出，如果走线的传播延迟超过上升时间的 1/3，就可能出现反射（振铃）。如果源端引脚的上升时间为 1 ns，则传播延迟超过 0.33 ns 的走线（在 FR4 中约为 2 英寸）必须被视为传输线，可能存在信号完整性问题。如果您的器件具有这样的上升时间，并且您知道布线长度将达到这一量级，那么 PCB 最终就可能出现信号完整性问题。

如何控制阻抗？

如何避免能量在源端和负载之间来回反射？方法就是进行阻抗匹配。阻抗匹配可确保所有能量从源端耦合到布线中，再从布线耦合到负载中。在电路板布线时考虑阻抗，称为阻抗控制布线；换句话说，对阻抗进行了管理的电路板称为阻抗控制 PCB。

实现阻抗匹配包含两个不同的方面：首先是匹配元件阻抗，其次是通过电路板布线实现所需的阻抗。

元件阻抗匹配

仅靠布线无法实现阻抗控制 PCB。首先，必须检查元件的阻抗，并在必要时进行匹配。

理想情况下，应在设计输入阶段检测出可能存在潜在信号完整性问题的网络， 以便在电路板设计流程开始之前添加所需的端接元件。由于输出引脚为低阻抗，而输入引脚为高阻抗，因此通常需要在设计中添加端接元件来实现阻抗匹配。

您可以在原理图设计阶段对设计执行信号完整性分析。运行 Tools » Signal Integrity 命令时，通常会出现 Errors or Warnings 对话框，提示并非所有元件都已分配信号完整性模型。信号完整性分析引擎会根据元件位号自动选择默认模型，单击 Continue 可使用默认模型，或单击 Model Assignments 查看并更改模型。您可以随时通过 Signal Integrity 面板中的 Model Assignments 按钮访问 Signal Integrity Model Assignments 对话框。

分析设计

运行 Tools » Signal Integrity 命令时，系统会分析设计，并在 Signal Integrity 面板中标识可能存在问题的网络，如下所示。

在原理图设计过程中测试设计是否存在潜在的信号完整性问题。

您可以在面板中对选定的一个或多个网络执行反射分析。左侧显示设计中所有网络的分析结果。选择一个网络并单击  按钮（或双击网络名称），即可将该网络移至面板右侧的 Net 字段，在此可对该网络进行详细分析，包括：

• 检查该网络中的引脚，单击可交叉探查原理图中的对应引脚，双击可检查并配置分配给该引脚的模型。
• 为该网络启用一个或多个理论端接选项。
• 对网络执行反射分析，生成一组波形，显示网络中各引脚处的信号表现。

您可以通过该面板尝试不同的端接配置和数值。请注意，上图所示 Signal Integrity 面板的 Termination 区域已启用 Serial Res 选项。面板下方的区域显示了一个串联端接电阻。您可以在此定义反射分析中使用的理论串联端接电阻的最小值和最大值（取消选中 Suggest 复选框可输入自定义值）。

查看结果

单击 Reflection Waveforms 按钮后，系统会对该网络执行精确的反射分析，并在新的波形窗口（*.SDF）中显示结果。

波形窗口包含：

• 每个被分析的网络对应一个图表，单击窗口底部的选项卡可在图表之间切换。
• 每个图表都包含该网络中各引脚的曲线，显示各引脚处的信号表现。

下图展示了上一张面板图像中所选网络输入引脚处的两张结果图。第一张图显示未端接网络的输入引脚波形； 第二张图显示六次扫描的结果，其中一次为原始未端接网络的结果，另外五次为在源端引脚处加入理论串联端接电阻后的结果。

共执行了五轮反射分析（Sweep Steps 选项值 = 5），理论端接电阻从 Min = 20 欧姆逐步增加到 Max = 60 欧姆。这五轮分析（第一轮为 20 欧姆，最后一轮为 60 欧姆）列在图形右侧。单击各标签可高亮显示相应结果， 并在右下角显示理论端接电阻值。对于此网络，使用 40 欧姆的串联端接电阻即可得到右图中选中的曲线。

左图显示了存在潜在信号完整性问题的网络的反射分析结果； 右图显示了同一网络加入约 40 欧姆的理论串联端接电阻后的结果。

布线阻抗由什么决定？

实现阻抗受控 PCB 的第二个环节是进行布线，使走线具有规定的阻抗。影响信号布线阻抗的因素有很多，包括走线尺寸以及 PCB 制造所用材料的属性。

PCB 编辑器集成了来自 Simberian 的 Simbeor® 电磁信号完整性引擎。Simbeor 的模型精度通过先进的三维全波分析算法、基准测试和实验验证进行验证。Simbeor 引擎支持所有现代电路板结构和材料。

Simbeor 版本

Simbeor SFS

阻抗由准静态场求解器 Simbeor SFS 计算。Simbeor SFS 是一款基于矩量法的先进准静态二维场求解器，已通过收敛性分析、对比和测量验证。该求解器对介质和导体边界进行网格划分，并求解相应方程，为电报方程构建随频率变化的 RLGC 矩阵。

Simbeor SFS 并非全波求解器，因为 PCB 互连中传播的波具有准 TEM 特性，因此评估其阻抗、延迟或衰减并不需要全波求解器。使用准静态二维场求解器提取的 RLGC 参数即可准确仿真此类波。

Simbeor SFS 求解器的一个独特之处在于支持导体粗糙度模型。请注意，它不支持多层导体模型（镀层），且所有导体使用相同的粗糙度。该求解器属于准静态求解器，因为其求解不包含微带线中发生的高频色散现象（高频时，电场更集中于介电常数较高的介质中）。

► 详细了解 Simberian 电磁信号完整性技术

支持的 PCB 结构

可计算以下 PCB 结构的阻抗：

• 微带线
• 对称带状线
• 非对称带状线
• 单端和差分共面结构
• 多个相邻的介质层具有不同的介电特性。

配置 PCB 以进行阻抗控制布线

阻抗控制布线的核心是配置走线尺寸和板材属性，以实现特定的阻抗。这些设置在 PCB 编辑器的 Layer Stack Manager 中完成。要打开 Layer Stack Manager,，请从主菜单中选择 Design » Layer Stack Manager。Layer Stack Manager 会在文档编辑器中打开，方式与原理图图纸、PCB 及其他文档类型相同。

实现特定阻抗所需的走线宽度作为阻抗配置的一部分进行计算，阻抗配置在 Layer Stack Manager 的 Impedance 选项卡中设置。

计算依据包括：

• 您在 Impedance 选项卡中配置的 Target Impedance、Target Tolerance 和 Roughness 的值，以及
• 在 Stackup 选项卡中定义的材料设置，包括：
  • 信号层的厚度，
  • 周围介质层的厚度（与参考平面的距离），以及 
  • 介质材料的属性（介电常数 Dk 和损耗因子 Df）。

正确配置这些参数后，阻抗计算器便有足够的信息来计算以下各项：

• 走线宽度
• 计算阻抗 (Z)
• 共模阻抗 (Zcomm)
• 阻抗偏差（Z 偏差）
• 传播延迟 (Tp)
• 单位长度电感 (p.u.l.)
• 单位长度电容 (p.u.l.)

在 Layer Stack Manager 中选择 Impedance 选项卡后，计算值会显示在 Properties 面板的 Transmission Line 区域 中，如下所示。

为顶层上布线的单个网络定义的 50Ω 阻抗配置。将光标悬停在图像上，可显示同一配置针对 L3 层的设置（图片由 FEDEVEL Open Source 提供，www.fedevel.com）。

配置层叠结构

Main page: 定义层叠

铜层和介质制造层在 Layer Stack Manager 的 Stackup 选项卡中配置。

• 在此选项卡中可添加、删除和配置层。对于刚柔结合设计，还可在此选项卡中启用和禁用层。
• 当前所选层的属性可以直接在表格中或 Properties 面板中编辑。单击设计空间底部的  按钮可启用该面板。
• 在层表格中单击右键，或使用 Edit » Add Layer 命令添加层。如果现有相邻层也是铜层，则添加铜层时还会同时添加一个介质层。
• 如果启用了 Properties 面板中 Board 区域的 Stack Symmetry 选项，则会以中间介质层为中心，成对对称添加层。
• 层的材料可以直接输入到选中的 Material 单元格中，也可以在 Select Material 对话框中选择； 单击省略号按钮 () 可打开该对话框。
• 可以为铜层添加表面处理层。使用 Add Layer 子菜单为当前所选铜层添加 Surface Finish 层，然后单击新添加的表面处理层的省略号按钮，选择表面处理类型。
• 可使用右键菜单或 Edit 菜单，在同类型的层之间向上或向下移动所选层。
• Properties 面板的 Board 区域包含用于强制实施 Stack Symmetry 和 Library Compliance 的选项。下文将对此进行详细说明。
• Properties 面板的 Board 区域显示当前所选层叠的摘要（对于多层叠刚柔结合设计，则显示子层叠的摘要）。

层叠注意事项

控制阻抗的一项基本要求是在每条信号路径下方提供信号回流路径。Simbeor SI 引擎既支持平面层，也支持铺有多边形覆铜的信号层。这些回流路径层应分布在电路板的整个层叠结构中。理想情况下，每个承载阻抗控制走线的信号层都应至少与一个回流路径层相邻。相邻的回流路径层为信号提供回流路径，而且无论该平面承载的直流电压是多少，都能发挥这一作用，具体原因在此不作展开。

流经平面的回流电流会尽量沿着与信号层走线相同的物理路径流动，因此，应避免在任何关键信号走线下方的回流路径层中引入分割或挖空等不连续区域。

除了为信号层和平面层选择合适的排列顺序外，还需要定义各层的材料属性，包括：

• 铜厚
• 介质厚度
• 介电常数

这些值和走线宽度都会影响最终阻抗。因此，要达到所需的阻抗，就需要调整所有这些值。请注意，可选的铜厚和介质厚度也可能受到限制，具体取决于 PCB 制造商可提供的材料。

► 了解有关可用层叠结构的更多信息

定义阻抗配置

Simbeor 引擎内置于 PCB 编辑器的 Layer Stack Manager (Design » Layer Stack Manager) 中。要为阻抗控制布线配置层叠，请切换到 Layer Stack Manager's Impedance 选项卡，在其中添加和设置阻抗配置。

为顶层上布线的单个网络定义的 50Ω 阻抗配置。将光标悬停在图像上，可显示同一配置针对 L3 层的设置。

创建和设置阻抗配置的注意事项：

1. 在 Layer Stack Manager 中切换到 Impedance 选项卡，如上所示。
2. 单击 按钮（如果已定义配置，则单击 按钮）以添加新配置。
3. 在 Properties 面板中定义所需的阻抗 Type、Target Impedance 和 Target Tolerance。Description 为可选项，它会显示在所有显示阻抗配置名称的位置。
4. 层表格分为两个区域：左侧显示层叠中的各层，右侧的阻抗配置区域则为层叠中的每个信号层显示一个对应的层。使用配置区域中的层复选框可启用该层的阻抗计算。以上图为例，参照最左列所示的层编号，L1、L3、L10 和 L12 层的复选框已勾选，因此已启用这些层的阻抗计算。
5. 当您在 Profile 区域中单击某个已启用的层时，层叠中的所有层都会淡化显示，只有用于计算所选信号层阻抗的层除外（如上图所示）。在 Impedance Profile 区域的 Top Ref 和 Bottom Ref 列中编辑该层的参考层。请注意，参考层的层 Type 可以是 Plane 或 Signal。例如，在上图中，层叠中的 L10 层已启用阻抗计算，其中 Top Ref 设置为 9-L9，这是一个 Plane 层；Bottom Ref 设置为 11-L11，这是一个 Signal 层。软件假定，如果信号层用作参考平面，则该层包含连接到电源或接地网络的连续铜平面。
6. 对于其他每个需要以此阻抗进行布线的层，启用其 Impedance Profile 复选框，并配置参考平面。将光标悬停在上图上，可显示 L3 层的 S50 阻抗配置。
7. 如果计算出的布线线宽无法满足实际加工要求，可以调整线宽和间距设置。

调整线宽和间距设置

软件根据目标阻抗和容差计算走线宽度。计算出的线宽无法满足实际加工要求的情况并不少见，例如 0.0683mm。制造商会告知可用的材料厚度，以及其能够实现的线宽精度。随后，您可以从期望值出发，将尺寸调整为实际可用的值，并测试这些调整对阻抗计算结果的影响。

为支持这一测试和调整过程，阻抗计算器支持正向和反向阻抗计算。默认模式为正向计算（输入阻抗，由软件计算线宽）。  图标指示计算变量。

  目标阻抗为 50Ω 时，正向计算得到的线宽 (W1) 为 94.6µm。右图显示了将线宽 (W1) 设置为 95µm 时的反向计算结果。

要对所选层进行反向计算并尝试不同的线宽，请输入新的 Width (W1) 值，然后按键盘上的 Enter 键。计算值将更新，以反映改用该线宽后的影响。单击  按钮可使计算器返回正向计算模式。在 Width (W2) 中输入新值将改变 Etch 值。

要查看差分对传输线的计算结果，请单击相应的 按钮，将 Trace Width 或 Trace Gap 指定为计算变量。编辑另一个变量以改变 Target Impedance，或者更改 Target Impedance，以查看对另一个变量的影响。

蚀刻因子

PCB 上的信号走线通过蚀刻去除多余铜箔来制造。由于蚀刻液从铜箔表面开始蚀刻，表面铜与蚀刻液的接触时间更长。因此，成品走线的边缘会形成斜坡，导致成品走线的横截面积减小，如下图所示。

蚀刻过程中损失的走线边缘铜的面积（两侧合计）= X * Y

倾斜程度用蚀刻因子表示，其中：

Etch Factor = Y/X

如果 Y = X，则 Etch Factor = 1

参照 Properties 面板中的图像：

将光标悬停在 ? 上可显示公式。

蚀刻因子的标准定义将其表示为 trace thickness / amount of over-etching 的比值。由此得到以下公式：

Etch Factor = T/[0.5(W1-W2)]

这种方法的缺点是，要指定无过度蚀刻（即走线边缘垂直），必须为蚀刻因子输入 inf（无穷大）。为简化蚀刻程度的指定，公式采用了倒数形式，因此可输入 0（零）来表示无过度蚀刻。

Etch = [0.5(W1-W2)]/T

铜层方向

另一个影响蚀刻因子的制造细节是铜层方向。PCB 走线由层压在介质基材上的整片铜箔经蚀刻去除多余部分而形成。铜层方向定义了铜从该基材向外延伸的方向。也可以将其理解为铜被蚀刻的方向，即从上方或下方进行蚀刻。

  单击 Trace Inverted 复选框，可将铜层方向从上方切换为下方。

导体表面粗糙度

印制电路板中每个铜层的表面都具有一定的粗糙度。在 PCB 制造过程中，会对铜层表面进行处理以增加粗糙度，从而提高铜层与介质层之间的附着力。当开关速率超过 10 GB/s 时，这种表面粗糙度会成为影响导体阻抗的重要因素。通过广泛的研究和分析，行业专家得出结论：可通过由 Surface Roughness 和 Roughness Factor 值推导出的粗糙度修正系数，对表面粗糙度进行建模。

Roughness 设置可在 Properties 面板的 Layer Stack Manager 模式下使用。这些参数仅用于导电层。

特性阻抗的计算包含表面粗糙度的影响。

粗糙度：

• Model Type - 用于计算表面粗糙度影响的首选模型（有关各种模型的更多信息，请参阅下文中的文章）。适用于子层叠中的所有铜层。

• Surface Roughness - 表面粗糙度值（可向制造商获取）。输入 0 至 10µm 之间的值，默认值为 0.1µm。

• Roughness Factor - 表征粗糙度效应所导致的导体损耗的预期最大增幅。输入 1 至 100 之间的值；默认值为 2。

延伸阅读

• 分析导体粗糙度对互连中信号损耗和色散影响的实用方法: Y. Shlepnev, C. Nwachukwu, DesignCon2012。
• 互连导体表面粗糙度建模的统一方法: Y. Shlepnev，2017 年 IEEE 第 26 届电子封装与系统电气性能会议 (EPEPS2017)

支持共面传输线结构

Layer Stack Manager 中的阻抗计算器支持单端和差分共面结构。创建新的阻抗配置文件，然后从阻抗配置文件的 Type 下拉列表中选择 Single-Coplanar 或 Differential-Coplanar。

使用共面结构：

• 与标准单端阻抗和差分阻抗一样，各变量的值会根据用户定义的 Target Impedance 和 Target Tolerance 以及电路板各层的物理属性自动计算。可以在 Properties 面板的 Layer Stack Manager 模式下，在编辑框中输入新值来调整这些自动计算的值。
• 要指定需要采用共面结构布线的信号网络，请配置一条布线宽度（或差分对布线）设计规则，启用 Use Impedance Profile 选项，并选择所需的共面阻抗配置文件。
• 共面结构要求信号走线两侧都有参考平面；可以通过放置多边形覆铜来创建参考平面，也可以在添加缝合过孔时，通过 Add Shielding to Net 命令创建（详见下文）。如果放置多边形覆铜，其与信号走线之间的间距由 Simbeor 阻抗计算器确定的 Clearance (S) 值定义（显示在 Properties 面板中，如上下图所示）。配置间距设计规则，以控制参考覆铜与信号走线之间的间距（显示图片）。
• 对于接地共面结构，通常会沿信号走线的两侧设置过孔围栏。可使用 PCB 编辑器中的 Tools » Via Stitching/Shielding » Add Shielding to Net 命令来实现。除了放置过孔外，启用 Add shielding copper 选项后，此命令还可以在信号走线周围放置多边形覆铜，以覆盖过孔围栏，如下方右图所示。
  ► 了解有关过孔屏蔽的更多信息

  阻抗计算器确定信号属性和间距（第一张图），请将该间距用于过孔屏蔽的距离设置。

选择层材料

在阻抗控制设计中，选择叠层所用的材料非常重要。

例如，制造 PCB 最常用的材料是玻璃纤维增强环氧树脂，其两面均粘合有铜箔。玻璃纤维布的编织紧密程度会影响介电常数 Dk（介电率）和损耗角正切 Df 的数值及一致性。玻璃纤维编织布周围填充着树脂，树脂含量的百分比对材料性能也很重要。

玻璃纤维编织类型多种多样。为帮助确保 PCB 制造中所用玻璃纤维基材料的性能及其可预测性，IPC 制定了编织标准：

IPC standard IPC-4412B: Specification for Finished Fabric Woven from "E" Glass for Printed Boards

材料库

作为设计人员，您既可以直接在 Layer Stack Manager 中编辑材料属性，也可以从 Altium Material Library 中选择材料。

可以在 Altium 材料库对话框（Tools » Material Library）中查看整个材料库并向其中添加材料。

材料按用途分类，可通过对话框左侧的树状结构访问。在此层级之下，每种用途类别又细分为功能类别，例如 PCB layer material 类别中的 Conductive layer material、Dielectric layer material, 和 Surface Layer Material i。

添加、保存和加载材料

在树状结构中选择特定材料类别后，即可向库中添加新材料。可以加载外部材料库中定义的材料（Load 按钮），也可以将已在 Altium Material Library 对话框中添加的用户自定义材料保存到用户库中（Save 按钮）。仅保存用户自定义材料。

为材料添加自定义属性

可以为库中列出的材料（默认材料和用户自定义材料）添加自定义属性。要添加自定义属性，请先在左侧树状结构中选择正确的节点，以指定要添加该属性的材料，然后单击  按钮打开 Material Library Settings 对话框。

随后即可在 Altium Material Library 对话框中为所选材料添加所需的值；选择相应行，然后单击 Edit 按钮。

属性面板

当层叠文档的 Impedance 选项卡处于活动状态时， Properties 面板可用于配置阻抗配置文件要求。随后即可在布线宽度或差分对布线设计规则中选择所需的阻抗配置文件。

• Impedance Profile
  • Description – 输入有意义的描述。此字段为可选项，会显示在所有显示阻抗配置文件名称的位置。
  • Type – 使用下拉列表选择阻抗类型。可选项包括 Single、Differential、Single-Coplanar 和 Differential-Coplanar。

• Target Impedance – 输入目标阻抗值。
• Target Tolerance – 输入您希望达到的公差。您应咨询制造商，确定其能够实现的合理公差值。
• Transmission Line
  • Trace inverted – 启用此选项可翻转走线，如 Properties 面板所示。此选项与激活 Stackup 选项卡时显示的 Copper Orientation 选项相同，用于定义铜箔层压到芯板上的方向。铜箔朝向定义了铜箔从该基材向外延伸的方向。您也可以将其理解为蚀刻铜箔的方向，即从上方或下方进行蚀刻。
  • Etch – 蚀刻因子为 = T/[(W1-W2)/2]，它会使走线的总横截面积减少铜厚的平方。有关制造工艺产生的 Etch 的信息，请咨询电路板制造商。

• Width (W1) / (W2) – W1 是您布线时的走线宽度，W2 是应用 Etch 因子后，走线经蚀刻后的上表面宽度。走线宽度支持正向/反向计算功能。默认情况下，宽度根据您输入的 Target Impedance 进行计算（正向计算）。计算得到的宽度可能是制造商无法实现的值，例如 5.978，而制造商会希望采用更合理的值，例如 6.0。您可以在 Width 字段中输入 6.0，然后按键盘上的 Enter，重新计算各项计算值（Impedance、Deviation 等）。 按钮将变为灰色（处于非激活状态），此时您进入反向计算模式。如果单击该按钮使其激活，则会重新进入正向计算模式，Width (W1) 将恢复为计算值。此功能可帮助您探索实际可制造的宽度选项。手动输入 W2 的值后，蚀刻因子将相应更新。
• Impedance – 软件根据电路板所用材料（铜、芯板和半固化片）的属性以及走线的横截面积（由走线宽度、厚度和蚀刻因子决定）来计算阻抗。
• Deviation – 此值用于衡量期望值（目标阻抗）与所得值（计算阻抗）之间的差异。软件根据电路板所用材料（铜、芯板和半固化片）的属性以及走线的横截面积（由走线宽度、厚度和蚀刻因子决定），计算阻抗偏差（基于所输入材料和尺寸实际得到的阻抗与目标阻抗之间的偏差）。
• Delay – 这是信号从发送端传播到接收端所需的时间。
• Inductance – 阻抗计算器使用 Impedance 值来计算单位长度电感。
• Capacitance – 阻抗计算器使用 Impedance 值来计算单位长度电容。

• Board
  • Stack Symmetry – 启用后，可围绕中央介质层成对添加相互匹配的层。启用时，会立即检查层叠是否关于中央介质层对称。如果与中央介质参考层等距的任意一对层不完全相同，则会打开 层叠不对称对话框。
  • Library Compliance – 启用后，对于从材料库中选取材料的每一层，都会将其当前层属性与库中该材料定义的数值进行核对。

• Substack – 此处显示当前所选子层叠的信息（层、介质、厚度等）。在不同子层叠之间切换时，这些信息会相应更新，显示当前所选子层叠的信息。

• Stack Name – 输入一个有意义的子层叠名称。在为 X/Y 层叠区域分配子层叠时，此字段很有用。
• Is Flex – 如果子层叠为柔性结构，请启用此选项。
• Layers – 层的总数。
• Dielectrics – 介质层的总数。
• Conductive Thickness – 导电层的厚度。铜信号层称为导电层。
• Dielectric Thickness – 介质层的厚度。
• Total Thickness – 电路板的总厚度。

• Other
• Roughness – 显示导电层的粗糙度。
  • Model Type – 用于计算表面粗糙度影响的首选模型（有关各种模型的更多信息，请参阅下方文章）。适用于层叠中的所有铜层（这里是否应为子层叠？）。
  • Surface Roughness – 表面粗糙度值（可向制造商获取）。输入 0 至 10µm 之间的值，默认值为 0.1µm。
  • Roughness Factor – 表征粗糙度效应导致的导体损耗预期最大增幅。输入 1 至 100 之间的值；默认值为 2。

配置设计规则

走线阻抗由走线的宽度、厚度以及周围介质材料的属性决定。创建各个阻抗配置时，会根据 Layer Stack Manager 中定义的材料属性计算所需的走线宽度。根据材料属性的不同，走线宽度可能需要随布线层的变化而改变。在切换布线层时更改宽度的这一要求 由 PCB 规则和约束编辑器（Design » Rules）中配置的适用布线设计规则自动管理。

对于大多数电路板设计，通常需要对一组特定网络进行阻抗控制布线。常见做法是创建一个包含这些网络的网络类或差分对类，然后创建针对该类的布线规则，如下图所示。

通常，您需要手动定义 Min、Max 和 Preferred Widths，可以在上方的约束设置中统一设置并应用于所有层，也可以在层表格中逐层设置。对于阻抗控制布线，应改为启用 Use Impedance Profile 选项，然后从下拉列表中选择所需的阻抗配置。完成后，规则的 Constraints 区域将发生变化。首先，您会注意到可用层区域不再显示电路板上的所有信号层，而是仅显示所选阻抗配置中启用的层。Preferred Width 值（以及差分对间隙）将更新为各层计算得到的宽度（和间隙）。这些首选值无法编辑，但可以编辑 Min 和 Max 值。请将它们分别设置为合适的较小值和较大值。随后即可按常规方式对这些网络进行交互式布线。

布线宽度设计规则

对于单端网络，布线宽度由布线宽度设计规则定义。

选择使用阻抗配置文件时，可用层和首选宽度由所选配置文件控制。

差分对布线设计规则

差分对的布线由差分对布线设计规则控制。

对于差分对，可用层、首选宽度和首选间隙由所选配置文件控制。

► 了解有关差分对布线的更多信息

返回路径设计规则

返回路径设计规则可检测返回路径中的中断或缩颈。返回路径设计规则会检查规则所针对的信号上方或下方的指定参考层上是否存在连续的信号返回路径。返回路径可由放置在参考信号层或平面层上的填充、区域和多边形铺铜构成。

返回路径层是指在Return Path设计规则中选定的Impedance Profile中定义的参考层。系统会检查这些层，确保沿信号路径存在指定的Minimum Gap（超出信号边缘的宽度）。在High Speed规则类别中添加新的Return Path设计规则。

返回路径层在选定的Impedance Profile中定义，路径宽度（超出信号边缘的部分）由Minimum Gap定义。

下图显示了针对信号检测到的返回路径错误，NetX其中Minimum Gap设置为0.1mm。在Preferences对话框中，将DRC Violation Display Style配置为显示违规详情，但不显示违规覆盖层（查看图片），可更轻松地定位返回路径错误。这样会高亮显示不符合规则的确切位置，而不是整个违规对象。 

► 了解有关在 Altium Designer 中进行高速设计的更多信息

按所需阻抗对网络布线

在电路板上布线并切换层时，软件会自动将走线宽度调整为实现指定阻抗所需的尺寸。这种交互式阻抗控制布线大大简化了阻抗控制 PCB 的设计工作。

布线长度调节

高速设计布线面临的两个核心挑战是控制布线阻抗和匹配关键网络的长度。阻抗控制布线可确保从输出引脚发出的信号被目标输入引脚正确接收。匹配布线长度可确保时序关键信号同时到达目标引脚。布线长度的调节与匹配也是差分对布线不可或缺的一环。

布线中已添加蛇形线，以确保差分对的长度匹配。

Interactive Length Tuning和Interactive Diff Pair Length Tuning命令（位于Route菜单中）提供了一种动态优化和控制网络或差分对长度的方法，可根据设计中的可用空间、规则和障碍物插入可变幅度的波形（蛇形线）。

► 了解有关长度调节的更多信息

测试已布线电路板的信号完整性

正如在设计输入阶段使用假定的布线长度和布线阻抗测试网络一样，布线完成后，也应在电路板上重复此过程，以检查潜在的阻抗失配和反射问题。从 PCB 编辑器的Tools菜单启动Signal Integrity命令。由于 PCB 是工程的一部分，系统将使用Layer Stack Manager中定义的材料属性和尺寸，以及电路板上布线的实际宽度，来计算信号完整性测试所用的阻抗。

实现指定阻抗

除了为实现正确阻抗而反复调节尺寸之外，还有其他因素会影响制造完成的 PCB 最终实现的阻抗。这些因素包括 PCB 所用介电材料的一致性和稳定性，以及蚀刻工艺的一致性和质量。如果需要阻抗控制 PCB，应与 PCB 制造商讨论这一需求。如果您提供期望的叠层结构，部分制造商可以就走线几何尺寸提出建议。许多制造商还可以在其制造的每块拼板上加入阻抗测试条，用于测量电路板实际实现的阻抗。

延伸阅读与资源

本文介绍了信号完整性和阻抗控制 PCB 设计的基础知识。请通过以下链接了解更多信息，并获取业内公认专家提供的资源。

• http://www.speedingedge.com/
• http://www.sigcon.com/
• http://www.bethesignal.com
• http://www.epanorama.net/links/basics.html#highspeed