Routage à impédance contrôlée

Avec l’augmentation des vitesses de commutation des composants, le routage à impédance contrôlée est devenu un sujet majeur pour les concepteurs numériques. Cette page présente comment utiliser le moteur d’analyse d’intégrité du signal pour adapter les impédances des composants ainsi que les capacités de routage à impédance contrôlée dans l’éditeur PCB.

Il existe un dicton dans les milieux de l’ingénierie : il n’y a que deux sortes d’ingénieurs électroniciens travaillant en conception numérique : ceux qui ont déjà rencontré des problèmes d’intégrité du signal et ceux qui en rencontreront. Il n’y a pas si longtemps, l’intégrité du signal était un sujet réservé aux spécialistes, et vous n’aviez à vous en préoccuper que pour les conceptions à grande vitesse. Cependant, les vitesses de commutation des composants dans ces conceptions à grande vitesse ne sont plus exceptionnelles ; elles deviennent rapidement la norme. À mesure que les progrès de la technologie des circuits intégrés réduisent la taille des transistors, leurs vitesses de commutation augmentent. C’est cette vitesse de commutation qui affecte l’intégrité des signaux numériques.

Heureusement, de nombreux problèmes potentiels d’intégrité du signal peuvent être évités en appliquant de bons principes de conception et en réalisant la conception sous forme de carte à impédance contrôlée. Pour y parvenir, il faut des capacités spécifiques dans les outils de conception : vous avez besoin d’outils d’analyse capables de détecter les nets présentant un risque potentiel d’oscillations et de réflexions, ainsi que d’outils de conception de cartes permettant d’obtenir les bonnes impédances de routage. L’éditeur PCB d’Altium Designer dispose de ces capacités.

Cette page vous aidera à comprendre ce qui provoque les problèmes d’intégrité du signal et si votre carte est susceptible d’en souffrir. Elle présente également les deux approches de conception que vous devez employer pour minimiser les problèmes potentiels de SI ­- l’adaptation des impédances des composants et le routage à impédance contrôlée.

Quand le routage devient une partie du circuit

À mesure que les vitesses de commutation des composants augmentent, les exigences imposées au concepteur de circuits imprimés et au fabricant augmentent elles aussi. Lorsque la longueur du front de commutation du signal devient plus courte que la longueur de la piste de PCB qui le transporte, la piste doit être considérée comme une partie du circuit. Cette piste possède une impédance, appelée characteristic impedance (Zo).

La meilleure façon de gérer l’impact de ces éléments de circuit supplémentaires est de concevoir le routage des pistes de manière à ce que l’impédance caractéristique soit constante sur toute leur longueur — une technique appelée controlled impedance routing.

L’impédance du routage des pistes est définie par :

• Cross-sectional area of the trace - déterminée par la largeur, la hauteur (épaisseur du cuivre) et la pente des bords de piste créés pendant le processus de gravure.
• Distance from the trace to the reference plane(s) - le chemin de retour de l’énergie du signal est tout aussi important que le chemin du signal lui-même. Ce chemin de retour suit le chemin du signal dans le ou les plans de référence adjacents.
• Properties of the surrounding materials - l’énergie du signal n’est pas contenue uniquement dans le cuivre de la piste ; en raison de l’effet de peau, elle se propage également dans le matériau diélectrique entourant la piste. La permittivité du matériau diélectrique mesure dans quelle mesure le diélectrique influence la circulation de cette énergie.

   
Le calculateur d’impédance Simbeor calcule la ou les largeurs requises pour obtenir l’impédance spécifiée.

Ai-je besoin d’un routage à impédance contrôlée ?

Vous vous demandez si vous devez vraiment vous préoccuper du routage à impédance contrôlée ?

Dans une situation idéale, toute l’énergie sortant de la broche de sortie d’un composant serait couplée à la piste connectée sur le PCB, circulerait à travers le routage du PCB jusqu’à la broche d’entrée de charge à l’autre extrémité, puis serait absorbée par cette charge. Si toute l’énergie n’est pas absorbée par la charge, l’énergie résiduelle peut être réfléchie dans le routage du PCB et revenir vers la broche de sortie de la source. Cette énergie réfléchie peut interagir avec le signal d’origine, en s’y ajoutant ou en s’en retranchant (selon la polarité de l’énergie), ce qui entraîne des oscillations. Si ces oscillations sont suffisamment importantes, elles affecteront l’intégrité du signal, provoquant un comportement imprévisible et erroné du circuit.

Alors, comment savoir si cela peut se produire ? Si la broche source est capable de terminer sa transition de front avant que le signal n’atteigne la broche de charge, les conditions sont réunies pour que votre conception soit affectée par l’énergie réfléchie. Une règle empirique couramment utilisée pour déterminer si des problèmes de SI sont probables est la règle du « 1/3 du temps de montée ». Cette règle stipule que si la piste est plus longue que 1/3 d’un temps de montée, des réflexions (oscillations) peuvent se produire. Si la broche source a un temps de montée de 1 nSec, une liaison de plus de 0,33 nSec (environ 2 pouces en FR4) doit être considérée comme une ligne de transmission, donc comme une candidate aux problèmes d’intégrité du signal. Si vos composants ont ce type de temps de montée et que vous savez que vous aurez des routages de cette longueur, vous risquez alors de rencontrer des problèmes d’intégrité du signal sur le PCB.

Comment contrôler les impédances ?

Comment éviter la situation où l’énergie est réfléchie d’avant en arrière entre la source et la charge ? En adaptant les impédances. L’adaptation d’impédance garantit que toute l’énergie est couplée de la source vers le routage, puis du routage vers la charge. Router la carte en tenant compte de l’impédance est appelé routage à impédance contrôlée ; autrement dit, une carte dont les impédances ont été maîtrisées est appelée PCB à impédance contrôlée.

Deux éléments distincts permettent d’obtenir une adaptation d’impédance : le premier consiste à adapter les composants ; le second consiste à router la carte pour obtenir l’impédance requise.

Adaptation d’impédance des composants

Vous ne pouvez pas obtenir un PCB à impédance contrôlée uniquement par le routage. Vous devez d’abord vérifier et, si nécessaire, adapter les impédances des composants.

Idéalement, vous devez détecter les nets susceptibles de présenter des problèmes potentiels d’intégrité du signal dès la phase de saisie du schéma afin que tout composant de terminaison supplémentaire puisse être inclus avant le début du processus de conception de la carte. Comme les broches de sortie ont une faible impédance et les broches d’entrée une impédance élevée, il est probable que vous deviez ajouter des composants de terminaison à la conception pour obtenir l’adaptation d’impédance.

Vous pouvez effectuer une analyse d’intégrité du signal de votre conception à l’étape de saisie du schéma. Lorsque vous exécutez la commande Tools » Signal Integrity, la boîte de dialogue Errors or Warnings apparaît souvent, indiquant que tous les composants n’ont pas de modèles d’intégrité du signal assignés. Le moteur d’analyse d’intégrité du signal sélectionnera automatiquement des modèles par défaut en fonction des désignateurs de composants ; cliquez sur Continue pour utiliser les valeurs par défaut ou sur Model Assignments pour examiner et modifier les modèles. Vous pouvez accéder à la boîte de dialogue Signal Integrity Model Assignments à tout moment via le bouton Model Assignments dans le panneau Signal Integrity.

Analyse de la conception

Lorsque la commande Tools » Signal Integrity est exécutée, la conception est analysée et tous les nets susceptibles de poser problème sont identifiés dans le panneau Signal Integrity, comme illustré ci-dessous.

Test de la conception pour détecter d’éventuels problèmes d’intégrité du signal pendant la saisie du schéma.

Depuis le panneau, vous pouvez effectuer une analyse de réflexion sur un net sélectionné (ou plusieurs nets). À gauche se trouvent les résultats d’analyse pour tous les nets de la conception. Sélectionnez un net et cliquez sur le bouton  (ou double-cliquez sur un nom de net) pour transférer ce net vers le champ Net à droite du panneau, où vous pouvez effectuer une analyse détaillée de ce net, notamment :

• Examen des broches de ce net, où un simple clic permet un cross-probing vers cette broche sur le schéma et un double-clic permet de vérifier et de configurer le modèle affecté à cette broche.
• Activation d’une ou plusieurs options théoriques de terminaison pour ce net.
• Exécution d’une analyse de réflexion sur le net, produisant un ensemble de formes d’onde montrant le comportement à chaque broche du net.

Le panneau vous permet d’expérimenter différentes configurations et valeurs de terminaison possibles. Notez que la région Termination du panneau Signal Integrity montrée dans l’image ci-dessus a l’option Serial Res activée. La section du panneau ci-dessous montre une résistance de terminaison série. C’est ici que vous définissez les valeurs minimale et maximale théoriques de résistance de terminaison série qui seront utilisées pour l’analyse de réflexion (désactivez la case à cocher Suggest pour saisir vos propres valeurs).

Exploration des résultats

Lorsque l’on clique sur le bouton Reflection Waveforms, une analyse de réflexion précise est effectuée sur ce net, et les résultats sont présentés dans une nouvelle fenêtre de formes d’onde (*.SDF).

La fenêtre de formes d’onde inclura :

• Un graphique pour chaque net en cours d’analyse ; cliquez sur les onglets en bas de la fenêtre pour passer d’un graphique à l’autre.
• Chaque diagramme inclura une courbe pour chaque broche de ce net, montrant le comportement du signal à cette broche.

Les images ci-dessous montrent deux graphes des résultats sur la broche d'entrée du net sélectionné dans l'image du panneau précédent. Le premier graphe montre la broche d'entrée du net sans terminaison ; le second graphe montre six balayages : un pour le net d'origine sans terminaison, puis cinq balayages avec la résistance de terminaison série théorique incluse sur la broche source.

Cinq passes de l'analyse de réflexion ont été effectuées (Sweep Steps valeur de l'option = 5), avec la résistance de terminaison théorique variant de Min = 20 ohms à Max = 60 ohms. Les cinq passes (première passe à 20 ohms, dernière passe à 60 ohms) sont répertoriées sur le côté droit du graphe. En cliquant sur chaque étiquette, ce résultat est mis en évidence et la valeur de la résistance de terminaison théorique s'affiche en bas à droite. Pour ce net, une résistance de terminaison série de 40 ohms produirait le graphe sélectionné dans l'image de droite.

Le graphe de gauche montre l'analyse de réflexion d'un net présentant des problèmes potentiels d'intégrité du signal ; le graphe de droite montre le même net avec l'ajout d'une résistance de terminaison série théorique d'environ 40 ohms.

Qu'est-ce qui détermine l'impédance de routage ?

La deuxième partie de la réalisation d'un PCB à impédance contrôlée consiste à router la carte de façon à ce que les pistes aient une impédance définie. Un certain nombre de facteurs influencent l'impédance du routage de vos signaux, notamment les dimensions des pistes et les propriétés des matériaux utilisés pour fabriquer le PCB.

L'éditeur PCB intègre le moteur d'intégrité du signal électromagnétique Simbeor® de Simberian. La précision du modèle Simbeor est validée à l'aide d'algorithmes avancés d'analyse 3D full-wave, de benchmarking et de validation expérimentale. Le moteur Simbeor prend en charge toutes les structures et tous les matériaux de carte modernes.

Version de Simbeor

Le Simbeor SFS

Les impédances sont calculées par le Simbeor SFS, un solveur de champ quasi statique. Simbeor SFS est un solveur de champ 2D quasi statique avancé basé sur la méthode des moments, validé par convergence, comparaisons et mesures. Le solveur maillage les frontières des diélectriques et des conducteurs et résout les équations correspondantes pour construire des matrices RLGC dépendantes de la fréquence pour les équations des télégraphistes.

Simbeor SFS n'est pas un solveur full-wave, car cela n'est pas nécessaire pour évaluer l'impédance, le délai ou l'atténuation dans les interconnexions PCB en raison de la nature quasi-TEM des ondes qui s'y propagent. De telles ondes peuvent être simulées avec précision à l'aide des paramètres RLGC extraits avec un solveur de champ 2D quasi statique.

Une propriété unique du solveur Simbeor SFS est qu'il prend en charge les modèles de rugosité des conducteurs. Notez qu'il ne prend pas en charge un modèle de conducteur multicouche (placage) et que la rugosité est commune à tous les conducteurs. Le solveur est quasi statique parce que la solution n'inclut pas la dispersion haute fréquence qui se produit dans les lignes microruban (concentration plus élevée des champs dans un diélectrique à constante diélectrique plus élevée aux hautes fréquences).

► En savoir plus sur la technologie d'intégrité du signal électromagnétique Simberian

Structures PCB prises en charge

Les impédances peuvent être calculées pour les structures PCB suivantes :

• Microruban
• Stripline symétrique
• Stripline asymétrique
• Structures coplanaires simples et différentielles
• Multiples couches diélectriques adjacentes avec différentes propriétés diélectriques.

Configuration du PCB pour le routage à impédance contrôlée

Le routage à impédance contrôlée consiste à configurer les dimensions des pistes et les propriétés des matériaux de la carte pour obtenir une impédance spécifique. Cela se fait dans le Layer Stack Manager de l'éditeur PCB. Pour ouvrir le Layer Stack Manager,, sélectionnez Design » Layer Stack Manager dans les menus principaux. Le Layer Stack Manager s'ouvre dans un éditeur de document de la même manière qu'une feuille schématique, le PCB et les autres types de documents.

La largeur de piste nécessaire pour obtenir une impédance spécifique est calculée dans le cadre du profil d'impédance, configuré dans l'onglet Impedance du Layer Stack Manager.

En se basant sur :

• les valeurs de Target Impedance, Target Tolerance et Roughness que vous configurez dans l'onglet Impedance, et
• les paramètres des matériaux définis dans l'onglet Stackup, notamment :
  • l'épaisseur de la couche de signal,
  • l'épaisseur des couches diélectriques environnantes (les distances par rapport au(x) plan(s) de référence), et 
  • les propriétés du matériau diélectrique (permittivité Dk et facteur de dissipation Df).

Lorsque ces éléments sont correctement configurés, le calculateur d'impédance dispose d'informations suffisantes pour calculer ce qui suit :

• Largeur de piste
• Impédance calculée (Z)
• Impédance en mode commun (Zcomm)
• Écart d'impédance (Z Deviation)
• Délai de propagation (Tp)
• Inductance par unité de longueur (p.u.l.)
• Capacité par unité de longueur (p.u.l.)

Les valeurs calculées sont affichées dans la section Transmission Line du panneau Properties lorsque l'onglet Impedance est sélectionné dans le Layer Stack Manager, comme illustré ci-dessous.

Un profil d'impédance de 50Ω défini pour des nets simples routés sur la couche supérieure. Survolez l'image avec le curseur pour afficher les paramètres du même profil pour la couche L3 (image fournie par FEDEVEL Open Source, www.fedevel.com).

Configuration de l'empilage de couches

Main page: Définition de l'empilage de couches

Les couches de fabrication en cuivre et en diélectrique sont configurées dans l'onglet Stackup du Layer Stack Manager.

• Les couches sont ajoutées, supprimées et configurées dans cet onglet. Pour une conception rigide-flex, les couches y sont également activées et désactivées.
• Les propriétés de la couche actuellement sélectionnée peuvent être modifiées directement dans la grille ou dans le panneau Properties. Cliquez sur le bouton  en bas de l'espace de conception pour activer le panneau.
• Cliquez avec le bouton droit dans la grille des couches ou utilisez les commandes Edit » Add Layer pour ajouter une couche. L'ajout d'une couche cuivre ajoutera également une couche diélectrique lorsqu'une couche adjacente existante est elle aussi une couche cuivre.
• Si l'option Stack Symmetry est activée dans la section Board du panneau Properties, les couches sont ajoutées par paires correspondantes centrées autour de la couche diélectrique médiane.
• Le matériau de la couche peut être saisi directement dans la cellule Material sélectionnée ou choisi dans la boîte de dialogue Select Material ; cliquez sur le bouton de points de suspension () pour l'ouvrir.
• Une finition de surface peut être ajoutée à une couche cuivre. Utilisez le sous-menu Add Layer pour ajouter une couche Surface Finish à la couche cuivre actuellement sélectionnée, puis cliquez sur le bouton de points de suspension de la nouvelle couche de finition de surface pour sélectionner le type de finition.
• La couche sélectionnée peut être déplacée vers le haut ou vers le bas parmi les couches du même type à l'aide du clic droit ou des menus Edit.
• La zone Board du panneau Properties comprend des options pour imposer Stack Symmetry et Library Compliance. Plus d'informations à ce sujet ci-dessous.
• La zone Board du panneau Properties affiche un récapitulatif de l'empilage actuellement sélectionné (ou du sous-empilage pour une conception rigide/flex multi-empilages).

Considérations relatives à l'empilage de couches

Une exigence fondamentale pour contrôler l'impédance est d'inclure un chemin de retour du signal sous chaque trajet de signal. Le moteur SI Simbeor prend en charge à la fois les couches plan et les couches signal recouvertes par un polygone. Ces couches de chemin de retour doivent être réparties dans l'empilage de la carte. Idéalement, elles sont disposées de sorte qu'au moins une couche de chemin de retour soit adjacente à chaque couche de signal portant un routage à impédance contrôlée. La couche de chemin de retour adjacente fournit le chemin de retour du signal et, pour des raisons qui ne seront pas abordées ici, le fait indépendamment de la tension continue distribuée par ce plan.

Le courant de retour circulant dans le plan tentera de suivre le même trajet physique que la piste sur la couche de signal ; il est donc important d'éviter d'introduire des discontinuités, telles qu'une séparation ou une découpe, dans la couche de chemin de retour située sous tout routage de signal critique.

Outre le choix d'un ordre approprié pour les couches signal et plan, vous devez également définir les propriétés des matériaux de chaque couche, notamment :

• Épaisseur du cuivre
• Épaisseur du diélectrique
• Constante diélectrique

Ces valeurs, ainsi que la largeur de routage, contribuent toutes à l'impédance finale. L'obtention de l'impédance requise devient alors un processus d'ajustement de toutes ces valeurs. N'oubliez pas que les valeurs possibles d'épaisseur du cuivre et du diélectrique peuvent également être limitées, en fonction des matériaux disponibles auprès de votre fabricant de PCB.

► En savoir plus sur les empilages de couches possibles

Définition des profils d'impédance

Le moteur Simbeor est intégré au Layer Stack Manager de l'éditeur PCB (Design » Layer Stack Manager). Pour configurer l'empilage de couches pour le routage à impédance contrôlée, passez à l'onglet Layer Stack Manager's Impedance, où vous pouvez ajouter et configurer un profil d'impédance.

Un profil d'impédance de 50Ω défini pour des nets individuels routés sur la couche supérieure. Survolez l'image avec le curseur pour afficher les paramètres du même profil pour la couche L3.

Remarques sur la création et la configuration d'un profil d'impédance :

1. Dans le Layer Stack Manager, basculez vers l'onglet Impedance, comme illustré ci-dessus.
2. Cliquez sur le bouton (ou sur le bouton si un profil est déjà défini) pour ajouter un nouveau profil.
3. Définissez les Type, Target Impedance et Target Tolerance d'impédance requis dans le panneau Properties. Le Description est facultatif ; il sera affiché partout où le nom du profil d'impédance est affiché.
4. La grille des couches est divisée en 2 zones ; les couches du stackup sont affichées à gauche, puis, pour chaque couche de signal du stackup, une couche est affichée dans la zone Profil d'impédance à droite. Utilisez la case à cocher de couche dans la zone Profil pour activer le calcul d'impédance pour cette couche. En reprenant l'image ci-dessus comme exemple et en se référant au numéro de couche indiqué dans la colonne la plus à gauche, les couches L1, L3, L10 et L12 ont leur case cochée, ce qui les active pour les calculs d'impédance.
5. Lorsque vous cliquez sur une couche activée dans la zone Profil, toutes les couches de l'empilement s'estompent, à l'exception de celles utilisées pour calculer l'impédance de la couche de signal sélectionnée (comme illustré dans l'image ci-dessus). Modifiez la ou les couches de référence de cette couche dans les colonnes Top Ref et Bottom Ref de la zone Impedance Profile . Notez que la ou les couches de référence peuvent avoir un Type de couche égal à Plane ou Signal. Par exemple, dans l'image ci-dessus, la couche L10 du stackup est activée pour les calculs d'impédance, avec le Top Ref défini sur 9-L9, qui est une couche Plane, et le Bottom Ref défini sur 11-L11, qui est une couche Signal . Le logiciel suppose que si une couche de signal est utilisée comme plan de référence, elle contient un plan de cuivre continu connecté à un net d'alimentation ou de masse.
6. Activez la case à cocher Impedance Profile pour chaque autre couche qui portera un routage à cette impédance et configurez le ou les plans de référence. Survolez l'image ci-dessus avec le curseur pour afficher le profil d'impédance S50 pour la couche L3.
7. Si la largeur de piste calculée pour le routage correspond à une valeur qui ne peut pas être commandée, vous pouvez ajuster les paramètres de largeur et d'espacement.

Réglage des paramètres de largeur et d'espacement

Le logiciel calcule la largeur de piste à partir de l'impédance cible et de la tolérance. Il n'est pas rare que la largeur de piste calculée soit une valeur qui ne peut pas être commandée, par exemple 0,0683 mm. Le fabricant indiquera quelles épaisseurs de matériau sont disponibles et quelle précision il peut atteindre pour les largeurs de piste. Le processus consiste alors à partir des valeurs souhaitées, puis à tester l'impact sur les valeurs d'impédance calculées lorsque les dimensions sont ajustées aux valeurs disponibles.

Pour prendre en charge ce processus de test et de réglage des paramètres, les calculateurs d'impédance prennent en charge les calculs d'impédance directs et inverses. Le mode par défaut est le mode direct (vous saisissez l'impédance, le logiciel calcule la largeur). L'icône  indique la variable calculée.

  Une impédance cible de 50Ω donne une largeur calculée en mode direct (W1) de 94,6 µm. L'image de droite montre le calcul inverse lorsque la largeur (W1) est définie à 95 µm.

Pour inverser le calcul et explorer différentes largeurs de piste pour la couche sélectionnée, saisissez la nouvelle valeur Width (W1) et appuyez sur Entrée au clavier. Les valeurs calculées seront mises à jour pour refléter l'impact de ce changement de largeur. Cliquez sur le bouton  pour remettre le calculateur en mode de calcul direct. La saisie d'une nouvelle valeur dans Width (W2) modifiera la valeur Etch.

Pour explorer les résultats de ligne de transmission en paire différentielle, désignez la variable calculée — soit Trace Width, soit Trace Gap — en cliquant sur le bouton approprié. Modifiez l'autre variable pour changer Target Impedance, ou modifiez à la place Target Impedance pour explorer l'impact sur l'autre variable.

Facteur de gravure

Les pistes de signal sur un PCB sont fabriquées en gravant le cuivre indésirable. Comme l'agent de gravure commence à attaquer le cuivre à la surface, ce cuivre reste plus longtemps en contact avec l'agent de gravure. Il en résulte que les bords finis de la piste présentent une pente, ce qui réduit la section transversale de la piste finie, comme le montre l'image ci-dessous.

La surface de cuivre perdue sur les bords de la piste (sur les deux bords) pendant la gravure = X * Y

L'importance de la pente est appelée facteur de gravure, où :

Etch Factor = Y/X

Si Y = X, alors le Etch Factor = 1

En se référant à l'image affichée dans le panneau Properties :

Survolez le ? avec le curseur pour afficher la formule.

La définition standard du facteur de gravure consiste à le spécifier comme le rapport de trace thickness / amount of over-etching. Cela donne la formule suivante :

Etch Factor = T/[0.5(W1-W2)]

L'inconvénient de cette approche est que, pour indiquer l'absence de surgravure (c'est-à-dire des bords de piste verticaux), il faudrait saisir une valeur de inf (infini) pour le facteur de gravure. Pour simplifier la spécification de la quantité de gravure, la formule a été inversée afin qu'une valeur de 0 (zéro) puisse être saisie pour indiquer qu'il n'y a pas de surgravure.

Etch = [0.5(W1-W2)]/T

Orientation du cuivre

Un autre détail de fabrication qui contribue au facteur de gravure est l'orientation du cuivre. Les pistes PCB sont formées en gravant le cuivre indésirable d'une feuille continue de cuivre laminée sur un substrat diélectrique. L'orientation du cuivre définit la direction dans laquelle le cuivre se projette à partir de ce substrat. On peut aussi la considérer comme la direction depuis laquelle le cuivre est gravé, soit par le dessus, soit par le dessous.

  Cliquez sur la case à cocher Trace Inverted pour basculer l'orientation du cuivre de Above à Below.

Rugosité de surface du conducteur

La surface de chaque couche de cuivre d'un circuit imprimé présente un certain degré de rugosité. Lors de la fabrication du PCB, la surface des couches de cuivre est traitée pour augmenter cette rugosité afin d'améliorer l'adhérence entre le cuivre et les couches diélectriques. Cette rugosité de surface devient un facteur important de l'impédance du conducteur à des vitesses de commutation supérieures à 10 GB/s. Grâce à des recherches et analyses approfondies, les experts du secteur ont conclu que la rugosité de surface peut être modélisée par un coefficient de correction de rugosité dérivé des valeurs Surface Roughness et Roughness Factor.

RoughnessLes paramètres sont disponibles dans le mode Layer Stack Manager du panneau Properties . Ces paramètres sont utilisés uniquement pour les couches conductrices.

La rugosité de surface est incluse dans le calcul de l'impédance caractéristique.

Rugosité :

• Model Type - modèle privilégié pour calculer l'impact de la rugosité de surface (reportez-vous aux articles ci-dessous pour plus d'informations sur les différents modèles). S'applique à toutes les couches de cuivre du substack.

• Surface Roughness - valeur de la rugosité de surface (disponible auprès de votre fabricant). Saisissez une valeur comprise entre 0 et 10 µm ; la valeur par défaut est 0,1 µm

• Roughness Factor - caractérise l'augmentation maximale attendue des pertes dans le conducteur due à l'effet de rugosité. Saisissez une valeur comprise entre 1 et 100 ; la valeur par défaut est 2.

Pour aller plus loin

• Méthodologie pratique pour analyser l'effet de la rugosité du conducteur sur les pertes de signal et la dispersion dans les interconnexions: Y. Shlepnev, C. Nwachukwu, DesignCon2012.
• Approche unifiée de la modélisation de la rugosité de surface des conducteurs d'interconnexion : Y. Shlepnev, 2017 IEEE 26th Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS2017)

Prise en charge des structures de lignes de transmission coplanaires

Le calculateur d'impédance dans le Layer Stack Manager prend en charge les structures coplanaires simples et différentielles. Créez un nouveau profil d'impédance, puis sélectionnez Single-Coplanar ou Differential-Coplanar dans la liste déroulante Type du profil d'impédance.

Utilisation des structures coplanaires :

• Comme pour les impédances simples et différentielles standard, les valeurs de chaque variable sont automatiquement calculées en fonction des Target Impedance et Target Tolerance définis par l'utilisateur ainsi que des propriétés physiques des couches de la carte. Ces valeurs calculées automatiquement peuvent être ajustées en saisissant de nouvelles valeurs dans les champs d'édition du mode Layer Stack Manager du panneau Properties.
• Pour cibler les nets de signal que vous souhaitez router avec une structure coplanaire, configurez une règle de conception Routing Width (ou Differential Pairs Routing) avec l'option Use Impedance Profile activée et le profil d'impédance coplanaire requis sélectionné.
• Les structures coplanaires nécessitent un plan de référence de chaque côté du trajet du signal ; celui-ci peut être créé par un polygone que vous placez ou, si des vias de couture sont ajoutés, par la commande Add Shielding to Net (plus d’informations ci-dessous). Si vous placez un polygone, l’espacement entre ce polygone et le trajet du signal est défini par la valeur Clearance (S) déterminée par le calculateur d’impédance Simbeor (affichée dans le panneau Properties, illustré dans les images ci-dessus et ci-dessous). Configurez une règle de conception de dégagement pour contrôler le dégagement entre le polygone de référence et le trajet du signal (voir l’image).
• Il est courant d’inclure une barrière de vias le long de chaque côté de la piste du signal lorsque la structure coplanaire est reliée à la masse. Utilisez la commande Tools » Via Stitching/Shielding » Add Shielding to Net dans l’éditeur PCB pour cela. En plus de placer des vias, en activant l’option Add shielding copper, cette commande peut également placer un polygone autour du routage du signal pour couvrir la barrière de vias, comme illustré dans l’image en bas à droite.
  ► En savoir plus sur le blindage par vias

  Le calculateur d’impédance détermine les propriétés du signal et les dégagements (première image) ; utilisez ce dégagement dans le paramètre Distance du blindage par vias.

Sélection du matériau de couche

Dans une conception à impédance contrôlée, le choix des matériaux utilisés dans l’empilement de couches est très important.

Par exemple, le matériau le plus couramment utilisé pour fabriquer des PCB est une résine époxy renforcée de fibres de verre (fibre de verre), avec une feuille de cuivre liée sur chaque face. La densité du tissage du tissu de fibres de verre affecte la valeur et la constance de la constante diélectrique Dk (permittivité) et du facteur de dissipation Df. Autour du tissu de verre tissé se trouve la résine ; le pourcentage de résine utilisé est également important pour les performances du matériau.

Il existe une très grande variété de tissages de fibres de verre. Pour aider à garantir la prévisibilité et les performances des matériaux à base de fibres de verre utilisés dans la fabrication des PCB, l’IPC a défini une norme pour les tissages :

IPC standard IPC-4412B: Specification for Finished Fabric Woven from "E" Glass for Printed Boards

La bibliothèque de matériaux

En tant que concepteur, vous pouvez soit modifier directement les propriétés du matériau dans le Layer Stack Manager , soit sélectionner des matériaux dans le Altium Material Library.

L’ensemble de la bibliothèque peut être consulté (et enrichi) dans la boîte de dialogue Altium Material Library dialog (Tools » Material Library).

Les matériaux sont organisés en catégories d’utilisation, accessibles via une structure arborescente sur la gauche de la boîte de dialogue. En dessous de ce niveau, chaque catégorie d’utilisation est divisée en catégories fonctionnelles, telles que Conductive layer material, Dielectric layer material, et Surface Layer Material idans la catégorie PCB layer material.

Ajout, enregistrement et chargement de matériau

Un nouveau matériau peut être ajouté à la bibliothèque lorsqu’une catégorie de matériau spécifique est sélectionnée dans l’arborescence. Les matériaux définis dans une bibliothèque de matériaux externe peuvent être chargés (bouton Load), et les matériaux définis par l’utilisateur qui ont été ajoutés dans la boîte de dialogue Altium Material Library peuvent également être enregistrés dans une bibliothèque utilisateur (bouton Save). Seuls les matériaux définis par l’utilisateur sont enregistrés.

Ajout de propriétés personnalisées au matériau

Des propriétés personnalisées peuvent être ajoutées aux matériaux détaillés dans la bibliothèque (matériaux par défaut et matériaux définis par l’utilisateur). Pour ajouter une propriété personnalisée, sélectionnez d’abord le nœud correct dans l’arborescence de gauche afin de définir le ou les matériaux auxquels elle doit être ajoutée, puis cliquez sur le bouton pour ouvrir la boîte de dialogue Material Library Settings.

La valeur requise peut ensuite être ajoutée au matériau sélectionné dans la boîte de dialogue Altium Material Library ; sélectionnez la ligne et cliquez sur le bouton Edit.

Panneau Properties

Lorsque l’onglet Impedance du document Layer Stack est actif, le panneau Properties vous permet de configurer les exigences du profil d’impédance. Le profil d’impédance requis peut ensuite être sélectionné dans les règles de conception Routing Width ou Differential Pairs Routing.

• Impedance Profile
  • Description – saisissez une description explicite. Ce champ est facultatif et sera affiché partout où le nom du profil d’impédance est affiché.
  • Type – utilisez la liste déroulante pour choisir le type d’impédance. Les choix sont Single, Differential, Single-Coplanar et Differential-Coplanar.

• Target Impedance – saisissez l’impédance que vous souhaitez obtenir.
• Target Tolerance – saisissez la tolérance que vous souhaitez obtenir. Vous devez consulter le fabricant pour déterminer une valeur de tolérance réaliste qu’il est capable de fournir.
• Transmission Line
  • Trace inverted – activez cette option pour inverser la piste, comme illustré dans le panneau Properties. Cette option est identique à l’option Copper Orientation affichée lorsque l’onglet Stackup est actif et définit le sens dans lequel le cuivre est laminé sur le noyau. L’orientation du cuivre définit la direction dans laquelle le cuivre s’éloigne de ce substrat. On peut aussi la considérer comme la direction à partir de laquelle le cuivre est gravé, soit par le dessus, soit par le dessous.
  • Etch – le facteur de gravure est = T/[(W1-W2)/2], ce qui réduit la section totale de la piste de l’épaisseur du cuivre au carré. Consultez le fabricant de la carte pour obtenir des informations sur le Etch créé par ses procédés.

• Width (W1) / (W2) – W1 est la largeur de la piste que vous routez, W2 est la largeur de la surface supérieure de cette piste une fois gravée, avec le facteur Etch appliqué. Une fonction de calcul direct/inverse est disponible pour la largeur de piste. Par défaut, la largeur est calculée en fonction du Target Impedance que vous avez saisi (calcul direct). Cette largeur peut être une valeur que le fabricant ne peut pas fournir, comme 5,978, et il souhaitera une valeur plus raisonnable, telle que 6,0. Vous pouvez saisir 6,0 dans le champ Width et appuyer sur Enter au clavier pour recalculer les valeurs calculées (Impedance, Deviation, etc.). Le bouton devient gris (inactif) et vous êtes maintenant en mode de calcul inverse. Si vous cliquez sur le bouton pour le réactiver, vous revenez en mode direct, et la valeur Width (W1) reviendra à la valeur calculée. Cette fonctionnalité vous permet d’explorer des options de largeur réalistes et fabricables. La saisie manuelle d’une valeur pour W2 mettra à jour le facteur de gravure en conséquence.
• Impedance – le logiciel calcule l’impédance en fonction des propriétés des matériaux utilisés pour fabriquer la carte (cuivre, noyau et préimprégné) et de la section de la piste (déterminée par la largeur, l’épaisseur et le facteur de gravure de la piste).
• Deviation – il s’agit d’une mesure de l’écart entre ce que vous vouliez (impédance cible) et ce que vous avez obtenu (impédance calculée). Le logiciel calcule la déviation d’impédance (ce que vous obtiendrez réellement en fonction du matériau et des dimensions saisis) à partir des propriétés des matériaux utilisés pour fabriquer la carte (cuivre, noyau et préimprégné) et de la section de la piste (déterminée par la largeur, l’épaisseur et le facteur de gravure de la piste).
• Delay – c’est le temps nécessaire au signal pour se déplacer de l’émetteur au récepteur.
• Inductance – le calculateur d’impédance utilise la valeur Impedance pour calculer l’inductance par unité de longueur.
• Capacitance – le calculateur d’impédance utilise la valeur Impedance pour calculer la capacité par unité de longueur.

• Board
  • Stack Symmetry – activez cette option pour ajouter des couches par paires correspondantes centrées autour de la couche diélectrique médiane. Lorsqu’elle est activée, l’empilement de couches est immédiatement vérifié pour s’assurer de sa symétrie autour de la couche diélectrique centrale de référence. Si une paire de couches équidistantes de la couche diélectrique centrale de référence n’est pas identique, la boîte de dialogue Stack is not symmetric dialog s’ouvre.
  • Library Compliance – lorsque cette option est activée, pour chaque couche sélectionnée dans la Material Library, les propriétés actuelles de la couche sont comparées aux valeurs de cette définition de matériau dans la bibliothèque.

• Substack – ces informations concernent le sous-empilement actuellement sélectionné (couches, diélectrique, épaisseurs, etc.). Lorsque vous passez d’un sous-empilement à un autre, ces informations sont mises à jour en conséquence (pour le sous-empilement actuellement sélectionné).

• Stack Name – saisissez un nom de sous-empilage explicite. Ce champ est utile lorsque la région d’empilage X/Y se voit attribuer un sous-empilage de couches.
• Is Flex – activez cette option si le sous-empilage est flexible.
• Layers – le nombre total de couches.
• Dielectrics – le nombre total de diélectriques.
• Conductive Thickness – l’épaisseur de la ou des couches conductrices. Les couches de signal en cuivre sont appelées couches conductrices.
• Dielectric Thickness – l’épaisseur de la ou des couches diélectriques.
• Total Thickness – l’épaisseur totale de la carte.

• Other
• Roughness – affiche la rugosité des couches conductrices.
  • Model Type – modèle préféré pour calculer l’impact de la rugosité de surface (reportez-vous aux articles ci-dessous pour plus d’informations sur les différents modèles). S’applique à toutes les couches de cuivre de l’empilage (ne devrait-ce pas être le sous-empilage ?).
  • Surface Roughness – valeur de la rugosité de surface (disponible auprès de votre fabricant). Saisissez une valeur comprise entre 0 et 10 µm ; la valeur par défaut est 0,1 µm.
  • Roughness Factor – caractérise l’augmentation maximale attendue des pertes dans le conducteur due à l’effet de rugosité. Saisissez une valeur comprise entre 1 et 100 ; la valeur par défaut est 2.

Configuration des règles de conception

L’impédance de routage est déterminée par la largeur et la hauteur de la piste ainsi que par les propriétés des matériaux diélectriques environnants. À partir des propriétés des matériaux définies dans le Layer Stack Manager, les largeurs de routage requises sont calculées lors de la création de chaque profil d’impédance. Selon les propriétés des matériaux, la largeur peut varier lorsque la couche de routage change. Cette exigence, qui impose de modifier les largeurs lorsque vous changez de couche de routage, est automatiquement gérée par la règle de conception de routage applicable configurée dans le PCB Rules and Constraints Editor (Design » Rules).

Pour la plupart des conceptions de cartes, un ensemble spécifique de nets est routé avec une impédance contrôlée. Une approche courante consiste à créer une classe de nets ou une classe de paires différentielles incluant ces nets, puis à créer une règle de routage ciblant cette classe, comme illustré dans les images ci-dessous.

Normalement, vous définissez manuellement le Min, le Max et le Preferred Widths, soit dans les paramètres de contrainte supérieurs pour les appliquer à toutes les couches, soit individuellement pour chaque couche dans la grille des couches. Pour un routage à impédance contrôlée, vous activez à la place l’option Use Impedance Profile, puis sélectionnez le profil d’impédance requis dans la liste déroulante. Lorsque cela est fait, la zone Constraints de la règle change. La première chose que vous remarquerez est que la zone des couches disponibles n’affichera plus toutes les couches de signal de la carte. Elle n’affichera désormais que les couches activées dans le profil d’impédance sélectionné. Les valeurs de Preferred Width (et l’écartement de la paire différentielle) seront mises à jour pour refléter les largeurs (et écarts) calculés pour chaque couche. Ces valeurs préférées ne peuvent pas être modifiées, mais les valeurs Min et Max peuvent l’être. Définissez-les sur des valeurs inférieures/supérieures appropriées. Les nets peuvent ensuite être routés de manière interactive de la façon habituelle.

Règle de conception de largeur de routage

Pour les nets simples, la largeur de routage est définie par la règle de conception Routing Width.

Lorsque vous choisissez d’utiliser un profil d’impédance, les couches disponibles et les largeurs préférées sont pilotées par le profil sélectionné.

Règle de conception de routage des paires différentielles

Le routage des paires différentielles est contrôlé par la règle de conception Differential Pair Routing.

Pour une paire différentielle, les couches disponibles, la largeur préférée et l’écartement préféré sont pilotés par le profil sélectionné.

► En savoir plus sur Differential Pair Routing

Règle de conception de chemin de retour

Les ruptures ou étranglements dans le chemin de retour peuvent être détectés par la règle de conception Return Path. La règle de conception Return Path vérifie la présence d’un chemin de retour de signal continu sur la ou les couches de référence désignées au-dessus ou au-dessous du ou des signaux ciblés par la règle. Le chemin de retour peut être créé à partir de remplissages, de régions et de coulées de polygones placés sur la couche de signal de référence ou sur une couche plan.

Les couches de chemin de retour sont les couches de référence définies dans le Impedance Profile sélectionné dans la règle de conception Return Path. Ces couches sont vérifiées afin de s’assurer que le Minimum Gap spécifié (largeur au-delà du bord du signal) existe le long du trajet du signal. Ajoutez une nouvelle règle de conception Return Path dans la catégorie de règles High Speed.

Les couches de chemin de retour sont définies dans le Impedance Profile sélectionné, et la largeur du chemin (au-delà du bord du signal) est définie par le Minimum Gap.

L’image ci-dessous montre des erreurs de chemin de retour détectées pour le signal, NetXavec un paramètre Minimum Gap de 0.1mm. Il peut être plus facile de localiser les erreurs de chemin de retour en configurant le DRC Violation Display Style pour afficher les détails de violation mais pas la superposition de violation ( show image) dans la boîte de dialogue Preferences. Cela met en évidence les emplacements exacts où la règle a échoué, plutôt que l’intégralité du ou des objets en infraction. 

► En savoir plus sur High Speed Design in Altium Designer

Routage des nets à l’impédance requise

Au fur et à mesure que vous routez la carte et changez de couche, le logiciel ajuste automatiquement la largeur de piste à la dimension nécessaire pour obtenir l’impédance spécifiée. Ce routage interactif à impédance contrôlée simplifie considérablement la tâche de conception d’un PCB à impédance contrôlée.

Accord de longueur des pistes

Deux des principaux défis du routage d’une conception haute vitesse sont le contrôle de l’impédance des pistes et l’appariement des longueurs des nets critiques. Le routage à impédance contrôlée garantit que le signal quittant une broche de sortie est correctement reçu par les broches d’entrée cibles. L’appariement des longueurs de routage garantit que les signaux critiques pour la temporisation arrivent en même temps à leurs broches cibles. L’ajustement et l’appariement des longueurs de routage sont également des éléments essentiels du routage des paires différentielles.

Des motifs en accordéon ont été ajoutés au routage afin de garantir que les paires différentielles ont des longueurs appariées.

Les commandes Interactive Length Tuning et Interactive Diff Pair Length Tuning (menu Route) fournissent un moyen dynamique d’optimiser et de contrôler les longueurs des nets ou des paires différentielles en permettant l’insertion de motifs ondulés à amplitude variable (accordéons) selon l’espace disponible, les règles et les obstacles présents dans votre conception.

► En savoir plus sur Length Tuning

Test de l’intégrité du signal de la carte routée

De la même manière que vous avez testé les nets lors de la capture du schéma à l’aide d’une longueur de routage et d’une impédance de routage supposées, une fois le routage terminé, vous devez répéter ce processus sur la carte afin de vérifier d’éventuels désaccords d’impédance et problèmes de réflexion. Lancez la commande Signal Integrity depuis le menu Tools de l’éditeur PCB. Étant donné que le PCB fait partie du projet, les propriétés des matériaux et les dimensions définies dans le Layer Stack Manager, ainsi que les largeurs réelles des pistes sur la carte, seront utilisées pour calculer les impédances employées pour les tests d’intégrité du signal.

Obtention des impédances spécifiées

Au-delà du processus itératif d’ajustement des dimensions que vous suivez pour obtenir les impédances correctes, d’autres facteurs influencent l’impédance finale qui sera obtenue sur votre PCB fabriqué. Il s’agit notamment de la cohérence et de la stabilité du matériau diélectrique utilisé dans le PCB, ainsi que de la cohérence et de la qualité du procédé de gravure. Si vous avez besoin d’un PCB à impédance contrôlée, vous devez en discuter avec votre fabricant de PCB. Certains fabricants peuvent conseiller sur les géométries de piste si vous leur fournissez votre empilage préféré. Beaucoup pourront également inclure un coupon de test d’impédance sur chaque panneau qu’ils fabriquent ; celui-ci peut être utilisé pour mesurer les impédances réelles obtenues sur la carte.

Lectures et ressources complémentaires

Cet article propose une introduction au sujet de l’intégrité du signal et de la conception de PCB à impédance contrôlée. Utilisez les liens suivants pour en savoir plus et accéder à des ressources développées par des experts reconnus du secteur.

• http://www.speedingedge.com/
• http://www.sigcon.com/
• http://www.bethesignal.com
• http://www.epanorama.net/links/basics.html#highspeed