High Speed Design

Conception haute vitesse dans Altium Designer

La conception de circuits imprimés haute vitesse est un processus consistant à équilibrer les exigences de conception du circuit, les technologies des composants, ainsi que les matériaux et méthodes de fabrication, afin de produire un PCB capable de transférer les signaux entre les composants avec intégrité.

Éléments à prendre en compte

Le processus de routage d’une carte comportant des signaux haute vitesse exige de gérer :

• Les composants de terminaison éventuellement nécessaires

• La définition des signaux auxquels des règles de conception haute vitesse doivent être appliquées

• Les dimensions mécaniques des pistes — pour le routage à impédance contrôlée

• Les propriétés et dimensions des matériaux de la carte

• Le nombre et l’agencement des couches dans l’empilement

• Le chemin de retour de chaque signal haute vitesse

• L’impact et la configuration des vias

• La configuration et le routage des paires différentielles

• La configuration et le contrôle des longueurs de routage

Analyse de l’intégrité du signal avant et après implantation

Dès le début du processus de conception, il est important d’identifier les signaux susceptibles de nécessiter une adaptation d’impédance afin que des composants de terminaison supplémentaires puissent être inclus avant la fin du placement des composants. Étant donné que les broches de sortie présentent généralement une faible impédance et les broches d’entrée une impédance élevée, il peut être nécessaire d’ajouter des composants de terminaison à la conception pour obtenir une adaptation d’impédance.

Altium Designer inclut un simulateur d’intégrité du signal accessible à la fois pendant les phases de capture du schéma et de placement/routage du PCB, permettant d’effectuer des analyses d’intégrité du signal avant et après implantation (Tools » Signal Integrity). Le simulateur d’intégrité du signal modélise le comportement de la carte routée en utilisant comme entrée pour les simulations l’impédance caractéristique calculée des pistes, combinée aux informations de macro-modèles des buffers d’E/S . Le simulateur repose sur un simulateur rapide de réflexions et de diaphonie, qui produit des simulations très précises à l’aide d’algorithmes éprouvés dans l’industrie.

Comme la capture du schéma et la conception de la carte utilisent toutes deux un système de composants intégré reliant les symboles schématiques aux empreintes PCB correspondantes, aux modèles de simulation SPICE et aux macro-modèles d’intégrité du signal, l’analyse d’intégrité du signal peut être exécutée dès l’étape de capture du schéma, avant la création de la conception de la carte. Lorsqu’aucune conception de carte n’est présente, l’outil vous permet de définir les caractéristiques physiques de la conception, telles que l’impédance caractéristique souhaitée des pistes, depuis le simulateur d’intégrité du signal. À cette étape de pré-implantation du processus de conception, le simulateur d’intégrité du signal ne peut pas déterminer la longueur réelle de connexions particulières ; il utilise donc une longueur moyenne de connexion définissable par l’utilisateur pour effectuer ses calculs de ligne de transmission. En choisissant soigneusement cette longueur par défaut afin qu’elle reflète les dimensions de la carte prévue, vous pouvez obtenir une image assez précise des performances probables de la conception en matière d’intégrité du signal.

Les nets présentant des problèmes potentiels de réflexion peuvent être identifiés et tout composant de terminaison supplémentaire peut être ajouté au schéma avant de passer au placement/routage de la carte. Les valeurs de ces composants peuvent ensuite être affinées une fois l’analyse d’intégrité du signal post-implantation effectuée.

Le moteur d’analyse de l’intégrité du signal aide à identifier les nets présentant des problèmes potentiels de réflexion. Notez que les mesures peuvent être prises directement à partir des formes d’onde.

► En savoir plus sur l’adaptation d’impédance des composants

Définition des signaux haute vitesse

Main page: Définition des chemins de signaux haute vitesse avec xSignals

La conception haute vitesse est l’art de gérer le flux d’énergie d’un point à un autre sur une carte électronique. En tant que concepteur, vous devez pouvoir concentrer votre attention et appliquer les contraintes de conception à un signal qui se déplace de ce point de la carte à cet autre point de la carte. Le signal sur lequel vous vous concentrez n’est toutefois pas nécessairement un seul net PCB. Il peut s’agir d’une branche de A0 dans une conception que vous avez l’intention de router selon une topologie en T, l’autre branche de A0 étant un autre signal sur lequel vous devez également porter votre attention et dont vous devez pouvoir comparer la longueur de routage avec celle du premier. Ou bien le signal peut inclure un composant de terminaison série sur son trajet (que l’éditeur PCB considère comme un composant et deux nets PCB), et si ce signal fait partie d’une paire différentielle, sa longueur doit être comparée à celle de l’autre signal de cette paire.

Vous pouvez gérer ces exigences à l’aide d’une fonctionnalité appelée xSignals, où un xSignal est essentiellement un chemin de signal défini par l’utilisateur. Vous sélectionnez la pastille source et la pastille cible (dans l’espace de travail ou dans le panneau PCB), puis vous faites un clic droit sur l’une d’elles pour définir ce chemin de signal comme un xSignal. En plus de définir interactivement un xSignal par ses pastilles de début et de fin, vous pouvez également exécuter l’assistant intelligent xSignals Wizard, dont les heuristiques vous aideront à configurer rapidement un grand nombre de xSignals entre les composants choisis. Ces xSignals peuvent ensuite être utilisés pour cibler les règles de conception appliquées à vos signaux haute vitesse. Le logiciel comprend la structure de ces xSignals ; par exemple, il calcule la longueur totale de plusieurs nets connectés via un composant de terminaison, ainsi que la distance à travers ce composant de terminaison.

Le panneau PCB comprend un mode xSignal utilisé pour examiner et gérer les xSignals. Le panneau fournit également un retour sur la longueur du signal, en mettant en évidence les xSignals proches du respect (jaune) ou ne respectant pas (rouge) les contraintes de conception applicables. Dans l’image ci-dessous, les longueurs des xSignals de la paire différentielle CLK1 diffèrent de plus que ce qui est autorisé par la règle de conception Matched Length applicable. Le panneau comprend le Signal Length, qui correspond à une longueur point à point précise. Les incohérences de longueur traditionnelles, telles que les pistes dans les pastilles et les segments de piste empilés, sont résolues, et des distances de traversée de via précises sont utilisées pour calculer la longueur du signal.

Utilisez le mode xSignals du panneau PCB pour gérer et examiner vos xSignals. Notez la ligne fine ; elle indique le chemin du signal à travers un composant série. (Image fournie par FEDEVEL Open Source, www.fedevel.com)

Définition des propriétés du routage

Main page: Routage à impédance contrôlée

Traditionnellement, les concepteurs de cartes définissaient les largeurs et épaisseurs du routage en saisissant une dimension pour la largeur et en sélectionnant une épaisseur de cuivre pour cette couche. Cela était généralement suffisant, car il fallait seulement s’assurer que le courant pouvait être transporté et que les distances d’isolement requises pour la tension étaient respectées. Cette approche n’est pas suffisante pour les signaux haute vitesse de votre conception ; pour ceux-ci, vous devez contrôler l’impédance de leurs pistes.

Le routage à impédance contrôlée consiste à configurer les dimensions des pistes et les propriétés des matériaux de la carte afin d’obtenir une impédance spécifique. Cela se fait en définissant un profil d’impédance approprié, puis en attribuant ce profil aux nets haute vitesse critiques dans les règles de conception de routage.

Définition du profil d’impédance

Main page: Configuration de l’empilement des couches pour le routage à impédance contrôlée

Les profils d’impédance sont définis dans le Layer Stack Manager de l’éditeur PCB (Design » Layer Stack Manager). Le Layer Stack Manager s’ouvre dans un éditeur de document, de la même manière qu’une feuille de schéma, le PCB et les autres types de documents.

Une fois les propriétés des couches configurées, passez à l’onglet Layer Stack Manager's Impedance pour ajouter ou modifier des profils d’impédance simples ou différentiels.

Un profil d’impédance de 50 Ω défini pour des nets individuels routés sur la couche supérieure ; survolez l’image avec le curseur pour afficher les paramètres du même profil pour la couche L3.

Configuration des règles de conception

L’impédance de routage est déterminée par la largeur et la hauteur de la piste, ainsi que par les propriétés des matériaux diélectriques environnants. Sur la base des propriétés des matériaux définies dans le Layer Stack Manager, les largeurs de routage requises sont calculées lors de la création de chaque profil d’impédance. Selon les propriétés des matériaux, la largeur peut changer lorsque la couche de routage change. Cette exigence de modification des largeurs lors du changement de couche de routage est gérée automatiquement par la règle de conception de routage applicable configurée dans le PCB Rules and Constraints Editor (Design » Rules).

Pour la plupart des conceptions de cartes, il existe un ensemble spécifique de nets à router avec une impédance contrôlée. Une approche courante consiste à créer une classe de nets ou une classe de paires différentielles incluant ces nets, puis à créer une règle de routage ciblant cette classe, comme illustré dans les images ci-dessous.

Normalement, vous définissez manuellement les largeurs minimale, maximale et préférée, soit dans les paramètres de contrainte supérieurs pour les appliquer à toutes les couches, soit individuellement pour chaque couche dans la grille des couches. Pour le routage à impédance contrôlée, vous activez à la place l’option Use Impedance Profile, puis vous sélectionnez le profil d’impédance requis dans la liste déroulante. Une fois cela fait, la zone Constraints de la règle change. La première chose que vous remarquerez est que la zone des couches disponibles de la règle de conception n’affichera plus toutes les couches de signal du circuit imprimé ; elle n’affichera désormais que les couches activées dans le profil d’impédance sélectionné. Les valeurs de largeur préférée (et l’écartement de paire différentielle) seront mises à jour pour refléter les largeurs (et espacements) calculés pour chaque couche. Ces valeurs préférées ne peuvent pas être modifiées, mais les valeurs minimale et maximale le peuvent ; définissez-les sur des valeurs inférieures/supérieures appropriées.

Règle de conception de largeur de routage

Pour les nets simples, la largeur de routage est définie par la règle de conception Routing Width.

Lorsque vous choisissez d’utiliser un profil d’impédance, les couches disponibles et les largeurs préférées sont contrôlées par le profil sélectionné.

Règle de conception de routage des paires différentielles

Le routage des paires différentielles est contrôlé par la règle de conception Differential Pair Routing.

Pour une paire différentielle, les couches disponibles, la largeur préférée et l’écartement préféré sont contrôlés par le profil sélectionné.

► En savoir plus sur Differential Pair Routing

Choix de l’impédance

Alors, comment savoir quelle impédance cible sélectionner ? Cela est normalement déterminé par l’impédance caractéristique de source de la famille logique ou de la technologie utilisée. Par exemple, la logique ECL a une impédance caractéristique de 50Ω, et la TTL a une plage d’impédance de source de 70Ω à 100Ω. Une impédance cible de 50Ω à 60Ω est couramment utilisée dans de nombreuses conceptions et, pour les paires différentielles, une impédance différentielle de 90Ω ou 100 Ω est courante. N’oubliez pas : plus l’impédance est faible, plus l’appel de courant est important ; plus l’impédance est élevée, plus le risque d’émission EMI est grand, et plus ce signal sera sensible à la diaphonie.

Une paire différentielle de 100Ω peut également être considérée comme deux routages asymétriques de 50Ω ayant la même longueur. Ce n’est pas tout à fait exact en raison du couplage qui se produit entre les deux conducteurs, lequel devient plus fort à mesure qu’ils se rapprochent, réduisant l’impédance différentielle de la paire. Pour maintenir une impédance différentielle de 100Ω , la largeur de chaque routage peut être réduite, ce qui augmente légèrement l’impédance caractéristique de chaque routage de la paire de quelques ohms.

Définition des propriétés de la carte

Main page: Gestion de l’empilage des couches

Les matériaux utilisés pour les couches de votre carte, leurs dimensions, ainsi que le nombre et l’ordre dans lesquels les couches sont disposées, sont tous définis dans le Layer Stack Manager. C’est ici que vous configurez les différentes couches nécessaires à la fabrication de la carte finale : notamment les couches de cuivre de signal et de plan, les couches diélectriques qui séparent le cuivre, les couches de couverture et la sérigraphie des composants.

Toutes les couches fabriquées sont définies dans l’onglet Stackup du Layer Stack Manager.

Configuration des vias

Main page: Définition des types de vias

Comme mentionné dans la section de présentation de cette page, les vias affectent l’impédance du routage des signaux et constituent un élément clé dans la conception haute vitesse. Outre la longueur, le diamètre du trou et la surface de pastille du via, qui influencent l’impédance vue par le signal, toute portion inutilisée du fût du via peut agir comme un stub et contribuer aux réflexions du signal. Pour gérer cela, différents styles de vias couche à couche peuvent être fabriqués, notamment les vias borgnes, enterrés, µVia et Skip Vias. Tous ces types de vias sont pris en charge dans Altium Designer.

Les vias sont définis comme faisant partie de l’empilage des couches, dans l’onglet Layer Stack Manager's Via Types. Le contre-perçage des fûts de vias inutilisés est également pris en charge ; ceux-ci sont définis dans l’onglet Layer Stack Manager's Back Drills (En savoir plus sur la configuration de la carte pour le contre-perçage).

Tous les différents types de vias pouvant être fabriqués peuvent être définis dans l’onglet Via Types du Layer Stack Manager.

Des études quantitatives ont été menées pour comprendre l’impact des vias, comme la note d’application Altera AN529 Via Optimization Techniques for High-Speed Channel Designs.

En résumé de cette étude et d’autres références, les recommandations suivantes sont données pour aider à minimiser l’impact des vias :

• Réduisez la taille de la couronne annulaire du via à l’endroit où le routage du signal se connecte au via ; la note d’application suggère un diamètre de via / diamètre de trou de 20/10 mil (0,5/0,25 mm) pour les vias percés mécaniquement.
• Supprimez les couronnes annulaires inutilisées (également appelées NFP, ou Non-Functioning Pads) sur les couches auxquelles le via n’est pas connecté. Utilisez la commande Tools » Remove Unused Pad Shapes pour cela.
• Augmentez l’isolement entre le fût du via et les couches de plan adjacentes. Cela est contrôlé par la règle de conception Power Plane Clearance ; la note d’application suggère 40 à 50 mil (1,0 à 1,25 mm). Notez que cela augmente la taille des évidements dans ces couches de plan.
• Placez des vias de couture à proximité des vias de signal chaque fois que le routage du signal change de couche, ce qui entraîne le basculement du chemin de retour vers une autre couche. Si la nouvelle couche de plan de référence est à la même tension que la couche de plan de référence d’origine, alors ces plans doivent être reliés ensemble par un via, à moins de 35 mil (0,9 mm) du via de signal (centre à centre).
• Lorsque le routage du signal change de couche et que la nouvelle couche de plan de référence est à une tension différente, placez des condensateurs de découplage à proximité du via de signal. Ce condensateur assure un découplage direct entre les 2 plans, quelles que soient les tensions qu’ils transportent. Notez que cette solution peut entraîner un couplage du bruit d’un plan à l’autre ; elle ne doit donc être utilisée qu’en dernier recours pour réduire la surface de boucle du chemin de retour.
• Supprimez les stubs de via (longueur supplémentaire du via au-delà de la couche à laquelle le routage du signal accède au via). Cela se fait en utilisant des vias borgnes et enterrés appropriés, ou par contre-perçage des vias pendant la fabrication.

Gestion du chemin de retour pour les signaux haute vitesse

Un chemin de retour de bonne qualité est essentiel pour chaque signal haute vitesse de la conception. Chaque fois que le chemin de retour dévie et ne circule pas sous le routage du signal, une boucle est créée, et cette boucle génère des EMI, dont l’importance est directement liée à la surface de la boucle.

Création de plans d’alimentation

• Un plan d’alimentation peut être créé soit à partir d’une couche de plan, soit à partir d’une couche de signal recouverte par un ou plusieurs polygones.
• Création d’un plan d’alimentation avec une couche de plan :
  • Les couches de plan sont ajoutées dans le Layer Stack Manager ; cliquez avec le bouton droit sur une couche existante pour Insert layer above ou Insert layer below afin d’ajouter une nouvelle couche de plan.
  • Avec la couche de plan sélectionnée comme couche active, double-cliquez n’importe où dans le plan pour ouvrir la boîte de dialogue Split Plane, où le net peut être affecté.
  • Le logiciel recule automatiquement le bord du plan par rapport au bord de la carte de la valeur spécifiée dans la colonne Pullback Distance pour cette couche dans le Layer Stack Manager. Si cette colonne n’est pas visible, cliquez avec le bouton droit sur un en-tête de colonne existant pour accéder à la commande Select Columns.
  • Une couche de plan peut être divisée en régions distinctes en plaçant des lignes (Place » Line). Appuyez sur Tab après avoir commencé à placer le premier segment de ligne pour définir la largeur de la ligne de séparation. Placez les segments de ligne d’un bord de la carte à l’autre, ou créez une forme fermée pour un îlot. Le logiciel détectera automatiquement les formes distinctes créées par les lignes de séparation ; double-cliquez sur chaque forme pour l’affecter à un net.
• Création d’un plan d’alimentation avec des polygones sur une couche de signal :
  • Les couches de signal sont ajoutées dans le Layer Stack Manager ; cliquez avec le bouton droit sur une couche existante pour Insert layer above ou Insert layer below afin d’ajouter une nouvelle couche de signal.
  • Si des zones d’alimentation distinctes sont nécessaires, il peut être plus simple de couvrir toute la couche avec un polygone puis de le découper (Place » Slice Polygon Pour). Appuyez sur Tab après avoir commencé à placer la ligne de découpe pour ouvrir la boîte de dialogue Line Constraints dialog, dans laquelle vous pouvez définir la largeur de découpe ; cette largeur deviendra la distance entre les deux polygones créés par l’action de découpe. La ligne de découpe doit commencer à l’extérieur du polygone et se terminer à l’extérieur du polygone.
  • Pour repour un polygone, cliquez avec le bouton droit et sélectionnez Polygon Actions » Repour Selected dans le menu contextuel. 
  • Les polygones peuvent également être shelved (masqués temporairement) ; cliquez avec le bouton droit et sélectionnez la commande appropriée dans le sous-menu Polygon Actions . Utilisez cette fonctionnalité lorsque vous devez déplacer des composants et le routage.
• Il peut être utile d’afficher les différents nets dans des couleurs différentes, comme illustré dans les images ci-dessous. Cela peut être fait dans le schéma ou sur le PCB ; pour en savoir plus, consultez Applying Color to the Nets.

  La première image montre une couche de plan divisée en zones 3v3 et 5v0 ; la seconde image montre une couche de signal avec un polygone 3v3 et un polygone 5v0. Des couleurs de net ont été attribuées et la mise en surbrillance est activée.

Le plan comme chemin de retour du signal

Un chemin de retour de bonne qualité est un chemin où :

• Il n’y a ni coupures, ni divisions, ni évidements (trous dans le plan créés par un via ou une broche traversante) sous la piste du signal dans le plan fournissant le chemin de retour (le plan le plus proche du signal concerné).
• La largeur du chemin de retour est idéalement égale à 3x la largeur du routage du signal, ou à 3x la distance entre la piste et le plan, selon la plus petite de ces deux valeurs. Bien que la densité de courant la plus élevée se situe directement sous la piste du signal, elle se répartit également dans le plan de part et d’autre de la piste, avec environ 95 % du courant circulant dans une zone correspondant à 3x la largeur de la piste. Les coupures dans le plan à l’intérieur de cette région ont pour effet d’augmenter l’impédance du chemin de retour, et toute déviation du chemin de retour créera une boucle. En termes d’intégrité du signal, cette augmentation de l’impédance du chemin de retour affecte la qualité du signal autant qu’une augmentation de l’impédance du trajet du signal.
• La surface de la boucle a été minimisée. En général, il est plus important de réduire la surface de la boucle que de minimiser la longueur du signal routé. Si le chemin de retour rencontre un évidement, envisagez de rerouter le signal afin de l’adapter à un chemin de retour disponible. 
• Lorsqu’un plan d’alimentation fournit le chemin de retour, l’énergie de retour finira par atteindre la masse via un condensateur de découplage. Réfléchissez soigneusement à l’emplacement des condensateurs de découplage près de la broche source du signal afin de minimiser la taille de toute boucle créée.

Gestion des plans d’alimentation et de masse divisés et multiples

Il est généralement admis qu’un plan de masse ne doit pas être divisé, sauf en cas d’exigence spécifique et si vous comprenez comment le définir et le gérer. À la place, les composants doivent être disposés de manière à séparer les composants bruyants des composants sensibles, et également à regrouper les composants selon le rail d’alimentation qu’ils utilisent.

Autres points à garder à l’esprit concernant les plans d’alimentation et de masse :

• Si la conception exige qu’un plan de masse soit partiellement divisé, les signaux qui traversent ces zones doivent être routés au-dessus du pont (la zone sans division en dessous).
• Si vous cherchez à minimiser le bruit du circuit, il est préférable d’utiliser des plans de masse supplémentaires plutôt que de diviser un plan et, lorsque cela est possible, d’inclure des couches de plan pour les rails d’alimentation et de masse de chaque alimentation régulée. 
• Si la conception comprend plusieurs rails, chacun distribué sur son propre plan, assurez-vous que chaque plan d’alimentation ne référence que son propre plan de masse. Ne laissez pas un plan d’alimentation chevaucher (référencer) le plan de masse d’un autre rail. Cela crée un couplage capacitif, permettant au bruit de se propager d’une alimentation à l’autre.
• Si le plan adjacent est un plan d’alimentation qui doit être divisé en différentes zones de tension, vous devrez peut-être placer un découplage directement entre les deux zones de tension afin de fournir un chemin de retour approprié.

Visualisation des plans divisés

Pour faciliter la vérification visuelle des chemins de retour, vous pouvez configurer l’affichage afin d’examiner plus facilement le chemin de retour sous les trajets de routage critiques.

Vérification du passage des signaux au-dessus d’une ligne de division lorsqu’ils traversent différentes zones de tension sur le plan. Les quatre nets mis en surbrillance traversent une division dans le plan d’alimentation VCC, créant une rupture dans le chemin de retour de ces signaux.

Pour ce faire :

• Attribuez une couleur à chaque net d’alimentation ; pour en savoir plus, consultez Applying Color to the Nets.
• Réduisez l’affichage des couches pour ne montrer que les couches de signal et de plan pertinentes. Cet ensemble de couches peut être enregistré comme un Layer Set ; pour en savoir plus, consultez creating a layer set.
• Basculez vers la couche de signal et Ctrl+Click sur le net concerné pour le mettre en surbrillance (maintenez Shift enfoncé pendant que vous cliquez pour mettre plusieurs nets en surbrillance). L’avantage de la mise en surbrillance par rapport à la sélection est qu’elle est persistante ; les nets resteront donc en surbrillance si vous cliquez ailleurs. Appuyez sur Shift+C pour effacer l’ensemble actuel de mise en surbrillance.
• La mise en surbrillance est obtenue en atténuant le reste des objets dans l’espace de conception ; le niveau de Dimmed Objects est défini dans la section Mask and Dim Settings section du panneau View Configuration.
• Faites de la couche de plan la couche active.

Votre ou vos nets ressortiront, et toute division ou discontinuité présente dans le chemin de retour, comme les lignes de division ou les évidements créés par des pastilles traversantes et des vias, sera plus facile à voir. 

Détection des ruptures dans le chemin de retour

Les ruptures ou étranglements dans le chemin de retour peuvent être détectés par la règle de conception Return Path design rule. La règle de conception Return Path vérifie la présence d’un chemin de retour continu pour le signal sur la ou les couches de référence désignées au-dessus ou au-dessous du ou des signaux ciblés par la règle. Le chemin de retour peut être créé à partir de fills, regions et polygon pours placés sur la couche de signal de référence, ou il peut s’agir d’une couche de plan.

Les couches du chemin de retour sont les couches de référence définies dans le Impedance Profile sélectionné dans la règle de conception Return Path. Ces couches sont vérifiées afin de s’assurer que le Minimum Gap spécifié (largeur au-delà du bord du signal) existe le long du trajet du signal. Ajoutez une nouvelle règle de conception Return Path dans la catégorie de règles High Speed.

L’image ci-dessous montre des erreurs de chemin de retour détectées pour le signal NetX, avec un réglage de Minimum Gap à 0.1mm. Il peut être plus facile de localiser les erreurs de chemin de retour en configurant le DRC Violation Display Style pour afficher les détails de violation, mais pas la superposition de violation, dans la boîte de dialogue Preferences dialog – show image. Cela met en évidence les emplacements exacts où la règle a échoué, plutôt que l’ensemble du ou des objets en violation. 

Vérification des vias du chemin de retour

Avec le Max Stitch Via Distance défini dans la règle, la présence d’un via de chemin de retour dans la distance spécifiée est vérifiée dans le cadre du DRC par lots.

Exemple de violation de la contrainte de distance maximale de via de couture. Ici, un via du net DQS4R_N n’a pas de via de chemin de retour à la distance spécifiée.

Configuration et routage des paires différentielles

Main pages: Routage de paires différentielles, Routage à impédance contrôlée

La définition des paires différentielles peut être effectuée lors de la capture du schéma, ou elles peuvent être définies une fois le design transféré vers le routage de carte. Une exigence fondamentale pour définir une paire sur le schéma est d’inclure un _P ou _N à la fin du nom de net pour chacun des nets concernés. Les paires différentielles sont identifiées sur le schéma en plaçant un Differential Pair directive sur chaque net, ou en en plaçant un sur un Blanket directive, où la directive Blanket recouvre un ensemble d’étiquettes de net de style différentiel incluses, comme illustré dans l’image ci-dessous.

Un Blanket peut être utilisé pour configurer plusieurs nets comme membres d’une paire différentielle.

Utilisation des paires différentielles :

• Dans l’éditeur PCB, les paires différentielles peuvent être définies dans le mode Differential Pair Editor du panneau PCB. Pour simplifier le processus de définition des règles de conception qui s’appliquent aux paires différentielles, elles peuvent être affectées soit à des classes de nets, soit à des classes de paires différentielles, toutes deux définies dans Object Class Explorer.
• Pour router une paire différentielle avec une impédance contrôlée, créez un profil d’impédance dans le Layer Stack Manager. Pour en savoir plus, consultez Controlled Impedance Routing.
• Les propriétés du routage des paires différentielles sont définies par la règle de conception Differential Pair Routing.
• Pour router une paire différentielle, utilisez la commande de routage Interactive Differential Pair. Cliquez sur le pad _P ou _N pour commencer le routage, puis utilisez Spacebar pour faire défiler les formes de sortie de routage disponibles. Le comportement du routage est le même que pour le routage d’un net unique ; appuyez sur Shift+F1 pour obtenir une liste des raccourcis de routage interactif. Lorsque vous approchez des pads cibles, appuyez sur Ctrl+Click pour terminer le routage jusqu’aux pads.

Règles empiriques pour les paires différentielles :

• L’adaptation des longueurs est essentielle pour que les paires différentielles soient efficaces ; maintenez les longueurs appariées dans une tolérance adaptée à la technologie de signalisation. Par exemple, adaptez les paires USB 3.x à 5 à 10 mil. Une autre règle empirique consiste à faire correspondre les longueurs à moins de 20 % du temps de montée du signal. La signalisation différentielle fonctionne parce que l’énergie de retour circule par l’autre membre de la paire ; plus les longueurs ne correspondent pas, plus la quantité d’énergie qui retourne par la couche de plan la plus proche est importante.

• Les discontinuités dans le couplage, par exemple lorsque les membres de la paire contournent un obstacle de part et d’autre, augmentent l’impédance. Il peut être préférable de router toute la paire avec un couplage plus lâche (par exemple 2 x la largeur de piste du signal) afin de réduire l’ampleur des variations d’impédance dues aux discontinuités de couplage.

• Maintenez les pistes perturbatrices à distance, en particulier sur les couches de surface ; visez un espacement de 3 x la largeur de piste du signal pour les nets potentiellement perturbateurs.

• En règle générale, visez un espacement paire-autre signal de 2 x la largeur de piste du signal.

• Maintenez les polygones de masse sur la même couche à une distance d’au moins 3 x la largeur de piste du signal.

• Les réflexions introduites par les vias et les discontinuités de couplage sont gérées par le routage à impédance contrôlée ; cela nécessite un plan de référence continu sous le trajet du signal.

• Réduisez la séparation entre la couche de signal et le plan afin d’améliorer l’immunité à la diaphonie.

Contrôle et ajustement des longueurs de routage

Main pages: Ajustement de longueur, Règle de conception Length, Règle de conception Matched Length

Une exigence clé de la gestion des signaux haute vitesse sur une carte consiste à contrôler et ajuster leurs longueurs de routage.

• Les longueurs absolues peuvent être surveillées par la règle de conception Length, et les longueurs de routage relatives par la règle de conception Matched Length.
• Les longueurs actuelles d’un ensemble de nets, ainsi que leur conformité aux règles de conception applicables, peuvent être vérifiées dans le panneau PCB en mode Nets (comme illustré ci-dessous).
• S’il existe une règle Length et/ou une règle Matched Length, vous pouvez surveiller la longueur pendant le routage interactif ou l’ajustement de longueur en affichant la jauge d’ajustement de longueur (Shift+G).
• Le délai causé par la longueur de la broche à l’intérieur du boîtier du composant est pris en charge ; pour en savoir plus, consultez Pin Package Delay.
• Les nets qui incluent des composants en série dans leur trajet sont gérés en définissant des xSignals.

Règles de conception

• Managing the Overall Route Lengths - la longueur totale de routage d’un net ou d’un ensemble de nets peut être surveillée par une règle de conception Length. La règle de conception Length comporte une longueur minimale et maximale autorisée ; si la longueur du signal est inférieure au minimum autorisé, elle est mise en évidence en jaune dans le panneau PCB (en mode Nets), et une longueur de signal supérieure au maximum autorisé est mise en évidence en rouge.
• Managing the Relative Route Lengths - les longueurs de routage relatives d’un ensemble de nets peuvent être surveillées par une règle de conception Matched Length. La règle de conception Matched Length comporte une tolérance et utilise comme longueur de référence la piste la plus longue de l’ensemble des nets ciblés. La mise en évidence en jaune de la longueur du signal dans le panneau indique que la longueur de ce signal est inférieure à la longueur de la piste la plus longue moins la tolérance. La mise en évidence en rouge indique que la longueur de ce signal est supérieure à la longueur de la piste la plus longue. 

Pour comprendre comment les paramètres de ces deux règles sont résolus lorsqu’elles sont toutes deux présentes dans un design, reportez-vous à la page Length Tuning.

Surveillance de la longueur de routage

Les longueurs de routage actuelles sont affichées dans le mode Nets du panneau PCB, et sont mises à jour au fur et à mesure du routage. La valeur de longueur Routed devient jaune lorsque vous approchez de la longueur cible, puis rouge si vous la dépassez.

S’il existe une règle Length et/ou une règle Matched Length, vous pouvez surveiller la longueur pendant le routage interactif ou l’ajustement de longueur en affichant la jauge d’ajustement de longueur. Pendant le routage, utilisez le raccourci Shift+G pour afficher ou masquer la jauge.

La jauge affiche la longueur routée actuelle sous forme de nombre au-dessus du curseur, tandis que le curseur affiche la longueur estimée. Pendant l’ajustement de longueur, le Estimated Length = Current Routed Length ; si vous utilisez la jauge pendant le routage interactif, alors le Estimated Length = Routed Length + distance to target (length of connection line).

Les paramètres de la jauge sont calculés à partir des contraintes définies par les règles applicables.

• Le minimum de la jauge (bord gauche de la jauge) est de 45 (le plus bas MinLimit)
• Le maximum de la jauge (bord droit de la jauge) est de 48 (le plus élevé MaxLimit)
• La barre jaune de gauche (la plus élevée MinLimit) est de 46,58
• La barre jaune de droite (la plus basse MaxLimit) est de 47,58 (masquée par la barre verte dans l'image ci-dessus)
• La barre verte (TargetLength) est de 47,58 (longueur de routage du net le plus long de l'ensemble, égale à MaxLimit)
• Le curseur vert et la valeur numérique superposée (longueur de routage actuelle) sont de 47,197.

Réglage des longueurs de routage

Les longueurs de routage peuvent être ajustées une fois le routage terminé, à l'aide de la commande Interactive Length Tuning, ou de la commande Interactive Diff Pair Length Tuning (menu Route). Ces commandes ajoutent des sections en accordéon au routage, avec un choix de trois formes.

S'il existe une règle de longueur et une règle d'appariement des longueurs applicables, l'outil de réglage de longueur prend en compte ces deux règles et détermine l'ensemble de contraintes le plus strict. Ainsi, si la longueur maximale spécifiée par la règle de longueur est inférieure à la longueur la plus grande visée par la règle d'appariement des longueurs, alors la règle de longueur prévaut et sa longueur est utilisée pendant le réglage.

Pour voir quelles règles sont appliquées ou pour modifier les propriétés de l'accordéon pendant le réglage de longueur, appuyez sur Tab pour ouvrir le mode Interactive Length Tuning du panneau Properties, comme illustré ci-dessous. Notez le Target Length ; il s'agit du Max Limit des paramètres de règle applicables les plus stricts.

Appuyez sur Tab pendant le réglage de longueur pour ouvrir le panneau en mode Interactive Length Tuning, où vous pouvez sélectionner le mode de longueur cible et ajuster les paramètres de l'accordéon.

Pour ajuster la longueur d'un net, exécutez la commande puis cliquez n'importe où le long du net. Déplacez le curseur de façon à suivre le trajet du routage ; des sections d'accordéon de réglage seront ajoutées au fur et à mesure. Les sections de réglage continueront à être ajoutées jusqu'à ce que les exigences de longueur définies par la ou les règles de conception applicables soient satisfaites. Si le curseur sort des limites des accordéons de réglage, les formes en accordéon disparaîtront ; lorsque le curseur reviendra dans les limites de la forme en accordéon, elles réapparaîtront.

En savoir plus sur le réglage de longueur.

Conclusion

Bien qu'il ne soit pas possible de définir un ensemble universel de règles applicable à chaque conception haute vitesse, il est possible de suivre de bonnes pratiques de conception qui vous aideront à réussir votre conception haute vitesse. Un certain nombre d'experts du secteur proposent des formations pratiques et reconnues sur la conception haute vitesse. Utilisez les liens ci-dessous pour en savoir plus et rechercher des options de formation spécialisées.

Références

L'auteur remercie chaleureusement le travail des experts du secteur suivants ; cette page tente de résumer leurs connaissances collectives.

Articles de Douglas Brooks

• Temps de propagation en microruban
• Séparation des plans pour la vitesse et l'alimentation
• Effet de peau
• Règles de conception des pistes différentielles - vérité contre fiction

Articles du Dr Howard Johnson

• Inductance des vias
• Empilage à 10 couches

Livres et articles de Lee W. Ritchey

• Du premier coup
• Présentation de la signalisation différentielle et de ses exigences de conception
•  Les stratifiés PCB influencent les débits de données haute vitesse, Partie 1, Partie 2

Articles In-Circuit Design - Barry Olney

• Routage de paires différentielles
• La vérité toute simple sur les cavaliers de plan
• Placement critique
• Planification de l'empilage (parties 1, 2 et 3)
• L'empilage parfait

Bonnes pratiques de conception de cartes électroniques - Tim Jarvis RadioCAD Limited

Implantation PCB - site Learn EMC

Articles de Keith Armstrong, EMC Information Centre (inscription gratuite requise)

The Electronic Packaging Handbook - Glenn R. Blackwell

The Printed Circuits Handbook - Clyde Coombs and Happy Holden

The HDI Handbook - Happy Holden and others

Techniques d'optimisation des vias pour les conceptions de canaux haute vitesse - Note d'application Altera AN529

Considérations de conception PCB haute vitesse - Note d'application Lattice Semiconductor TN 1033 

Mesure du temps de propagation d'un signal - Chris Grachanen, EDN

L'avenir des structures de vias HDI, de la distribution d'alimentation et de la gestion thermique dans les circuits imprimés de nouvelle génération - Tom Buck TTM Technologies