DRC 위반에 대한 선택적 면제
이 소프트웨어는 어떤 DRC 위반이든 선택적으로 면제(waive)할 수 있는 기능을 지원합니다. 이를 통해 설계 상황을 처리하기 위해 특별한(그리고 어쩌면 복잡한) 설계 규칙을 따로 만들지 않고도, 문제가 되지 않는다고 판단되는 위반을 효과적으로 ‘억제(suppress)’할 수 있습니다.
DRC 위반 면제하기
DRC 위반은 다음 방법으로 면제할 수 있습니다.
-
Messages 패널에서 필요한 위반 항목을 선택한 다음, 마우스 오른쪽 버튼을 클릭하고 컨텍스트 메뉴에서 Waive Violation 명령을 선택합니다.
-
PCB Rules and Violations panel의 Violations 영역에서 필요한 위반 항목을 선택한 다음, 마우스 오른쪽 버튼을 클릭하고 컨텍스트 메뉴에서 Waive Selected Violations 명령을 선택합니다.
-
Violations Details dialog에서 Waive this violation 옵션을 활성화합니다. 이 대화상자는 PCB Rules and Violations 패널에서 위반 항목을 더블클릭하거나, 앞서 설명한 것처럼 설계 공간에서 위반을 직접 조사(interrogate)할 때 표시됩니다.
면제된 각 위반에 대해 소프트웨어는 세 가지 정보를 기록합니다. Messages 패널 또는 PCB Rules And Violations 패널에서 면제하는 경우, 이 정보는 Waived Violation Info 대화상자에 입력됩니다. Violation Details 대화상자에서는 Waive this violation 옵션을 활성화하면 이 정보를 위한 필드가 표시됩니다.
면제된 위반에 대해 저장되는 정보는 Waived Violation Info 대화상자 또는 Violation Details 대화상자를 통해 입력합니다.
면제된 위반에 대해 저장되는 정보:
- Created At - 위반이 면제된 날짜와 시간.
- Author - 관리형 콘텐츠 서버에 로그인되어 있는 경우, 이 필드는 현재 로그인한 사용자의 이름과 성으로 자동 채워지며 값을 편집할 수 없습니다. 현재 관리형 콘텐츠 서버에 로그인되어 있지 않다면, 이 필드는 이 소프트웨어 좌석(seat)에 대해 현재 사용 중인 Sign In Account의 이름과 성으로 채워집니다. 이 경우에는 필드를 편집할 수 있습니다.
- Reason - 이 필드를 사용하여 위반을 면제하는 이유(선택 사항)를 입력합니다.
이러한 편집 내용은 면제 대상으로 선택된 모든 위반에 적용됩니다.
면제된 위반 다루기
면제된 위반은 아래 이미지에 표시된 것처럼 PCB Rules and Violations panel의 하단 섹션에 나열됩니다. 이 섹션은 설계에 면제된 위반이 존재할 때만 나타납니다.
면제된 위반은 PCB Rules And Violations 패널에 나열됩니다.
면제된 위반 항목을 클릭하면 설계 공간에서 해당 위반 위치로 이동합니다(패널 상단의 Zoom 옵션이 활성화된 경우). 더블클릭하면 위반 위치로 이동( Zoom 옵션이 활성화된 경우)함과 동시에, 해당 위반이 표시된 Violation Details 대화상자에 접근합니다.
위반의 면제 상태는 다음 방법으로 언제든지 해제(취소)할 수 있습니다.
- PCB Rules And Violations 패널의 Waived Violations 영역에서 해당 위반 항목을 마우스 오른쪽 버튼으로 클릭하고 컨텍스트 메뉴에서 Unwaive Selected Violations 명령을 선택합니다.
- 면제된 위반에 대한 Violation Details 대화상자에 들어가 Waive this violation 옵션을 비활성화합니다.
PCB Rules And Violations 패널에서 면제가 해제된 위반은 패널의 Waived Violations 영역에서 제거되고, Violations 영역에 목록으로 표시됩니다.
면제된 위반 문서화
면제된 위반은 Design Rule Checker dialog에서 Create Report File 옵션이 활성화되어 있는 경우, 생성되는 Design Rule Verification Report의 일부로도 보고됩니다.
각 면제된 위반에 대한 모든 세부 정보는 Design Rule Verification Report에 기록됩니다.


