Definition von Blind, Buried & Micro Vias

Die Rolle von Vias

Vias dienen dazu, vertikale Verbindungen bzw. Verbindungen zwischen den Lagen einer Leiterplatte herzustellen.

In den Anfängen der Leiterplattenfertigung verliefen alle Vias durch die gesamte Leiterplatte, von einer Seite zur anderen. Diese thru-hole vias werden gebohrt, nachdem die Lagen gefertigt und die Leiterbahnen geätzt wurden. Die leitfähigen Hülsen der Vias werden in den Bohrungen durch chemische Metallisierung erzeugt und stellen so die Verbindungen zwischen den Lagen her.

Mit der Weiterentwicklung der Leiterplattenfertigung wurden mehrlagige Leiterplatten eingeführt und damit auch die Möglichkeit, Vias zwischen anderen Lagenpaaren zu bohren. Durch das Bohren von Vias zu bestimmten Zeitpunkten im Fertigungsprozess konnten Vias hergestellt werden, die nur zwei benachbarte Signallagen verbinden. Diese werden als blind vias (von einer Außenlage zur nächstliegenden Innenlage) und buried vias (zwischen zwei Innenlagen) bezeichnet.

Welche Lagen ein Via verbinden kann, hängt von der für die Leiterplatte verwendeten Fertigungstechnologie ab. Beim herkömmlichen Verfahren zur Herstellung einer mehrlagigen Leiterplatte wird zunächst ein Satz dünner, doppelseitiger Leiterplatten gefertigt. Diese werden anschließend unter Hitze und Druck zu einer mehrlagigen Leiterplatte verpresst.

Die folgende Abbildung zeigt eine sechslagige Leiterplatte, wie an den Lagennamen auf der linken Seite der Abbildung zu erkennen ist. Diese Leiterplatte würde zunächst als drei doppelseitige Leiterplatten (Top-Plane1, Mid1-Mid2, Plane2-Bottom) gefertigt, wie durch die schraffierten Kernlagen dargestellt.

Bei Bedarf können in diesen doppelseitigen Leiterplatten Bohrungen für Vias eingebracht werden. Dadurch entstehen sogenannte blind vias (Via Nummer 1), wenn das Via eine Außenlage mit einer Innenlage verbindet, und buried vias, wenn ein Via zwei Innenlagen miteinander verbindet (Via Nummer 2). Nachdem die Lagen zu einer einzigen mehrlagigen Leiterplatte verpresst wurden, werden durchgehende Vias gebohrt (Via Nummer 3).

Die drei herstellbaren Via-Typen: blind (1), vergraben (2) und durchgehend.

Eine weitere Fertigungstechnologie für mehrlagige Leiterplatten ist die sogenannte Build-up-Technologie. Dabei werden die Lagen nacheinander aufgebaut, häufig auf einer doppelseitigen oder herkömmlichen mehrlagigen Leiterplatte. Bei dieser Technologie können Vias nach dem Hinzufügen jeder Lage während des Aufbauprozesses mit einem Laser gebohrt werden. Dadurch ergibt sich eine Vielzahl möglicher Lagenpaare, die miteinander verbunden werden können. Die für jedes Via verwendeten Lagenpaare werden durch die Einstellungen Start Layer und End Layer des Vias festgelegt.

Bevor Sie blinde oder vergrabene Vias verwenden, sollten Sie klären, in welchem Umfang der Hersteller diese unterstützt. Die meisten Hersteller unterstützen blinde und vergrabene Vias. Welche Lagen ein Via verbinden kann, hängt von der für die Leiterplatte verwendeten Fertigungstechnologie ab. Bei dieser Technologie wird eine mehrlagige Leiterplatte als Satz dünner, doppelseitiger Leiterplatten gefertigt, die anschließend miteinander verpresst werden. Dadurch können blinde und vergrabene Vias Verbindungen zwischen den Oberflächen dieser Leiterplatten herstellen.

Verbesserungen der Fertigungstechniken und die Einführung des Laserbohrens ermöglichten die Herstellung sehr kleiner Vias (<10 mil), die von einer Außenlage zur nächsttieferen Signallage verlaufen. Diese werden als µVias bezeichnet. Indem µVias während des lagenweisen Aufbaus im Fertigungsprozess hergestellt werden (als sequenzielle Laminierung oder sequenzieller Aufbau bezeichnet), lassen sich heute Stapel aus µVias bilden, die nahtlose Signalübergänge zwischen den Lagen ermöglichen.

Alle diese Via-Typen werden in Altium Designer unterstützt.

Alle herstellbaren Via-Typen können auf der Registerkarte „Via-Typen“ des Lagenstapel-Managers definiert werden.

Definieren eines Via-Typs

1. Um einen neuen Via-Typ zu definieren, wechseln Sie zur Registerkarte Via Types des Lagenstapel-Managers. Hier legen Sie für jeden in Ihrem Design benötigten Via-Typ fest, welche Lagen er in der Z-Ebene verbinden soll. Wenn Sie die Registerkarte Via Types öffnen, enthält sie einen einzigen durchgehenden Via-Typ.  Bei einer zweilagigen Leiterplatte heißt das standardmäßige Via Thru 1:2. Der Name gibt den Via-Typ sowie die erste und letzte Lage an, die das Via verbindet. Die standardmäßige durchgehende Lagenverbindung kann nicht gelöscht werden.
2. Die Eigenschaften des aktuell ausgewählten Via-Typs werden im Modus „Lagenstapel-Manager“ des Panels Properties bearbeitet. Wenn das Panel nicht sichtbar ist, klicken Sie unten rechts in der Anwendung auf die Schaltfläche  , um es einzublenden.
3. Klicken Sie auf die Schaltfläche  , um einen weiteren Via-Typ hinzuzufügen, und wählen Sie anschließend im Panel Properties die Lagen aus, die dieser Via-Typ verbindet. Die neue Definition erhält den Namen <Type> <FirstLayer>:<LastLayer> (z. B. Thru 1:2). Die Software erkennt den Typ (z. B. durchgehend, blind, vergraben) automatisch anhand der ausgewählten Lagen und benennt den Via-Typ entsprechend.
4. Konfigurieren Sie die Einstellungen First Layer und Last Layer, um festzulegen, welche Lagen dieser Via-Typ verbindet.
5. Wenn ein µVia benötigt wird, aktivieren Sie das Kontrollkästchen µVia. Diese Option ist nur verfügbar, wenn das Via benachbarte Lagen oder Lagen mit einer dazwischenliegenden Lage verbindet (als Skip-Via bezeichnet).
6. Wenn die Option Stack Symmetry im Bereich Board des Panels Properties aktiviert ist, wird die Option Mirror verfügbar. Wenn Mirror aktiviert ist, wird automatisch ein Spiegelbild des aktuellen Vias erstellt, das die symmetrischen Lagen im Lagenstapel verbindet. Aktivieren Sie diese Option bei Bedarf. 
7. Speichern Sie den Lagenaufbau, damit die Änderungen im PCB-Editor verfügbar sind.

Eigenschaften-Panel

Wenn Via Types Registerkarte des Lagenaufbau-Dokuments aktiv ist, können Sie im Properties Panel die zulässigen Lagenspannen der im Design verwendeten Vias in der Z-Ebene definieren.

Mit Via Types tab werden die zulässigen Lagenspannen der im Design verwendeten Vias in der Z-Ebene definiert.

• Via Type
  • Name – der Name des Vias. Die Software erkennt den Typ automatisch anhand der ausgewählten Lagen und benennt das Via entsprechend.
  • First layer – die erste Lage, die das Via durchspannt.
  • Last layer – die letzte Lage, die das Via durchspannt.
  • µVia – aktivieren, wenn ein Microvia erforderlich ist.
  • Mirror – wenn diese Option aktiviert ist, wird ein Spiegelbild des aktuellen Vias erzeugt, das die symmetrischen Lagen im Lagenaufbau durchspannt. Diese Option ist nur verfügbar, wenn die Option Stack Symmetry aktiviert ist.
• Board
  • Stack Symmetry – aktivieren, um Lagen in zueinander passenden Paaren symmetrisch um die mittlere dielektrische Lage hinzuzufügen. Bei Aktivierung wird der Lagenaufbau sofort auf Symmetrie um die mittlere dielektrische Lage geprüft. Wenn zwei Lagen, die den gleichen Abstand zur mittleren dielektrischen Referenzlage haben, nicht identisch sind, wird das Dialogfeld Stack is not symmetric geöffnet.

• Library Compliance – wenn diese Option aktiviert ist, werden für jede aus der Materialbibliothek ausgewählte Lage die aktuellen Lageneigenschaften mit den Werten der entsprechenden Materialdefinition in der Bibliothek abgeglichen.
• Substack – diese Informationen beziehen sich auf den aktuell ausgewählten Teil-Lagenaufbau (Lagen, Dielektrika, Dicken usw.). Wenn Sie zwischen Teil-Lagenaufbauten wechseln, werden die Informationen entsprechend aktualisiert.

• Stack Name – geben Sie einen aussagekräftigen Namen für den Teil-Lagenaufbau ein. Dieses Feld ist hilfreich, wenn einem X/Y-Lagenaufbaubereich ein Teil-Lagenaufbau zugewiesen wird.
• Is Flex – aktivieren, wenn der Teil-Lagenaufbau flexibel ist.
• Layers – die Gesamtzahl der Lagen im Teil-Lagenaufbau.
• Dielectrics – die Gesamtzahl der Dielektrika im Teil-Lagenaufbau.
• Conductive Thickness – die Dicke der leitfähigen Lage(n) im Teil-Lagenaufbau. Kupfer-Signallagen werden als leitfähige Lagen bezeichnet.
• Dielectric Thickness – die Dicke der dielektrischen Lage(n) im Teil-Lagenaufbau.
• Total Thickness – die Gesamtdicke des Teil-Lagenaufbaus.

µVias (Microvias)

µVias werden als Verbindungen zwischen den Lagen in HDI-Designs (High Density Interconnect) eingesetzt, um der hohen Ein-/Ausgangsdichte (I/O) moderner Bauteilgehäuse und Leiterplattendesigns gerecht zu werden. Zur Herstellung von HDI-Leiterplatten wird die sequenzielle Aufbautechnologie (Sequential Build-up, SBU) verwendet. Die HDI-Lagen werden üblicherweise auf einer konventionell gefertigten doppelseitigen Kernplatine oder einer Multilayer-Leiterplatte aufgebaut. Beim Aufbau der einzelnen HDI-Lagen auf beiden Seiten der konventionellen Leiterplatte können µVias durch Laserbohren, Via-Strukturierung, Via-Metallisierung und Via-Füllung hergestellt werden. Da die Bohrung mit einem Laser erzeugt wird, hat sie eine konische Form.

Wenn eine Verbindung durch mehrere Lagen geführt werden musste, bestand der ursprüngliche Ansatz darin, mehrere µVias treppenförmig versetzt anzuordnen. Dank verbesserter Technologien und Prozesse können µVias heute direkt übereinander gestapelt werden.

Vergrabene µVias müssen gefüllt werden, während blinde µVias auf den Außenlagen keine Füllung benötigen. Gestapelte µVias werden üblicherweise mit galvanisch abgeschiedenem Kupfer gefüllt, um elektrische Verbindungen zwischen den verschiedenen HDI-Lagen herzustellen und die äußeren Ebenen des µVias mechanisch zu stützen.

Definition eines µVias

Unterstützung für µVias

• Die Software unterstützt zwei Arten von µVias:

  • Ein µVia, das von einer Lage zu einer benachbarten Lage führt.
  • Ein Skip µVia; dieser µVia-Typ überspringt die benachbarte Lage und endet auf der darauffolgenden Kupferlage.

• Der Via-Typ wird anhand der definierten Lagenspanne automatisch erkannt, wie in der folgenden Abbildung gezeigt.

• Die Reihenfolge, in der First layer und Last layer ausgewählt werden, bestimmt die Bohrrichtung eines µVias. Diese wird in der Abbildung durch die Ausrichtung der konischen µVia-Form dargestellt.

• Beim interaktiven Routen werden µVias automatisch gestapelt, wenn mehrere Lagen durchquert werden (unter Verwendung der verfügbaren Via-Typen). Erfahren Sie mehr unter Ändern des Via-Typs während des Routens.

Hinweise zur Ausgabe von µVias

Die Bohrtabelle der Leiterplatte und die Ausgabedateien für Bohrungen unterstützen µVias.

Bohrtabelle

Die Bohrtabelle der Leiterplatte enthält µVia-Bohrlagenpaare.

Die Bohrtabelle kennzeichnet jede Bohrung anhand ihrer Größe. Wird dieselbe Größe für mehrere Bohrlagenpaare verwendet, wird sie als gemischt gekennzeichnet.

Bohrfertigungsdateien

NC Drill – für jedes µVia-Bohrlagenpaar wird eine separate Datei erstellt.

Gerber X2 – spezifische Einrichtungseinträge für jeden µVia-Plot.

ODB++ – für jedes µVia-Bohrlagenpaar wird eine separate Bohrfertigungsdatei erstellt.

Rückbohren durchkontaktierter Vias

Main page: Tiefenkontrolliertes Bohren oder Rückbohren

Rückbohren, auch als tiefenkontrolliertes Bohren (Controlled Depth Drilling, CDD) bezeichnet, ist ein Verfahren, mit dem der ungenutzte Abschnitt der Kupferhülse, der sogenannte Stub, aus einer Durchkontaktierung in einer Leiterplatte entfernt wird. Wenn ein High-Speed-Signal zwischen Leiterplattenlagen durch eine Kupferhülse läuft, kann es verzerrt werden. Entsteht aufgrund der verwendeten Signallagen ein langer Stub, kann diese Verzerrung erheblich sein.

Diese Stubs lassen sich entfernen, indem die Bohrungen nach Abschluss der Fertigung mit einem etwas größeren Bohrer nachgebohrt werden. Dabei werden die Bohrungen bis zu einer kontrollierten Tiefe rückgebohrt, die nahe an der letzten vom Via verwendeten Lage liegt, diese jedoch nicht berührt. Unter Berücksichtigung von Fertigungs- und Materialschwankungen kann ein erfahrener Hersteller Bohrungen so rückbohren, dass ein Stub von 7 mil verbleibt. Idealerweise sollte der verbleibende Stub kürzer als 10 mil sein.

  
Durch das Nachbohren mit einem größeren Bohrer bis zu einer festgelegten Tiefe wird der ungenutzte Abschnitt der Via-Hülse entfernt und dadurch die Signalintegrität dieses Signalpfads verbessert.

Das Rückbohren wird im Menü Layer Stack Manager's Tools aktiviert und anschließend auf der Registerkarte Back Drills von Layer Stack Manager konfiguriert.