Working with Object Specific Keepouts on a Board

Ein Keepout im PCB-Design ist ein benutzerdefinierter Bereich oder Umriss, den Kupferobjekte nicht schneiden dürfen. Er wird typischerweise verwendet, um den Bereich zu steuern, der von automatisierten Kupferplatzierungsaktionen wie Polygonfüllungen und interaktivem Routing genutzt wird; ein Keepout stellt außerdem eine ungültige Position beim manuellen Platzieren von Kupferobjekten dar.

Als festgelegte Sperrbereiche im Layout verwenden Keepout-Objekte die vorhandenen Clearance Constraint Rules, um das Routing zu steuern und Platzierungsverletzungen zu erkennen. Im Gegensatz zu anderen platzierten Objekten können sie jedoch keinem Netz zugewiesen werden und werden in erzeugten Ausgaben oder Ausdrucken nicht angezeigt. Im einfachsten Sinn wirkt ein Keepout als „Störobjekt“, das verhindert, dass andere Kupferobjekte seinen Bereich schneiden, wie durch die globale Clearance-Regel festgelegt. Keepout-Objekte können auf dem Keep-out Layer platziert werden (wo sie für alle Signallagen gelten), oder sie können auf einer Signallage platziert werden (wo sie nur für Objekte auf dieser Lage gelten). 

Altium Designer ermöglicht die Erstellung und Anwendung von Keepouts durch die Unterstützung von Object Specific Keepouts. Platzierte Keepout-Objekte können so konfiguriert werden, dass festgelegt wird, auf welche Objekttypen sie angewendet werden, etwa Leiterbahnen, Kupferflächen, Vias und Pads, was die Flexibilität und Wirksamkeit von Keepouts erheblich erhöht.

Keepout-Objekte verschiedener Typen in einem PCB-Design.
Keepout-Objekte verschiedener Typen in einem PCB-Design.

Im PCB- und PCB Library Editor werden Keepout-Objekte mit Kreuzschraffur dargestellt. Keepout-Objekte, die auf dem Keep-Out Layer platziert sind (d. h. sie gelten für alle Signallagen), werden in der Farbe des Keep-Out Layers angezeigt, während Keepouts, die auf einer bestimmten Signallage platziert sind (d. h. sie gelten nur für diese Signallage), in der Farbe dieser Signallage erscheinen.

Keepouts eignen sich ideal zur Definition nicht routbarer Leiterplattenbereiche (wie elektrisch empfindliche oder Hochspannungsbereiche), speziell freiliegender Kupferstellen wie bei Fiducials und Testpunkten oder mechanisch inkompatibler Bereiche (wie Befestigungsbohrungen oder den Ecken einer Leiterplatte). Die konfigurierbare Natur objektspezifischer Keepouts erlaubt außerdem ihre Platzierung über anderen Objekten, wenn bestimmte Keepout Restrictions zugewiesen wurden. Wenn beispielsweise festgelegt ist, dass nur Vias eingeschränkt werden, kann ein Keepout über vorhandenen Kupferbereichen (wie einem Polygon Pour) platziert werden, um den Umfang des automatisierten Via Stitching zu steuern.

Objektspezifische Keepouts können im PCB Editor und PCB Library Editor platziert werden.

Weitere Informationen zum Platzieren und Bearbeiten von PCB-Keepout-Objekten finden Sie in den unten stehenden aufklappbaren Abschnitten:

Keepouts platzieren

Ein Keepout wird im Designbereich des Editors über das Menü Place » Keepout platziert, wobei der ausgewählte Keepout-Stil (Track, Fill, Region oder Arc) auf der aktuell aktiven Lage platziert wird. Wählen Sie die Eigenschaften des Keepout, um seine physikalischen Merkmale, die Lage oder die Einschränkungen für Objekttypen zu bearbeiten. Die zugehörigen Eigenschaften von Keepout sind:

  • Restricted for Layer – legt die Keepout-Lage fest und damit die Platinenlage, auf der Kupferobjekte eingeschränkt werden (ausgespart). Für ein lagenübergreifendes Keepout wählen Sie Keep-Out Layer.
  • Keepout Restrictions – bestimmt, welche Objekttypen durch das Keepout eingeschränkt werden. Wenn Sie die Auswahl eines Objekttyps aufheben, erlaubt das Keepout Überschreitungen durch diesen Objekttyp (nicht ausgespart), indem die entsprechende Abstandsregel nicht angewendet wird.
Keepouts können auf allen (Kupfer-)Signallagen platziert werden, ausgenommen Kupferflächen. Wenn die aktuell aktive Board-Lage nicht mit Keepouts kompatibel ist, ist der Befehl Place » Keepout nicht verfügbar (ausgegraut).

Im folgenden Bild wurden auf die beiden Keepout-Fills unterschiedliche Lagen- und Objekteinschränkungen angewendet. Dadurch kann das Keepout-Fill auf der Top Layer (links) ein Through-Hole-(TH-)Pad akzeptieren, während alle anderen Objekttypen eingeschränkt werden, und die Keep-Out Layer (rechts) akzeptiert nur Leiterbahnen.

Beispiel für zwei Keepout-Fills, die auf unterschiedlichen Lagen einer PCB platziert und so konfiguriert wurden, dass sie die Platzierung unterschiedlicher Objekttypen einschränken.
Beispiel für zwei Keepout-Fills, die auf unterschiedlichen Lagen einer PCB platziert und so konfiguriert wurden, dass sie die Platzierung unterschiedlicher Objekttypen einschränken.

Die inhärente Flexibilität von Keepouts ermöglicht ihren Einsatz für eine Vielzahl von Aufgaben zur Steuerung von PCB-Layouts. Da Keepouts überlagert, einer beliebigen Signallage (wie Top oder Bottom) zugewiesen und so konfiguriert werden können, dass sie bestimmte Objekte zurückweisen, lassen sie sich beispielsweise zur präzisen Steuerung von Via Stitching und Polygon Pours verwenden.

Steuerung von Polygon Pours

Im unten gezeigten Beispiel-PCB-Layout wurden Keepout-Fills um die Multilayer-Pads in einem Bereich mit potenziell hoher Spannung hinzugefügt, der gegenüber den vorgesehenen, mit Masse verbundenen Polygon Pours ausreichend elektrisch isoliert sein muss. Die Keepout-Fills sind auf Top Layer gesetzt und so konfiguriert, dass sie nur Kupferobjekte einschränken. Dadurch werden Polygon Pours, Fills und Regions zurückgewiesen, während vorhandene Leiterbahnen und Pads usw. akzeptiert werden. – mit anderen Worten: Die Clearance-Verletzungsregel gilt nur für Objekte, die als „Kupfer“ klassifiziert sind.

Keepout-Fills, die auf der Keep-Out Layer platziert und so konfiguriert sind, dass sie nur auf Kupferobjekte angewendet werden.
Keepout-Fills, die auf der Keep-Out Layer platziert und so konfiguriert sind, dass sie nur auf Kupferobjekte angewendet werden.

Die oben gezeigte Anordnung von Keepouts zwingt Polygon Pours, die auf den Signallagen platziert werden (in diesem Fall Top und Bottom Layer), alle drei Keepout-Bereiche zu meiden. Allerdings wird die Top Layer pads, die dem kritischen Bereich zugeordnet ist, vom Top-Layer-Pour nicht mit ausreichendem Abstand versehen.

In diesem Fall können der Top Layer weitere Keepouts hinzugefügt werden, sodass ihr Polygon Pour alle zugehörigen Pads mit einem geeigneten Abstand meidet. Im unten gezeigten Bild wurden der Top Layer zwei weitere Keepout-Fills hinzugefügt, die hier zur besseren Übersicht im Single-Layer-Modus dargestellt ist. Beachten Sie, dass die gezeigte Keepout-Abdeckung auch aus einer einzigen Region statt aus zwei überlappenden Fills hätte erstellt werden können.

Keepout-Fills, die auf der Top Layer platziert und so konfiguriert sind, dass sie nur auf Kupferobjekte angewendet werden.
Keepout-Fills, die auf der Top Layer platziert und so konfiguriert sind, dass sie nur auf Kupferobjekte angewendet werden.

Wenn die Polygon Pours schließlich dem Layout hinzugefügt werden, steuert die Gesamtheit der Keepouts die Pours so, dass für jede Lage um den Bereich herum eine andere Clearance-Form entsteht. Beachten Sie, dass in diesem Beispiel die mit Keepouts verbundene Clearance aufgrund einer benutzerdefinierten Keepout Clearance Rule (siehe unten) größer ist als die für normale Objekte.

Polygon Pours meiden platzierte Keepout-Objekte.
Polygon Pours meiden platzierte Keepout-Objekte.

Der Einfluss der Keepout-Sammlung auf die Polygon Pours ist deutlich zu erkennen, wenn das Layout im Single-Layer-3D-Modus betrachtet wird, wie unten gezeigt – Top Layer links und Bottom Layer rechts.

Die Top Layer (links) und Bottom Layer (rechts) der PCB, dargestellt im Single-Layer-3D-Modus.
Die Top Layer (links) und Bottom Layer (rechts) der PCB, dargestellt im Single-Layer-3D-Modus.

Beachten Sie, dass der hier gezeigte Ansatz zur Steuerung von Polygon-Pour-Bereichen als Beispiel für das Platzieren und Konfigurieren lagenspezifischer Keepouts dient. In der Praxis lässt sich der von einem Polygon Pour belegte Bereich am besten mit Polygon Pour Cutouts steuern.

Steuerung von Via Stitching

Die Anwendung von Keepout-Formen, die so konfiguriert sind, dass sie Via-Objekte einschränken, auf mehrlagigen Kupferbereichen kann den Umfang des automatisierten Via Stitching (Tools » Via Stitching/Shielding) steuern. Die Keepout-Formen können für jede beliebige Lage oder eine der Kupferbereichslagen festgelegt werden, sodass Vias zwischen diesen Lagen „ausgesperrt“ (eingeschränkt) werden.

Im unten gezeigten Beispiel wurden Keepout-Formen in den oberen und unteren linken Ecken des Layouts hinzugefügt. Diese sind so konfiguriert, dass sie Via-Objekte einschränken, wodurch das automatisierte Via Stitching daran gehindert wird, Vias innerhalb dieser Umrisse zu platzieren.

Keepout-Regions, die so konfiguriert sind, dass sie nur auf Vias angewendet werden.
Keepout-Regions, die so konfiguriert sind, dass sie nur auf Vias angewendet werden.

Neben dem Vermeiden vorhandener Leiterbahnen, Pads und Vias, wie es normalerweise der Fall ist, meidet das Via Stitching auch die Keepout-Formen, wie durch die anwendbare Clearance Rule bestimmt.

Die PCB nach dem Hinzufügen von Via Stitching.
Die PCB nach dem Hinzufügen von Via Stitching.

Keepouts in Komponenten

Keepouts werden Komponenten-Footprints im PCB Library Editor mit demselben Ansatz hinzugefügt wie im Designbereich des PCB Editors.

Das dem unten gezeigten Komponenten-Footprint hinzugefügte Keepout ist so konfiguriert, dass es alle Objekte einschränkt, aber Leiterbahnen zulässt – dadurch werden Net-Verbindungen in einem Layout ermöglicht, in dem die Komponente verwendet wird, während die nahe Platzierung anderer Objekttypen eingeschränkt wird.

Keepout-Objekte können auch im PCB Library Editor zu Komponenten-Footprints hinzugefügt werden.
Keepout-Objekte können auch im PCB Library Editor zu Komponenten-Footprints hinzugefügt werden.

Beachten Sie, dass Design Rules im PCB Library Editor nicht angewendet werden; daher akzeptiert das Keepout in diesem Fall die Through-Hole-Pads, die sich innerhalb seiner Grenzen befinden.

Arbeiten mit Keepouts

Die Implementierung der objektspezifischen Keepouts von Altium Designer spiegelt sich in allen zugehörigen Funktionen wider und umfasst die Kompatibilität mit den Queries (und damit Design Rules), dem PCB List panel sowie importierten/älteren PCB-Designdokumenten.

Keepout Clearance Rule

Wie bei anderen Objektprimitiven bestimmt die aktuelle Electrical Clearance Rule die Clearance-Beschränkungen für Keepouts – siehe Design » Rules. Wenn für Keepouts eine andere Clearance-Beschränkung erforderlich ist, erstellen Sie eine spezifische Regel, indem Sie die IsKeepOut Attribute Check als benutzerdefinierte Query anwenden.

Stellen Sie sicher, dass die benutzerdefinierte Keepout Clearance Rule eine höhere Priorität hat als die vorhandene (globale) Clearance Rule. Im folgenden Beispiel wurde eine Regel für Keepouts (Clearance_Keepout) mit dem doppelten Clearance-Abstand der grundlegenden Clearance Rule (Clearance) erstellt. Wie im gezeigten Abschnitt des Board-Layouts zu sehen ist, meidet die zwischen den beiden Pads geroutete Leiterbahn die Keepout-Region (rechts) mit einem größeren Abstand als die Top-Layer-Region (links).

Eine zusätzliche Clearance-Regel für Keepout-Objekte kann erstellt werden.
Eine zusätzliche Clearance-Regel für Keepout-Objekte kann erstellt werden.

Primitive Objekte in Keepouts umwandeln

Vorhandene primitive Objekte auf Signallagen können mit dem Befehl Convert Primitives to Keepouts (Tools » Convert » Convert Selected Primitives to Keepout) auf derselben Lage in Keepouts umgewandelt werden.

Keepout-Objekte können mit dem Befehl Tools » Convert » Convert Selected Keepouts to Primitives (zurück) in ihre entsprechenden primitiven Nicht-Keepout-Objekte umgewandelt werden.

Ein primitives Objekt kann in ein entsprechendes Keepout-Objekt umgewandelt werden (und umgekehrt).
Ein primitives Objekt kann in ein entsprechendes Keepout-Objekt umgewandelt werden (und umgekehrt).

Zugriff über Panels

Objektspezifische Keepouts in einem Board-Design können über die Panels PCB List und PCB Filter aufgerufen werden.

Das PCB Filter panel ermöglicht die Verwendung des Abfrage-Schlüsselworts IsKeepOut , um Keepout-Objekte im Design zu finden und (optional) auszuwählen.

Das PCB Filter panel kann verwendet werden, um Keepout-Objekte im Design zu finden.
Das PCB Filter panel kann verwendet werden, um Keepout-Objekte im Design zu finden.

Das PCB List panel kann verwendet werden, um das Keepout-Objekt des ausgewählten Typs aufzulisten, auszuwählen und zu bearbeiten – zum Beispiel Keepout-Fills, wie im unten gezeigten Bild des List panels. Ein standardmäßiges Top-Layer-Fill (der letzte Eintrag) wird ebenfalls zum Vergleich gezeigt. Wenn all die im Design enthaltenen Fills (oder andere Objekttypen wie Regions) als Keepouts zugewiesen sind, enthält das PCB List panel den vollständigen Satz an Einschränkungsattributen für Keepout-Objekte.

Das PCB List panel kann verwendet werden, um das Keepout-Objekt des ausgewählten Typs aufzulisten, auszuwählen und zu bearbeiten.
Das PCB List panel kann verwendet werden, um das Keepout-Objekt des ausgewählten Typs aufzulisten, auszuwählen und zu bearbeiten.

Beachten Sie, dass das Attribut Keepout, das in den PCB List panels aufgeführt ist, schreibgeschützt ist, da das Fill in diesem Fall als Keepout-Objekt festgelegt ist. Ebenso kann das Attribut Net für Keepout-Objekte im PCB List panel nicht bearbeitet werden, da Keepout-Objekte per Definition keinem Net zugewiesen werden können.

PCB-Designs importieren

Altium Designer kann Designdateien aus einer Vielzahl anderer Design-Tools mithilfe der automatisierten Konvertierungsfunktionen importieren, die vom Import Wizard (File » Import Wizard) bereitgestellt werden. Keepout-Typ-Objekte, die in PCB-Designdateien anderer Design-Tools enthalten sind und von denen einige objektspezifisch sind, werden vom Wizard nach Möglichkeit in objektspezifische Keepouts umgewandelt.

Der Keepout-Konvertierungsprozess des Wizards ist mit Board-Designs aus gängigen ECAD-Systemen wie Mentor® Graphics Pads und Cadence® Allegro kompatibel. Eine korrekte Keepout-Interpretation erfolgt auch während des IDF-Exportprozesses.

AI-LocalizedAI-localized
If you find an issue, select the text/image and pressCtrl + Enterto send us your feedback.
Feature Availability

The features available to you depend on which Altium solution you have – Altium Develop, an edition of Altium Agile (Agile Teams or Agile Enterprise), or Altium Designer (on active term).

If you don’t see a discussed feature in your software, contact Altium Sales to find out more.

Legacy Documentation

Altium Designer documentation is no longer versioned. If you need to access documentation for older versions of Altium Designer, visit the Legacy Documentation section of the Other Installers page.

Inhalt