Creating a Multi-channel Design

Il n’est pas rare qu’une conception électronique comporte des sections de circuit répétées. Il peut s’agir d’un amplificateur stéréo ou d’une console de mixage à 64 canaux. Ce type de conception est entièrement pris en charge par un ensemble de fonctionnalités appelé multi-channel design.

Les deux canaux de décodeur d’un multiplexeur vidéo : l’utilisation d’une structure de conception multicanal signifie que le canal de décodeur n’est saisi qu’une seule fois.

Dans une conception multicanal, vous saisissez le circuit répété une seule fois, puis vous indiquez au logiciel de le répéter le nombre de fois requis. Lorsque la conception est compilée automatiquement, elle est développée en mémoire, avec tous les composants et toutes les connexions répétés le nombre de fois nécessaire, conformément à une convention de nommage des canaux définie par l’utilisateur.

La conception logique que vous saisissez n’est jamais réellement aplatie ; la source reste toujours un schéma multicanal. Lorsque vous la transférez vers le routage PCB, les composants physiques et les nets sont automatiquement dupliqués le nombre de fois requis. Vous avez un accès complet aux outils standard de cross-probing et cross-selecting disponibles pour travailler entre le schéma et le PCB. Il existe également un outil dans l’éditeur PCB permettant de répliquer le placement et le routage d’un canal sur tous les autres canaux, avec la possibilité de déplacer et de réorienter facilement un canal entier.

Compilation dynamique

Related page: Validation de votre projet de conception

Le modèle de connectivité de la conception est mis à jour de manière incrémentale après chaque opération utilisateur grâce à la compilation dynamique. Vous n’avez pas besoin de compiler manuellement le projet, car cela se fait automatiquement. Pour un projet de conception, le processus de compilation automatique remplit trois fonctions :

1. Instancie la hiérarchie de conception.
2. Établit la connectivité des nets entre toutes les feuilles de conception.
3. Construit un modèle de données unifié (UDM) interne de la conception.

Cela garantit que toute modification apportée à la conception est immédiatement reflétée dans le Navigator et le panneau Projects .

Le modèle compilé du projet est appelé modèle de données unifié (UDM). L’UDM comprend des descriptions détaillées de chaque composant de la conception, ainsi que de leurs interconnexions.

Afin de vérifier les erreurs logiques, électriques et de dessin entre l’UDM et les paramètres du compilateur, vous devez valider le projet. Cette commande est accessible en choisissant la commande Project » Validate Project dans les menus principaux ou en cliquant avec le bouton droit sur l’entrée d’un projet dans le panneau Projects, puis en choisissant la commande Validate Projectdans le menu contextuel.

Toute violation détectée par le compilateur sera répertoriée sous forme d’avertissements et/ou d’erreurs dans le panneau Messages. Le compilateur utilise les options définies dans les onglets Error Reporting et Connection Matrix de la boîte de dialogue Options for Project (selon le type de projet) lors de la vérification des documents source pour détecter les violations.

Le modèle de données unifié

Pour comprendre la conception multicanal, il est utile de comprendre comment les données de conception sont gérées. Un élément fondamental du logiciel est le modèle de données unifié (UDM). Lorsque le projet est compilé automatiquement, un modèle unique et cohérent est créé ; il occupe une place centrale dans le processus de conception. Les données du modèle peuvent ensuite être consultées et manipulées à l’aide des différents éditeurs et services du logiciel. Au lieu d’utiliser un stockage de données distinct pour chacun des différents domaines de conception, l’UDM est structuré pour accueillir toutes les informations de tous les aspects de la conception, y compris les composants et leur connectivité.

Le modèle de données unifié met toutes les données de conception à la disposition de tous les éditeurs et contribue à fournir des fonctionnalités sophistiquées comme la conception multicanal.

L’UDM, combiné au système de conception hiérarchique, est exploité pour offrir les capacités de conception multicanal. Le « canal » correspond au circuit contenu dans un symbole de feuille ; sous ce symbole de feuille peut se trouver une seule feuille ou toute une branche de la structure du projet, contenant d’autres sous-feuilles. Vous pouvez également créer des canaux dans des canaux ; dans une conception multicanal à 2 niveaux, les canaux supérieurs sont appelés banques, tandis que ceux du niveau inférieur sont appelés canaux.

Comme cette description complète, prête pour le PCB, existe en mémoire, il devient alors possible de répéter une section de circuit, à condition qu’il existe une méthode systématique pour gérer les objets répétés, tels que les désignateurs de composants et les nets. Le nommage systématique est défini dans l’onglet Multi-Channel de la boîte de dialogue Options for Project, comme expliqué ci-dessous.

Création d’une conception multicanal

Une conception est multicanal lorsqu’une section du circuit est répétée. Cela se fait au niveau du symbole de feuille, soit en :

• plaçant plusieurs symboles de feuille qui référencent tous le même schéma enfant, ou
• configurant un seul symbole de feuille pour répéter le schéma enfant référencé le nombre de fois requis

Première image : il y a quatre symboles de feuille, tous référençant la même feuille enfant (PortIO.SchDoc). Deuxième image : InputChannel.SchDoc est répété huit fois et OutputChannel.SchDoc deux fois à l’aide du mot-clé Repeat.

Ces deux approches de création d’une conception multicanal sont illustrées dans les images ci-dessus. Dans la première image, il y a quatre symboles de feuille qui référencent tous la même feuille enfant (PortIO.SchDoc). Dans la seconde image, le InputChannel.SchDoc est répété huit fois et le OutputChannel.SchDoc est répété deux fois, grâce à la présence du mot-clé Repeat dans le champ Designator du symbole de feuille.

Les désignateurs de composants répétés et les noms de nets dans le projet sont résolus à l’aide d’une convention de nommage standard. Par exemple, une convention de nommage consiste à ajouter un indice de canal aux composants répétés et aux identifiants de net (Net Labels et Ports), comme le montrent les mises en évidence dans les images ci-dessous.

Notez les onglets qui apparaissent en bas du schéma lorsque le projet est ouvert. L’onglet Editor contient la conception logique telle que vous l’avez saisie ; les autres onglets compilés (COUT1 et COUT2) apparaissent également, représentant la conception physique qui sera transférée vers l’éditeur PCB. Il y aura un onglet pour chaque canal physique.

Le projet compilé, montrant l’onglet de la vue logique et un onglet pour chaque canal physique transféré vers le PCB. Notez comment les désignateurs répétés et les identifiants de net sont gérés.

Le mot-clé Repeat

Comme indiqué, un canal est répété soit en plaçant plusieurs symboles de feuille qui référencent la même feuille enfant, soit en incluant le mot-clé Repeat dans le champ Designator du symbole de feuille. Lorsque le mot-clé Repeat est utilisé, le symbole de feuille est dessiné comme un ensemble de symboles de feuille empilés.

L’instruction Repeat définit le désignateur de canal et le nombre de canaux. Notez comment le symbole de feuille est dessiné comme un ensemble de symboles empilés, afin de signifier des canaux répétés.

Chaque canal est identifié par un désignateur de canal, qui provient du Designator du symbole de feuille. Lorsque la conception est organisée en canaux en plaçant plusieurs symboles de feuille, le désignateur de canal est la valeur Designator définie pour chaque symbole de feuille. Si la conception est organisée en canaux à l’aide du mot-clé Repeat, le désignateur de canal est le ChannelIdentifier+ChannelIndex défini par le mot-clé Repeat.

La syntaxe du champ Designator lorsque le mot-clé Repeat est utilisé est la suivante :

Repeat(<ChannelIdentifier>,<ChannelIndex_1>,<LastChannelIndex_n>)

Nommage multicanal

Le concept consistant à saisir une seule fois puis à répéter — la conception multicanal — repose sur le modèle de données unifié (UDM) du logiciel. Les composants répétés sont nommés à l’aide d’une convention de nommage systématique, configurée dans l’onglet Multi-Channel tab de la boîte de dialogue Options for Project, comme illustré ci-dessous.

La boîte de dialogue comprend une section supérieure utilisée pour contrôler le nommage des Rooms, et une section inférieure utilisée pour contrôler le nommage des composants à l’intérieur de ces Rooms. Au niveau Room, il existe 2 styles de nommage plats et 3 styles de nommage hiérarchiques ; en général, vous n’aurez besoin de choisir un style de nommage hiérarchique que si la conception comporte des canaux dans des canaux. Sinon, un style de nommage plat pour les Rooms est plus court et plus facile à comprendre.

Pour le nommage des composants, l’option $Component$ChannelAlpha ou l’option $Component_$ChannelIndex donnera la désignation de composant la plus courte et la plus facile à interpréter. Il est également possible de construire votre propre convention de nommage des désignateurs, à l’aide des mots-clés disponibles.

Les composants répétés (et les nets) sont gérés en appliquant une convention de nommage systématique, choisie dans l’onglet Multi-Channel de la boîte de dialogue Project Options.

Le rôle de la Room

Une Room est un objet de conception PCB utilisé pour définir une zone sur la carte, qui peut ensuite être utilisée de deux façons :

1. Contain objects - bien qu’une room soit placée comme n’importe quel objet de forme polygonale, elle est en réalité créée comme une règle de conception de placement . Une partie de la définition d’une Room consiste à spécifier les objets qui doivent être contenus dans cette room — souvent des composants. Lorsque cette room est déplacée, tous les composants qu’elle contient se déplacent également.
2. To scope other design rules - en plus d’être une règle à part entière, les rooms peuvent également être utilisées pour définir la portée d’autres règles de conception. Par exemple, une règle de conception de largeur de routage définit la largeur de routage pour une classe de nets, puis une règle de conception de priorité supérieure, avec une portée de type Room, peut spécifier une largeur différente à appliquer à cette classe de nets dans cette Room.

Les rooms fonctionnent très bien avec une conception multi-canal. Elles peuvent être créées automatiquement lorsque la conception est transférée de l’éditeur de schémas vers l’éditeur PCB, selon les options de l’onglet Class Generation de la boîte de dialogue Project Options, avec une room pour chaque symbole de feuille. En plus de regrouper les composants de ce canal, la room peut ensuite être utilisée dans la dénomination des composants à l’intérieur de cette room. Les rooms et leur rôle dans le processus de conception de carte sont abordés plus en détail dans la section Multi-Channel PCB Design de cet article.

Connectivité dans une conception multi-canal

Pour une conception multi-canal, définissez Net Identifier Scope sur Automatic, Hierarchical ou Strict Hierarchical. Une conception multi-canal doit être hiérarchique, car le logiciel utilise ce modèle structurel pour instancier les canaux en mémoire lors de la compilation de la conception.

Le logiciel doit prendre en charge deux exigences de connectivité différentes pour un net connecté à un canal répété ; le net sera soit :

• commun à tous les canaux, soit
• unique dans chaque canal.

Le niveau de prise en charge dépend de la méthode utilisée pour définir les canaux (plusieurs symboles de feuille, ou via le mot-clé Repeat). Si une conception utilise plusieurs symboles de feuille (un symbole de feuille individuel pour chaque canal), alors la connectivité des nets est explicite, telle que définie par le câblage placé par le concepteur.

Cette conception utilise le mot-clé Repeat pour créer plusieurs canaux.

Si la conception utilise le mot-clé Repeat, les conventions de connectivité suivantes s’appliquent.

Comment les nets sont nommés

En fin de compte, chaque net ne peut avoir qu’un seul nom sur le PCB (un net PCB ne peut pas avoir deux noms). Le logiciel résout automatiquement les nets portant plusieurs noms afin qu’ils n’aient qu’un seul nom dans un projet ; il est important de configurer les options de dénomination dans une conception multi-canal afin de s’assurer que vos nets sont étiquetés d’une manière qui a du sens pour vous. Les options de dénomination des nets se trouvent dans la section Netlist Options de l’onglet Options de la boîte de dialogue Options for Project.

Une bonne approche pour définir ces options dans une conception multi-canal consiste à activer l’option Higher Level Names Take Priority et à placer également des Net Labels sur tous les nets qui se connectent à une feuille enfant canalée.

À titre d’exemple, considérez les images ci-dessous. Notez que les deux symboles de feuille pointent vers la feuille PCB_Decoder.SchDoc, il y a donc 2 canaux de ce circuit, identifiés comme U_PCB_DecoderA et U_PCB_DecoderB.

Le symbole de feuille comprend une entrée de feuille appelée TDI, qui est la ligne Test Data In d’une chaîne de boundary scan JTAG. TDO (Test Data Out) de DecoderA se connecte ensuite au TDI du périphérique suivant dans la chaîne, qui se trouve dans le canal DecoderB.

Les deux canaux de décodeur sont créés en plaçant deux symboles de feuille qui référencent tous deux le même schéma, PCB_Decoder.SchDoc.

Lorsque le projet est ouvert, les onglets de canal U_PCB_DecoderA et U_PCB_DecoderB apparaissent en bas de la vue schématique ; ces onglets montrent la conception physique telle qu’elle sera transmise à l’éditeur PCB. Dans les images ci-dessous, le schéma du circuit décodeur tel qu’il a été saisi est affiché dans l’onglet Editor à gauche, suivi des deux canaux physiques de ce schéma, U_PCB_DecoderA et U_PCB_DecoderB.

Dans le schéma d’origine saisi, le net a été étiqueté TDI par le concepteur (première image). Notez comment le logiciel a appliqué le nom de net de niveau supérieur, TDO_CONTROLLER, dans l’onglet DecoderA (deuxième image), car il s’agit d’un nom de net de niveau supérieur (qui a été défini comme prioritaire dans cette conception). Pour DecoderB, aucun nom de niveau supérieur n’est défini ; le nom de net d’origine, TDI, a donc été identifié dans ce canal comme TDI_2 (troisième image), car il s’agit du schéma de dénomination défini dans l’onglet Multi-Channel de la boîte de dialogue Project Options (le schéma Component Naming est utilisé pour identifier à la fois les composants et les nets dans chaque canal).

Le schéma PCB_Decoder.SchDoc : première image - le schéma saisi ; deuxième et troisième images - la vue compilée des deux canaux.

Affichage des noms compilés

Le traçage et l’analyse des nets dans une conception multi-canal peuvent prêter à confusion, car les noms doivent changer pour identifier les nets répétés tout en restant uniques. Pour faciliter cela, il existe un certain nombre d’options permettant de contrôler l’affichage des noms des objets compilés, notamment les désignateurs de composants, les Net Labels, les Power Ports et les Ports. Il existe également des options pour les numéros de feuille et de document ; elles seront importantes lorsque vous serez prêt à générer une sortie de type impression.

L’affichage des noms des objets compilés se configure dans la page Schematic - Compiler de la boîte de dialogue Preferences et est illustré dans l’image ci-dessous.

Configurez l’affichage des noms des objets compilés ; les exposants sont utiles pour les désignateurs de composants.

En général, vous souhaiterez afficher les désignateurs et les Net Labels ; les Ports sont pratiques si vous diagnostiquez un problème. Les numéros de feuille et de document sont également importants et doivent être correctement configurés ; vous trouverez des liens vers des informations sur la numérotation des composants et des feuilles dans la section Design Annotation.

Si l’option Display superscript if necessary est choisie, la vue du document actuel inclura l’identifiant de l’objet de la vue non visible sous forme d’exposant. Configurez ces paramètres selon vos préférences.

La vue du canal 2 (CIN2) d’une conception multi-canal. Notez comment les désignateurs et les noms de net du schéma logique d’origine sont affichés en exposant.

Résolution des erreurs de noms de net multiples

Les options de vérification des erreurs de l’éditeur de schémas sont, par défaut, configurées pour signaler chaque occurrence d’un net portant plusieurs noms. Cela peut se produire lorsque vous changez intentionnellement le nom, par exemple lorsqu’un net entre dans un symbole de feuille et que vous préférez utiliser un nom différent dans cette feuille. L’image ci-dessous montre plusieurs exemples de cela, où les sorties Left et Right sont regroupées dans un bus sur la feuille supérieure mais sont appelées Left et Right dans les entrées de feuille.

Un bus a été utilisé car il permet de représenter les deux canaux de sortie par un seul symbole de feuille avec un mot-clé Repeat. Si des fils séparés avaient été utilisés pour les canaux Left et Right, le concepteur aurait dû placer des symboles de feuille distincts pour les canaux de sortie Left et Right (pointant tous deux vers la même feuille schématique enfant), puis câbler chaque sortie vers son symbole de feuille de sortie correspondant.

Vous devez indiquer au logiciel comment gérer plusieurs identifiants de net. Pour ce faire, vous devrez soit :

• Définir le contrôle d’erreur Nets with multiple names sur No Report dans l’onglet Error Reporting tab de la boîte de dialogue Options for Project. Ce n’est pas l’option privilégiée, car elle bloque toute vérification de cette condition d’erreur dans l’ensemble de la conception. Sinon, vous pouvez,
• Placer une Specific No ERC Directive sur les nets concernés, en cliquant avec le bouton droit sur une erreur/un avertissement dans le panneau Messages et en sélectionnant la commande Place Specific No ERC Marker for this violation. Cela vous fera passer en mode de placement d’objet NoERC, avec un marqueur Specific NoERC préconfiguré attaché au curseur, prêt à être placé sur le net en erreur. Après le placement, double-cliquez pour configurer le style et la couleur.

Notez le petit triangle entouré en orange ; il s’agit d’un marqueur No ERC spécifique qui a été placé pour désactiver les erreurs Duplicate Net Names sur les nets MB1 et MB2.

Annotation de conception multi-cartes

Une partie essentielle du processus de capture de conception consiste à annoter la conception, c’est-à-dire à attribuer à chaque composant et à chaque feuille de schéma un identifiant unique. Dans une conception multicanal, ce processus se déroule en deux étapes : tout d’abord, les composants que vous avez placés et les feuilles que vous avez dessinées doivent être numérotés. Ensuite, les composants et les feuilles instanciés par les canaux répétés doivent également être numérotés.

• En savoir plus sur l’annotation des composants
• En savoir plus sur la numérotation des feuilles

Conception PCB multicanal

Lorsque vous transférez une conception de l’éditeur de schémas vers l’éditeur PCB, les composants de chaque feuille sont regroupés dans une salle de placement PCB si la création de salles est activée dans les options du projet.

Le grand avantage de l’utilisation des salles dans une conception multicanal est que l’éditeur PCB permet de dupliquer le placement et le routage d’une salle (canal) vers les autres salles (canaux). Les salles peuvent également être déplacées comme s’il s’agissait d’un seul objet, ce qui simplifie l’agencement des canaux sur le PCB.

Les huit canaux d’entrée et les deux canaux de sortie après le transfert de la conception de l’éditeur de schémas vers l’éditeur PCB ; les zones rouges sont les salles.

Affichage des désignateurs sur le PCB

Il peut être difficile de positionner les chaînes de désignateurs dans une conception multicanal, car elles peuvent être assez longues. En plus de choisir une option de nommage qui produit un nom court, une autre possibilité consiste à n’afficher que la désignation logique d’origine du composant. Par exemple, C30_CIN1 s’afficherait comme C30. Cela nécessiterait l’ajout d’une autre notation sur la carte pour indiquer les canaux distincts, par exemple en dessinant une boîte autour de chaque canal sur la surimpression des composants.

Vous pouvez choisir entre l’affichage des désignateurs logiques et physiques sur le PCB dans la section Other de l’éditeur PCB, dans le panneau Properties (View » Panels » Properties). Si vous choisissez d’afficher les désignateurs logiques des composants dans une conception multicanal, ils seront affichés sur le PCB et dans toutes les sorties générées, telles que les impressions et les fichiers Gerber. Les désignateurs physiques uniques, en revanche, sont toujours utilisés lors de la génération d’une nomenclature.

► En savoir plus sur l’annotation des composants

Conception hiérarchique multicanal paramétrique

Le défi lié à la réutilisation d’une section de la conception — par exemple, relier un symbole de feuille de votre projet actuel au schéma d’alimentation préféré de votre entreprise — est que les valeurs des composants ne sont pas toujours fixes d’une conception à l’autre.

La conception hiérarchique paramétrique résout ce problème : elle vous permet de déplacer la spécification des valeurs des composants de la feuille de schéma vers le symbole de feuille qui référence cette feuille. Cette capacité fonctionne également parfaitement avec la conception multicanal, en vous permettant d’avoir des valeurs de composants différentes dans chaque canal. Notez toutefois que cela nécessite que chaque canal possède son propre symbole de feuille, puisque c’est là que les valeurs des composants sont stockées.

Par exemple, un égaliseur graphique peut comporter le même circuit répété de nombreuses fois, la seule différence entre chaque canal étant les valeurs des composants. Ainsi, un condensateur peut prendre les valeurs 0.12µF, 0.056µF et 0.033µF dans les différents canaux. La mise en œuvre est simple, puisque vous spécifiez ces valeurs dans le symbole de feuille référençant chaque canal, ce qui évite d’avoir à créer de nombreux schémas similaires ne différant que par les valeurs des composants.

Les composants paramétriques sont définis en déclarant leur valeur comme paramètre du symbole de feuille ci-dessus, puis en référençant ce paramètre sur le composant cible. L’image ci-dessous montre la feuille supérieure d’un égaliseur graphique à gauche, avec les paramètres du symbole de feuille 1KHz à côté. L’image montre également le schéma capturé de niveau inférieur et le canal 1KHz compilé (tel que sélectionné par les onglets inférieurs).

Un égaliseur graphique avec différentes valeurs de condensateurs et de résistances dans chaque canal ; les valeurs réelles des composants sont définies dans les symboles de feuille, de sorte qu’un seul schéma de niveau inférieur doit être capturé.

Chacun de ces paramètres de symbole de feuille est également défini comme le value d’un paramètre dans un composant de schéma sur une feuille de niveau inférieur, comme illustré dans l’image ci-dessous. La valeur de chaque paramètre du symbole de feuille est transmise au composant de schéma concerné, où elle est ensuite mappée dans le champ Comment du composant. Notez que si un paramètre Value est utilisé directement pour afficher la valeur d’un composant de schéma, plutôt que le paramètre Comment du composant, la seule exigence est de mapper le paramètre du symbole de feuille au paramètre Value du composant (Value=C2_Value) et de le rendre visible.

Comme le paramètre Value a pour valeur =C2_Value, le compilateur sait qu’il doit rechercher la valeur réelle du composant dans un symbole de feuille de niveau supérieur.

La hiérarchie paramétrique ne se limite pas aux valeurs des composants. Vous pouvez référencer de manière paramétrique n’importe quel paramètre de composant, ainsi que d’autres étiquettes de texte d’objet sur la feuille de schéma, à l’exception des éléments fondamentaux de connectivité tels que les identifiants de composants, les objets Port et les noms de fichiers de document. Si vous faites référence à des paramètres provenant d’un symbole situé plusieurs feuilles plus haut dans la hiérarchie, le système parcourra la hiérarchie jusqu’à trouver le paramètre correspondant.