PCBレイアウトのための電気設計ルールの種類

Electricalカテゴリのデザインルールについて以下に説明します。

Electricalカテゴリのデザインルール。

---

クリアランス

デフォルトルール: 必須 i

このルールは、銅箔レイヤー上の任意の2つのプリミティブオブジェクト間に許容される最小クリアランスを定義します。クリアランスには単一の値を指定することも、専用のMinimum Clearance Matrixを使用してオブジェクトの組み合わせごとに異なるクリアランスを指定することもできます。後者は、ルールスコープと組み合わせることで、非常に厳しいクリアランス要件にも対応できる、簡潔で対象を絞ったクリアランスルール群を柔軟に構築できます。

制約

ルールスコープはオブジェクトのセットを返し、以下に示す制約がそのオブジェクトセットに適用されます:

• Connective Checking - ルールスコープによって返されたネットオブジェクトのセットは、さらに次の方法で絞り込むことができます:
  • Different Nets Only - 制約は、異なるネットに属する任意の2つのプリミティブオブジェクト間に適用されます（例: 異なる2つのネット上の2本のトラック）。
  • Same Net Only - 制約は、同じネットに属する任意の2つのプリミティブオブジェクト間に適用されます（例: 同じネット上のビアとパッドの間、または同じネット内の2つのトラックセグメント）。
  • Any Net - 制約は、設計内の任意のネットに属する任意の2つのプリミティブオブジェクト間に適用されます。これは3つのオプションの中で最も包括的であり、オブジェクトが同じネットに属する場合と異なるネットに属する場合の両方を対象とします。
  • Different Differential Pair - 制約は、異なる差動ペアに属する異なるネット上の任意の2つのプリミティブオブジェクト間に適用されます（例: DiffPair1上のトラックとDiffPair2上のトラック）。このルールは、同じ差動ペア内の2つのネット上のプリミティブ間には適用されません（例: DiffPair1_PとDiffPair1_N）。この制約を使用して、差動ペア間のクリアランスを設定します。

  • Same Differential Pair - 制約は、同じ差動ペア内の異なるネットに属する任意の2つのプリミティブオブジェクト間に適用されます（例: TX_P上のトラックとTX_N上のトラック）。この制約を使用して、差動ペア内のネット同士を一般的なクリアランスで許可されるよりも近づける必要がある場合のクリアランスを設定します。

    差動ペアのクリアランスチェックの詳細を見る

    Same-Net Only Clearanceルールが定義されている場合、一般的な考え方として、2つのオブジェクトが接触している（つまり接続されている）なら、そのルール違反とは見なされません。例外は、同じネット内のビアとSMDパッドオブジェクト間のクリアランスをチェックする場合です。ビアとSMDパッドにソルダーマスククリアランスがあり、両者が近すぎると、2つのオブジェクト間のソルダーマスクブリッジが消失し、はんだ付け工程中にはんだペーストがビア内に流れ込んで、SMDパッド上に不良はんだ接合を生じる可能性があります。ビアとSMDパッドがトレースで接続されている場合や重なっている場合でも、それらの間隔がSame-Net ClearanceルールのVia-SMD Padクリアランス未満であれば、違反と見なされます。

    Same-Net ClearanceルールのVia-SMD Padクリアランスを設定して、ビアとSMDパッド間に許可される最小距離を構成します。ビアとSMDパッドが接触または重なっている必要がある場合は、適切なVia Under SMDデザインルール（High Speedカテゴリ）も定義し、Allow Vias under SMD Pads制約を有効にする必要があります。

• Ignore Pad to Pad Clearances within a footprint - このオプションのオン/オフを切り替えて、同一コンポーネントフットプリント内のパッド間クリアランスを無視するかどうかを指定します。このオプションはデフォルトで無効です。
• Minimum Clearance - 必要な最小クリアランスの値です。ここに入力した値は、Minimum Clearance Matrixのすべてのセルに複製されます。逆に、マトリクス内の1つ以上のオブジェクト組み合わせに対して異なるクリアランス値を入力すると、基板全体に単一のクリアランス値が適用されていないことを反映して、Minimum Clearance制約はN/Aに変わります。
• Minimum Clearance Matrix - 設計内のさまざまなオブジェクト間クリアランスの組み合わせを細かく調整する機能を提供します。

クリアランスマトリクスの操作

多くのユーザーにとって、TrackプリミティブとArcプリミティブの間に大きな違いはありません。また、Fill、Region、Polygonオブジェクトに関しては、ほとんどのユーザーはこれらを単により多くの「銅」と見なします。これを踏まえ、Clearanceルールの最小クリアランスマトリクスは、2つのモードで動作するように強化されています:

• Simple - このモードでは、TrackオブジェクトとArcオブジェクト（Track KeepoutおよびArc Keepoutオブジェクトを含む）は、単一のTrackエントリにまとめられます。Fill、Poly、Regionオブジェクト（Fill KeepoutおよびRegion Keepoutオブジェクトを含む）は、単一のCopperエントリにまとめられます。Simpleモードは、既存の設計を開く場合でも新しい設計を開く場合でも、デフォルトモードです。
• Advanced - このモードは従来のマトリクスで、すべてのオブジェクトが表示されます。

マトリクス内のクリアランス値の定義は、次の方法で行えます:

• 単一セル編集 - 特定のオブジェクト組み合わせに対する最小クリアランスを変更します。セルをクリックして編集対象として選択します。
• 複数セル編集 - 複数のオブジェクト組み合わせに対する最小クリアランスを変更します:
  • 列内の複数セルを選択するには、Ctrl+Click、Shift+Click、およびClick+Dragを使用します。
  • 行内の連続する複数セルを選択するには、Shift+ClickおよびClick+Dragを使用します。
  • 複数の行と列にまたがる連続セルを選択するには、Click+Dragを使用します。
  • 行ヘッダーをクリックすると、その行のすべてのセルをすばやく選択できます。
  • 列ヘッダーをクリックすると、その列のすべてのセルをすばやく選択できます。

必要な選択（単一セルまたは複数セル）ができたら、現在の値の変更は、必要な新しい値を入力するだけです。新しく入力した値を確定するには、別のセルをクリックするか、Enterを押します。選択内のすべてのセルが新しい値で更新されます。

複数セル編集の例。1つ以上のオブジェクト組み合わせに対して異なるクリアランス値が存在するようになったため、すべてのオブジェクト間クリアランスの組み合わせに単一のクリアランス値が適用されなくなったことを反映して、Minimum Clearance制約はN/Aに変わっています。

穴-オブジェクト間クリアランスチェック

設計者は、ドリル穴のエッジと信号レイヤー上の隣接する銅オブジェクトとの間のクリアランスをチェックできます。これは、基板製造時のドリルのわずかなずれによる影響を受ける可能性がある、ドリル穴に近すぎるトラック配線を防ぐうえで特に有効です。Clearanceルールの最小クリアランスマトリクスの最下段は、必要なクリアランスを定義するために使用されます。

設計内でドリル穴のエッジに近すぎる銅オブジェクトを検出できるよう、クリアランス値を設定します。

スプリットプレーンクリアランスチェック

設計者は、内部プレーンレイヤー上のスプリットプレーン領域間のクリアランスもチェックできます。クリアランスの定義方法は、最小クリアランスマトリクスの使用モードによって異なります。

• Simple mode - Copper-Copper セルを使用して、必要なスプリットプレーン間クリアランス値を指定します。
• Advanced mode - Region-Region セルを使用して、必要なスプリットプレーン間クリアランス値を指定します。

違反は次の形式で表示されます。

Clearance Constraint: (<CurrentClearance> < <DefinedClearance>) Between Split Plane (<NetName>) on <InternalPlaneLayerName> And Split Plane (<NetName>) on <InternalPlaneLayerName>、

たとえば次のようになります。

Clearance Constraint: (32.36mil < 34mil) Between Split Plane (GND) on Internal Plane 1 And Split Plane (NetC6) on Internal Plane 1

内部レイヤー上のスプリットプレーン領域間のクリアランスチェック。この場合、クリアランスはマトリクスの Advanced モードを使用して定義されているため、34mil のクリアランス値が Region-Region セルに入力されています。

差動ペアのクリアランスチェック

差動ペアには固有の設計上の課題があり、多くの場合、特定の within-pair クリアランスに加えて pair-to-pair クリアランス、さらに場合によっては pair-to-all other nets クリアランスを制御するための 3 つ目のルールが必要になります。これをサポートするため、Constraints 領域には Same Differential Pair および Different Differential Pair オプションを選択できるドロップダウンが含まれています。

たとえば、差動ペア内のネットに一般的な基板クリアランスよりも厳しいクリアランスが必要な場合、以下に示すように Same Differential Pair 制約オプションを使用して実現できます。このルールスコープは設計内の All ネットオブジェクトに適用されますが、Constraint 設定によって Same Differential Pair 内のオブジェクトにのみ適用されるよう制限される点に注意してください。

この結果は、以下に示すように、ルールスコープを差動ペアオブジェクトのみに適用するよう設定することでも実現できます（例: InAnyDifferentialPair）。ただし、このルールは差動ペア内のネットと設計内の他の任意のネットオブジェクトとの間にも適用されるため、この方法は DiffPairNet-to-DiffPairNet および/または DiffPairNet-to-Any の要件を定義する、より高い優先度の別ルールがある場合にのみ使用してください。この方法を使用する場合、差動ペアルールの Priority も正しく設定する必要があり、より厳しいクリアランス要件を持つルールの優先度を高くする必要があります。

同様の方法で、差動ペア between のクリアランスを制御することもできます。下の画像は、Different Differential Pair 制約を使用してこれを実現する方法を示しています。

前の例と同様に、Different Differential Pairs 制約の代わりにルールスコープを使用して実現することもできます。より厳しいクリアランス要件を持つルールの優先度が高くなるように、ルールの優先度を設定する必要があることを忘れないでください。

差動ペアネットから他の任意のネットオブジェクトへの異なるクリアランスを定義するには、次のルールを使用できます。

これをさらに絞り込み、以下に示すように、差動ペアオブジェクトと非差動ペアオブジェクトの間にのみ適用されるようにすることもできます。

Differential Pair Routing の詳細をご覧ください。Differential Pair design rules のスコープ設定の詳細もご覧ください。

ルールの適用

オンライン DRC、バッチ DRC、インタラクティブルーティング ^#、オートルーティング ^#、およびポリゴン配置。

注記

---

Short-Circuit

デフォルトルール: 必須 i

このルールは、銅箔（信号およびプレーン）レイヤー上のプリミティブオブジェクト間の短絡をテストします。異なるネット名を持つ 2 つのオブジェクトが接触している場合、短絡が存在します。

Constraints

Short-Circuit ルールのデフォルト制約

Allow Short Circuit - このルールの 2 つのスコープ（フルクエリ）に該当する対象ネット同士を短絡可能にするかどうかを定義します。たとえば、設計内で 2 つのグラウンドシステムを接続する場合のように、異なる 2 つのネットを短絡させる必要がある場合は、このオプションを有効にしてください。

Rule Application

Online DRC、Batch DRC、および自動配線中。

Notes

• Printed Electronics design では、異なるネットが別レイヤー上で交差している場合でも短絡として報告されます。これらの交差は、非導電層上に誘電体パッチを配置することで絶縁されます。

• このルールは Wire Bonding にも適用されます。異なるネットのダイパッドまたは銅箔にボンドワイヤが接続されている場合、あるいは異なるネットのボンドワイヤの端点同士が接続されている場合に違反となります。

---

Un-Routed Net

デフォルトルール: 必須 i

このルールは、ルールのスコープ（フルクエリ）に該当する各ネットの完了状態をテストします。ネットが未完了の場合、完了している各セクション（サブネット）が配線完了率とともに一覧表示されます。配線完了は次のように定義されます。

(connections complete / total number of connections) x 100

PCB Editor の Design Rule Checking システムでは通常、ネット内のすべてのノード（コンポーネントパッド）が、ネット認識可能な設計オブジェクト（トラック、アーク、パッド、ビア、ポリゴン）を介して接続されていれば、そのネットは配線済みと見なされます。これらのオブジェクトは、互いに接触していれば接続されていると見なされます。しかし、単に接触しているだけでもソフトウェア上は接続と認識される一方で、実際に基板を製造する段階では、こうした「接続」の一部は脆弱であり、重大な問題を引き起こす可能性があります。特に、たとえば連続する 2 つのトラックセグメントや、パッド/ビアに入るトラックが、わずかに触れているだけの場合が該当します。このような接続はしばしば「Bad Connections」「Poor Connections」「Incomplete Connections」と呼ばれます。このルールは、そのような不十分な接続をテストするように設定することもできます。

Constraints

Un-Routed Net ルールのデフォルト制約

Check for incomplete connections - このオプションを有効にすると、該当する設計オブジェクト間の接続性について、次の追加チェックが行われます。

• Track/Arc to Track/Arc - 接続するトラック/アークセグメントの中心線、または端部中心が一致していることをチェックします。
• Track/Arc to Via - トラック/アークセグメントの中心線、または端部中心が、ビアの形状上に配置されていることをチェックします。
• Track/Arc to Pad - トラック/アークセグメントの中心線、または端部中心が、パッドの形状上に配置されていることをチェックします。
• Via to Pad - ビアの中心が、パッドの形状上に配置されていることをチェックします。
• Via to Via - あるビアの中心が、別のビアの形状上に配置されていることをチェックします。
• Polygon to Track/Arc - トラック/アークセグメントの中心線、 または端部中心 が、ポリゴンによって重なっていることをチェックします。
• Polygon to Pad/Via - Pad/Via がポリゴンに直接接続されている場合、Pad/Via の中心がポリゴンによって重なっていることをチェックします。

Rule Application

Batch DRC。

Notes

• 不十分な接続は、設計空間内で詳細違反マーカー を使用して報告され、対応するメッセージが Messages パネルに表示されます。

• 該当する場合、ネット内の未接続オブジェクト間に接続線が描画され、未配線ネット長に関するデータが PCB panel（Nets mode 内）に反映されます。

• 一部の DRC チェックは、機能させるために Un-Routed Net ルールが Batch 有効になっている必要があります。

• Printed Electronics では、レイヤー遷移にビアは not 必要ありません。そのため、配線済みネットからビアが削除されても、ネットアナライザーはそのネットが切れていないと認識します。基板は、Layer Stack Manager で Printed Electronics オプションが有効になっている場合に Printed Electronics と定義されます。Printed Electronics の詳細をご覧ください。

• このルールは Wire Bonding にも適用されます。同一ネットのダイパッド、ボンドワイヤ、および/または銅箔オブジェクト間に接続がない場合に違反となります。

---

Un-Connected Pin

デフォルトルール: 不要

このルールは、ネットが割り当てられておらず、接続トラックもないピンを検出します。

Constraints

なし

Rule Application

Online DRC および Batch DRC。

---

Modified Polygon

デフォルトルール: 必須 i

このルールは、まだシェルブされたままのポリゴン、および/または変更されたがまだ再注ぎ込みされていないポリゴンを検出します。

Constraints

Modified Polygon ルールのデフォルト制約

• Allow shelved - 有効にすると、この設計ルールのスコープ内にあり、現在シェルブされているすべてのポリゴンは違反として報告されません。
• Allow modified - 有効にすると、この設計ルールのスコープ内にあり、現在変更されているが再注ぎ込みされていないすべてのポリゴンは違反として報告されません。

Rule Application

Online DRC および Batch DRC。

---

Creepage Distance

デフォルトルール: 必須ではありません

このルールは、基板表面上で、非めっき穴、切り欠き、および基板外形の周囲を経由する対象信号間の沿面距離を検証します。 

制約

沿面距離ルールのデフォルト制約

• Creepage distance – First Object 上の任意の点が Second Object 上の任意の点からの距離以下になった場合、ルール違反としてフラグされます。
• Ignore Internal Layers – このオプションを使用すると、ルールが外層にのみ適用されるようにできます。
• Apply to Polygon Pour – このオプションを使用すると、スコープ指定されたポリゴンにルールを適用できます。

ルールの適用

オンライン DRC、バッチ DRC、および自動配線中。

注記

• 沿面距離ルールは、デフォルトではオンラインまたはバッチのデザインルールチェックでは有効になっていません。Design Rule Checker dialog の Tools » Design Rule Check, Electrical category で、オンライン/バッチチェックを有効にしてください。

• ルール違反の表示についても設定が必要な場合があります。Preferences dialog の PCB Editor - DRC Violation Display page で、Violation Details（ローカライズされた違反情報）および/または Violation Overlay（違反しているオブジェクト全体のハイライト）を有効にします。

• このルールは、対象ネット上の最も近い点を特定し、それらの間の距離を X、Y、Z 平面でチェックします。

• パッドを配置して基板スロットを作成している場合、ソフトウェアはめっきバレルを導電性とみなし、それに応じて沿面距離を短く見積もるため、パッドプロパティで Plated オプションが無効になっていることを確認してください。

• ポリゴン注入と他のオブジェクトが、Apply to Polygon Pour オプションを有効にした沿面距離デザインルールおよび Clearance design rule によってスコープ指定されている場合、両方のルールが考慮され、ポリゴン注入時にはより大きい値が適用されます。たとえば、沿面距離ルールの制約値が Clearance ルールより大きい場合、その大きい値が適用されます。

Z 軸クリアランス

デフォルトルール: 必須ではありません

このルールは、異なる銅箔レイヤー上のさまざまなプリミティブ間の最小クリアランスを検証します。

制約

Z 軸クリアランス距離ルールのデフォルト制約

Z-Axis Clearance – 第 1 オブジェクトと第 2 オブジェクトが異なる銅箔レイヤー上に配置されている場合、第 1 オブジェクト上の任意の点が第 2 オブジェクト上の任意の点からの距離以下になったとき、ルール違反としてフラグされます。

ルールの適用

オンライン DRC、バッチ DRC。

注記

• ルールに対して Violation Details が有効になっている場合（Preferences dialog の PCB Editor – DRC Violations Display page）、PCB 設計空間内の違反テキストは次の形式で表示されます:

  < [RuleValue] ([Actual Z-Axis Clearance Value]; XY: [Z-Axis Clearance Projected on XY]),

  ここで、[RuleValue] はルールで指定された制約値、[Actual Z-Axis Clearance Value] は異なるレイヤー上のプリミティブのエッジ間の最短対角距離です。

  ソフトウェア内の他の箇所では、次の形式が使用されます:

  Z-Axis Clearance: ([Actual Z-Axis Clearance Value] < [RuleValue]) Between [Object1Description] And [Object2Description]

• このルールは、ポリゴン注入（ソリッドおよびハッチ）と内部プレーンでサポートされています。なお、ポリゴンに対してボイドが作成されるのは、ポリゴンと他種のオブジェクト（トラック、パッドなど）との間で違反が検出された場合のみです。異なる信号レイヤー上のポリゴン注入間でもクリアランスと違反は検出されますが、この場合、ボイドは自動的には作成されません。

• また、信号レイヤー上のオブジェクトと内部プレーンの間でも（最短距離に基づいて）クリアランスと違反は検出されますが、そのような違反は手動で解消する必要がある点にも注意してください。

• この機能をサポートしていない古いバージョンの Altium Designer で、定義済みの Z 軸クリアランス ルール/制約を含む PCB を開くと、それらのルールは失われます。