PCBレイアウトのための電気設計ルールの種類
Altium Essentials: PCB Design Rules Creation
This content is part of the official Altium Professional Training Program. For full courses, materials and certification, visit Altium Training.
概略
- クリアランスルールが、ネット、差動ペア、パッド、ビア、穴、銅箔形状などのPCBオブジェクト間の間隔をどのように定義するかを学びます。
- 最小クリアランスマトリックス、シンプルモードと詳細モード、編集用ショートカットを活用して、より対象を絞ったクリアランスルールを作成する方法を確認します。
- 同一ネットのビアとSMDパッド間のチェック、穴とオブジェクト間のクリアランス、レイヤー固有のクリアランス動作など、特殊なクリアランスのケースを理解します。
Electricalカテゴリのデザインルールについて、以下に説明します。
詳しくは、PCBデザインルールの定義、適用範囲の設定、管理をご覧ください。
クリアランス
このルールは、銅箔レイヤー上の任意の2つのプリミティブオブジェクト間で許容される最小クリアランスを定義します。クリアランスには単一の値を指定することも、専用のMinimum Clearance Matrixを使用してオブジェクトの組み合わせごとに異なる値を指定することもできます。後者をルールの適用範囲設定と組み合わせることで、最も厳しいクリアランス要件にも対応できる、簡潔で対象を絞ったクリアランスルールのセットを柔軟に構築できます。
制約
クリアランス制約の設定
| デフォルトルール | 必須 |
| Connective Checking | ルールの適用範囲によって抽出されたネットオブジェクトの集合は、Constraints領域の上部にあるドロップダウン(
|
| Ignore Pad to Pad Clearances within a footprint | このオプションのオン/オフを切り替えて、同じコンポーネントフットプリント内のパッド間のクリアランスを無視するかどうかを指定します。このオプションはデフォルトで無効になっています。 |
| Minimum Clearance | 必要な最小クリアランスの値です。ここに入力した値は、最小クリアランスマトリクスのすべてのセルに反映されます。一方、マトリクス内の1つ以上のオブジェクトの組み合わせに異なるクリアランス値を入力すると、すべてに単一のクリアランス値が適用されていないことを示すため、Minimum Clearance制約がN/Aに変わります。 |
| Minimum Clearance Matrix | 設計内のさまざまなオブジェクト間の組み合わせについて、クリアランスを細かく調整できます。 |
| Simple/Advanced options | 最小クリアランスマトリックスでは、Simpleモードがデフォルトのモードです(
|
| クリアランスマトリックスでの編集 | マトリックス内のクリアランス値は、以下の方法で設定できます。
マトリックスを使用する際のヒント:
|
| ポリゴンのクリアランスチェック |
|
| 穴とオブジェクト間のクリアランスチェック | 設計者は、ドリル穴の端と、信号層上の隣接する銅箔オブジェクトとのクリアランスをチェックできます。これは、ドリル穴に近すぎる位置への配線を防ぐうえで特に有用です。このような配線は、基板製造時にドリルの位置がずれると、損傷するおそれがあります。Clearanceルールの最小クリアランスマトリクスの最下行で、必要なクリアランスを定義します( |
| 分割プレーンのクリアランスチェック | このルールでは、内部プレーン層上の分割プレーン領域間のクリアランスもチェックできます。クリアランスの定義方法は、最小クリアランスマトリクスの使用モードによって異なります。
違反は次の形式で表示されます。 Clearance Constraint: (<CurrentClearance> < <DefinedClearance>) Between Split Plane (<NetName>) on <InternalPlaneLayerName> And Split Plane (<NetName>) on <InternalPlaneLayerName>、 例( Clearance Constraint: (32.36mil < 34mil) Between Split Plane (GND) on Internal Plane 1 And Split Plane (NetC6) on Internal Plane 1 |
| 差動ペアのクリアランスチェック | 差動ペアには特有の設計上の課題があり、多くの場合、特定の
詳細については、差動ペア配線を参照してください。差動ペアのデザインルールの適用範囲の設定についても参照してください。 |
| レイヤー別のクリアランスチェック | デフォルトでは、クリアランスチェックは設計内のすべてのレイヤーに適用されます。 設計制約がConstraint Managerで定義されている場合は、レイヤーごとにクリアランスを制約することもできます(
|
| クリアランスチェックの速度低下を防ぐ | 配線中(および同様の操作中)、ルールエンジンは編集位置の周囲にある障害物を常にチェックします。スキャン対象の領域には、プリミティブの領域に加えて、そのプリミティブの周囲に必要なクリアランス領域も含まれます。つまり、ルールで定義したクリアランスが大きいほど、スキャンが必要な領域も広くなり、その結果、操作が遅くなります。大きなクリアランスが必要なオブジェクトが少数だけの場合は、それらに大きなクリアランスルールを定義する代わりに、対象オブジェクトの周囲にキープアウトを追加することで、配線エンジンの速度低下を防ぐことができます。 |
| プリンテッドエレクトロニクス設計のクリアランスチェック |
|
| ルールの適用 | オンラインDRC、バッチDRC、インタラクティブ配線、自動配線、およびポリゴンの配置。 |
短絡
このルールは、銅箔(信号およびプレーン)レイヤー上のプリミティブオブジェクト間の短絡をチェックします。異なるネット名を持つ2つのオブジェクトが接触すると、短絡が発生します。
制約
短絡の制約設定
| デフォルトルール | 必須 |
| Allow Short Circuit | ルールの2つの適用範囲(完全なクエリ)に該当する対象ネットの短絡を許可するかどうかを定義します。設計内で2つのグラウンドシステムを接続する場合など、異なる2つのネットを短絡させる必要がある場合は、このオプションを有効にしてください。 |
| プリンテッドエレクトロニクス設計の場合 | プリンテッドエレクトロニクス設計では、異なるネットが別々のレイヤー上で交差すると、短絡として検出されます。これらの交差部分は、非導電性レイヤーに誘電体パッチを配置することで絶縁します。 |
| ワイヤーボンディング設計の場合 | このルールはワイヤーボンディングにも適用されます。ボンディングワイヤーが異なるネットのダイパッドや銅箔に接続されている場合、または異なるネットのボンディングワイヤーの端点同士が接続されている場合に、違反が発生します。 |
| ルールの適用 | オンラインDRC、バッチDRC、および自動配線中。 |
未配線ネット
PCBエディターのデザインルールチェックシステムは通常、ネット内のすべてのノード(コンポーネントのパッド)が、ネットを認識する設計オブジェクト(トラック、円弧、パッド、ビア、ポリゴン)を介して接続されていれば、そのネットを配線済みと見なします。これらのオブジェクトは、互いに接触していれば接続されていると見なされます。しかし、単に接触しているだけでもソフトウェア上では接続と認識される一方で、基板の製造時には、こうした「接続」の一部が脆弱であるために重大な問題を引き起こす可能性があります。特に、隣接する2つのトラックセグメントや、パッド/ビアに接続するトラックなどのオブジェクトが、わずかにしか接触していない場合に問題となります。このような接続は、「不良接続」、「接続不良」、または「不完全な接続」と呼ばれることがあります。このルールを使用して、このような接続不良をチェックします。
制約
未配線ネットの制約設定
| デフォルトルール | 必須 |
| Routing completion | このルールは、ルールの適用範囲(完全なクエリ)に含まれる各ネットの完了状態を検査します。ネットが未完了の場合、完了している各セクション(サブネット)が配線完了率とともに一覧表示されます。配線完了率は次のように定義されます。
|
| Check for incomplete connections | このオプションを有効にすると、対象の設計オブジェクト間の接続について、次の追加チェックが行われます。
|
| 不良箇所の識別方法 |
|
| 他のルールとの連携 | 一部のDRCチェックを機能させるには、未配線ネットルールのバッチチェックを有効にする必要があります。 |
| プリンテッドエレクトロニクス設計の場合 | プリンテッドエレクトロニクスでは、レイヤー間の移行にビアはnot必要ありません。配線済みネットからビアを削除しても、ネットアナライザーはネットが途切れていないと認識します。レイヤースタックマネージャーで Printed Electronics オプションを有効にすると、その基板はプリンテッドエレクトロニクスとして定義されます。詳細は、プリンテッドエレクトロニクスを参照してください。 |
| ワイヤーボンディング設計の場合 | このルールはワイヤーボンディングにも適用されます。同じネットのダイパッド、ボンディングワイヤー、銅箔オブジェクト間に接続がない場合、違反が発生します。 |
| ルールの適用 | バッチDRC。 |
未接続ピン
このルールは、ネットが割り当てられておらず、接続されたトラックもないピンを検出します。
制約
未接続ピンの制約設定
| デフォルトルール | 不要 |
| 設定 | なし |
| ルールの適用 | オンラインDRCおよびバッチDRC。 |
変更されたポリゴン
このルールは、シェルフ状態のままのポリゴン、および変更後にまだ再ポアされていないポリゴンを検出します。
制約
変更されたポリゴンの制約設定
| デフォルトルール | 必須 |
| Allow shelved | 有効にすると、この設計ルールの適用範囲内にあり、現在シェルフ状態になっているすべてのポリゴンは、違反として報告されません。 |
| Allow modified | 有効にすると、この設計ルールの適用範囲内にあり、現在変更済みで再ポアされていないすべてのポリゴンは、違反として報告されません。 |
| ルールの適用 | オンラインDRCおよびバッチDRC。 |
沿面距離
このルールは、非めっき穴、切り抜き、および基板外周を経由する基板表面上の経路に沿って、対象信号間の沿面距離を検査します。
制約
沿面距離の制約設定
| デフォルトルール | 不要。 |
| Creepage distance | 第1オブジェクト上のいずれかの点と第2オブジェクト上のいずれかの点との距離が、指定距離以下の場合、ルール違反として報告されます。 |
| Ignore Internal Layers | このオプションを使用すると、ルールを外層のみに適用できます。 |
| Apply to Polygon Pour | このオプションを使用すると、適用範囲内のポリゴンにルールを適用できます。 |
| デフォルトの動作 | 沿面距離ルールは、デフォルトではオンラインおよびバッチのデザインルールチェックで有効になっていません。Design Rule Checker ダイアログ( |
| 結果 | このルールは、対象ネット上の最も近い点を特定し、それらの間の距離をX、Y、Z平面で検査します。 |
| 長穴パッド | パッドを配置して基板の長穴を作成した場合は、パッドのプロパティで Plated オプションが無効になっていることを確認してください。ソフトウェアは、めっきされた穴壁を導電性とみなし、それに応じて沿面距離を短く算定するためです。 |
| ポリゴンの動作 | ポリゴンポアと他のオブジェクトが、Apply to Polygon Pour オプションを有効にした沿面距離設計ルールと、クリアランス設計ルールの両方の適用範囲に含まれる場合、両方のルールが考慮され、ポリゴンのポア時には大きい方の値が適用されます。たとえば、沿面距離ルールの制約値がクリアランスルールより大きい場合、その大きい方の値が適用されます。 |
| ルールの適用 | オンラインDRC、バッチDRC、および自動配線時。 |
Z軸クリアランス
このルールは、異なる銅箔レイヤー上にあるさまざまなプリミティブ間の最小クリアランスをチェックします。
制約
Z軸クリアランスの制約設定
| デフォルトルール | 不要です。 |
| Z-Axis Clearance | 第1のオブジェクトと第2のオブジェクトが異なる銅箔レイヤー上に配置されている場合に、両オブジェクトの任意の点間の距離が指定距離以下になると、ルール違反として検出されます。 |
| 違反の表示 | Preferences ダイアログ(
ここで、 ソフトウェア内のその他の場所では、次の形式が使用されます。
|
| ポリゴンのサポート | このルールは、ポリゴンポア(ソリッドおよびハッチング)と内部プレーンに対応しています。ポリゴンにボイドが作成されるのは、ポリゴンと他の種類のオブジェクト(トラック、パッドなど)の間で違反が検出された場合のみです。異なる信号レイヤー上のポリゴンポア間でもクリアランスと違反は検出されますが、この場合、ボイドは自動的には作成されません。 |
| プレーンレイヤーのサポート | 信号レイヤー上に配置されたオブジェクトと内部プレーンの間では、最短距離に基づいてクリアランスと違反が検出されますが、こうした違反は手動で解消する必要があります。 |
| 古いファイル形式での保存 | Z軸クリアランスのルール/制約が定義されたPCBを、この機能に対応していない古いバージョンのAltium Designerで開くと、これらのルールは失われます。 |
| ルールの適用 | オンラインDRC、バッチDRC。 |



)を使用して、次のようにさらに絞り込めます。
)でのみ使用できます。これは、ドロップダウンで行う、ネットの特定のサブセット(
)や
)など)を対象とする操作を、Constraint Managerのグリッド領域で実行するためです。
)。Advanced モードでは、すべてのオブジェクトが表示されます(
)(従来のマトリックスです)。

)。
)。 ドリル穴の端に近すぎる銅箔オブジェクトを設計内で検出できるように、クリアランス値を設定してください。
):
)。ルールの適用範囲が設計内の
)。 このルールは、差動ペア内のネットと設計内の他のネットオブジェクトとの間にも適用されるため、この方法は、
)。
)。 より狭いクリアランスを要求するルールの優先順位が高くなるように、ルールの優先順位を設定する必要があることに注意してください。
)。
)。
)。
)。All Layersタブの値は、すべてのレイヤータブの設定値の範囲を反映するように更新されます(
)。








)でオンライン/バッチチェックを有効にしてください。ルール違反の表示設定も必要になる場合があります。違反の詳細(違反箇所の局所的な情報)および違反オーバーレイ(違反しているオブジェクト全体のハイライト表示)は、Preferences ダイアログ(
)の PCB Editor – DRC Violations Display ページで有効にします。

