高速ルールの種類

概略

この記事では、Altium DesignerでのPCBレイアウトにおいて、High Speed(高速)カテゴリに分類されるデザインルールについて説明します。ソフトウェアで利用できる高速設計向けのルールオプションとその分類をより明確に理解したい方にとって、設計環境をより確実に使いこなすための参考資料となります。High Speedルールの全体像をすばやく把握し、PCBレイアウトのワークフローを改善するために、ぜひお読みください。

- Altium Designerで利用できるHigh Speedデザインルールの種類をわかりやすくまとめています。
- デザインルールシステム内でのHigh Speedカテゴリの構成について、理解を深められます。
- PCBレイアウト作業中に、これらのルールオプションを見つけて理解するための実用的な参考資料として活用できます。
AIでさらに深掘り:

High Speedカテゴリのデザインルールについて、以下に説明します。

High Speed カテゴリのデザインルール。
High Speed カテゴリのデザインルール。


平行セグメント

デフォルトルール:不要

このルールでは、指定された間隔で2つのトラックセグメントを平行に配線できる距離を指定します。

  • このルールには、制約としてLayer Checkingオプションが組み込まれています。そのため、平行セグメントをOnTopLayerでのみチェックするなど、レイヤーに基づくルールの適用範囲は定義できません。InNetやInNetClassなど、その他すべての適用範囲設定オプションはサポートされています。
  • 配線済みの差動ペアネットは、このルールによるチェックの対象外です。
制約

平行セグメントルールのデフォルトの制約
平行セグメントルールのデフォルトの制約

  • Layer Checking - チェック対象の2つのトラックセグメントが配置されるレイヤーを指定します。
    • Same Layer - 対象ネットのトラックセグメントが、両方とも同じレイヤー上にあります。
    • Adjacent Layers - 対象ネットのトラックセグメントが、隣接するレイヤー上にあります。
  • For a parallel gap of - 2つのトラックセグメントをチェック対象とする平行間隔を指定します。この値以下の間隔で平行に配置されたトラックセグメントがチェックされます。
  • The parallel limit is - 平行間隔の制約が全長にわたって満たされている場合に、異なるネット上の2つのトラックセグメントに許容される最大平行長を指定します。
ルールの適用

オンラインDRCおよびバッチDRC。

注記

このルールは、parallel gapの設定値以内にある平行トラックセグメントを検出し、それらのネット内のすべてのセグメント長を合計します。これらのセグメント長の合計がparallel limitを超えると、DRC違反として報告されます。以下に簡単な例を示します。


長さ

デフォルトルール:不要

このルールでは、ネットの最小長と最大長を指定します。

制約

長さルールのデフォルトの制約
長さルールのデフォルトの制約

  • Length Units - 長さを距離として定義する場合は、このオプションを選択します。
  • Delay Units - 長さを時間(信号がその配線長を伝わるのにかかる時間)として定義する場合は、このオプションを選択します。
  • Minimum - ネットに許容される最小長の値。
  • Maximum - ネットに許容される最大長の値。
ルールの適用

インタラクティブ長さ調整、自動長さ調整、オンラインDRCおよびバッチDRC。 

注記

RouteメニューのInteractive Length Tuningコマンドでは、さまざまな調整形状を使用でき、適用される長さデザインルール(および適用される等長デザインルール)に従って、長さ調整用のアコーディオン形状を選択的に配置し、ネット長を揃えることができます。また、ネットのグループを選択し、Route » Automatic Length Tuningコマンドを使用して、選択したすべてのネットの長さを自動的に調整することもできます。インタラクティブおよび自動の長さ調整コマンドの詳細については、長さ調整ページを参照してください。


等長

デフォルトルール:不要

このルールでは、ネット長の許容差を指定します。このルールは高速設計に不可欠です。高速設計では、信号が到達するまでの時間(全長によって決まります)だけでなく、指定した信号が同時に到達することも重要になるためです。信号のスイッチング速度、信号の機能、基板に使用する材料によって、許容差は500milにもなる場合もあれば、わずか1milの場合もあります。

対象となるネットの集合は、ルールの適用範囲(完全なクエリで定義)によって定義されます。基準長(集合内で最も長いネットの長さ)は、ルールの適用範囲とConstraintsの設定の組み合わせによって決まります。他の対象ネットは、現在の長さが次の条件を満たす場合にルールに適合します。

(LongestLength - tolerance) ≤ CurrentLength ≤ LongestLength

制約

等長ルールのデフォルトの制約。
等長ルールのデフォルトの制約。

  • Length Units – 長さを距離として定義する場合は、このオプションを選択します。

  • Delay Units – 長さを時間(信号がその配線長を伝わるのにかかる時間)として定義する場合は、このオプションを選択します。

  • Tolerance – 各ネットを集合内で最も長いネットと比較する際の長さの許容差を指定します。長さが指定の許容差内に収まらないネットは短すぎると見なされ、Equalize Net Lengthsコマンドを実行するとトラックが追加されます。

  • Source Target – このドロップダウンは、xSignalクラス(または設計内のすべてのxSignal)をルールの適用範囲に設定した場合にのみ使用できます。ドロップダウンからxSignalを選択すると、その長さを、ルールの適用範囲内にある他のxSignalの目標値として使用できます。基準となるxSignalを選択した場合、他の対象xSignalは、現在の長さが次の条件を満たすとルールに適合します。

    (TargetLength - tolerance) ≤ CurrentLength ≤ (TargetLength + tolerance)

  • Group Matched Lengths – ルールの適用範囲に含まれるすべてのネット間で長さをチェックする場合は、このオプションを選択します。

  • Within Differential Pair Length – ルールの適用範囲に含まれる各差動ペアのネット間で長さをチェックする場合は、このオプションを選択します。詳細については、注記セクションを参照してください。

    • Dynamic Phase Matching – 動的位相整合(ペアの全長にわたって位相を合わせること)の制約を指定するには、このオプションを有効にします。

      この機能は、詳細設定ダイアログでPCB.Rules.DiffpairPhaseMatchingオプションが有効になっている場合に使用できます。

      • Dynamic Phase Tolerance (Length Unitsオプションを選択した場合) / Dynamic Phase Delay Tolerance(Delay Unitsオプションを選択した場合) – ペア内のトラック間で許容される位相ずれ。この値を超えると補正が必要になります。

      • Matching Distance – 許容差を超えてから、補正を適用する必要がある地点までの距離。

ルールの適用

インタラクティブ長さ調整、自動長さ調整、オンラインDRCおよびバッチDRC。

注記
  • RouteメニューのInteractive Length Tuningコマンドでは、さまざまな調整形状を使用でき、適用される等長デザインルール(および適用される長さデザインルール)に従って、長さ調整用のアコーディオン形状を選択的に配置し、ネット長を揃えることができます。また、ネットのグループを選択し、Route » Automatic Length Tuningコマンドを使用して、選択したすべてのネットの長さを自動的に調整することもできます。インタラクティブおよび自動の長さ調整コマンドの詳細については、長さ調整ページを参照してください。

  • インタラクティブ調整用に等長ネットルールの適用範囲を設定する場合:

    • For individual nets - 調整するネットを含むクラス(ネットクラス、差動ペアクラス、またはxSignalクラス)を定義し、そのクラスを対象とするようにルールの適用範囲を設定します。長さ調整ツールは、対象ネットの集合内で最も長いネットを検出し、対象ネットの有効な範囲を次のように示します:(LongestLength - tolerance) ≤ CurrentLength ≤ LongestLength.

    • For differential pair nets - 差動ペアが複数あり、ペア間でネット長を一致させる必要がある設計では、Matched Net Lengthルールを2つ作成します。最初のルールではペア間の長さマッチング要件を定義し、ConstraintをGroup Matched Lengthsに設定します。2つ目のルールでは、各差動ペア内のネット長の差が許容差内に収まるように、ConstraintをWithin Differential Pair Lengthに設定します。このConstraintオプションを使用すると、ソフトウェアはルールの適用範囲に含まれるすべての差動ペアを検出し、各ペアの正側(+)と負側(-)のネットを比較します。

  • 1つのオブジェクトに複数のルールが適用される場合、PCBエディターでは通常、優先順位が最も高いルールが適用されます。ただし、Matched Lengthsデザインルールでは、1つのオブジェクトに複数のルールを適用できるため、この原則は当てはまりません。たとえば、8ビットバス内では厳密な長さマッチングを指定し、同時に、複数の8ビットバス間でも、より大きな許容差で長さを一致させることがよくあります。この場合、この2つのルールの優先順位は無視されます。

  • 動的位相マッチング制約への違反が検出されると、設計スペース内の該当する配線にハッチングパターンが表示されます。ハッチングは、位相の不一致が検出された位置、つまり定義された許容差を超えた位置から始まります()。


デイジーチェーンのスタブ長

デフォルトルール:不要

このルールでは、デイジーチェーントポロジーのネットに許容される最大スタブ長を指定します。

制約

Daisy Chain Stub Lengthルールのデフォルト制約
Daisy Chain Stub Lengthルールのデフォルト制約

Maximum Stub Length - 許容される最大スタブ長の値。

ルールの適用

オンラインDRCおよびバッチDRC。


SMDパッド下のビア

デフォルトルール:不要

このルールでは、SMDパッドの下にビアを配置できるかどうかを指定します。

制約

Vias Under SMDルールのデフォルト制約
Vias Under SMDルールのデフォルト制約

Allow Vias under SMD Pads - 表面実装デバイス(SMD)のパッドの下にビアを配置できるかどうかを指定します。

ルールの適用

オンラインDRC、バッチDRC、インタラクティブ配線、および自動配線。

注記
  • このルールは、単一の銅箔層に定義されたパッドオブジェクトにのみ適用されます(Multi-Layerは対象外)。
  • ルールの適用範囲(Where the Object Matches)では、このルールの対象となるwhich SMD pad objectsを定義します。パッドがルールの適用範囲に含まれる場合(ルールによって検出された場合)、そのパッドが、このルールで定義されたAllow Vias under SMD Pads制約の設定に準拠しているかどうかがチェックされます。
  • このルールは、SMDパッド下のビアを許可するかどうかを指定するものです。ビアが許可されている場合、ビアがSMDパッドの下に部分的にのみ重なっているかどうかや、そのビアのプロパティは、ルールdoes notチェックされません。 
  • SMDパッド下のビアが許可されていない場所に複数のビアがある場合、ルールチェック中に最初に検出されたビアのみが違反として示されます。この違反を解消すると、次の違反ビアが示され、以降も同様に処理されます。
  • SMDパッド下のビアを選択的に許可するには、まずすべてのSMDパッドの下でビアを禁止し、次に、下図のように特定のパッドの下でのみビアを許可するルールを1つ以上定義します。 これを実現するには、次のルールを作成します。

    • すべてのSMDパッドオブジェクトを対象とする、優先順位の低い汎用ルール。このルールではAllow Vias under SMD Pads制約を無効にし、すべてのSMDパッドの下でビアを禁止します。(ルールを表示)
    • その上で、どのSMDパッドの下にビアを配置できるかを選択的に定義する、優先順位の高いルールを1つ以上作成します。これには、HasFootprint、InComponentClass、InPadClassなど、SMDパッドを対象とするルール適用範囲を使用します。

    パッドクラスに属するパッド、コンポーネントクラスに属するすべてのパッド、および特定のフットプリント内のすべてのパッドの下でのみビアを許可するように、複数のルールが定義されています。
    パッドクラスに属するパッド、コンポーネントクラスに属するすべてのパッド、および特定のフットプリント内のすべてのパッドの下でのみビアを許可するように、複数のルールが定義されています。

  • Allow Vias under SMD Padsルールでは、SMDパッドの下で特定のビアが使用されているかどうかはチェックできません。指定されたSMDパッドの下でビアが許可されているかどうかのみを検出します。SMDパッド下のビアが、マイクロビアであることや特定のPadViaTemplateを使用していることなど、特定の条件を満たすかどうかをチェックするには、同一ネット用のクリアランス制約ルールを組み合わせて使用します。Allow Vias Under SMDルールと同様に、この方法でも、SMDパッド下のビアを禁止する優先順位の低いルールと、ビアのプロパティに基づいてSMDパッド下のビアを選択的に許可する優先順位の高いルールを組み合わせる必要があります。 下図は次のルールを示しています。
    • ビアとSMDパッド(および穴)の間に適切なクリアランスを指定する、優先順位の低い汎用的な同一ネット用ルール(すべてのパッド下のすべてのビアを検出)。(ルールを表示)
    • SMDパッドと、特定のPadViaテンプレートを使用するマイクロビアとの間で、クリアランスをゼロ(穴のクリアランスもゼロ)にすることを許可するルール。(ルールを表示)
    • SMDパッドとIPC4761 Type 7に準拠するビアとの間で、クリアランスをゼロ(穴のクリアランスもゼロ)にすることを許可するルール。(ルールを表示)

    特定のPadViaテンプレートを使用するマイクロビア、またはIPC4761 Type 7に準拠するビアについてのみ、ビア(およびビア穴)とSMDパッドとの間のゼロクリアランスを許可するように、複数のルールが定義されています。
    特定のPadViaテンプレートを使用するマイクロビア、またはIPC4761 Type 7に準拠するビアについてのみ、ビア(およびビア穴)とSMDパッドとの間のゼロクリアランスを許可するように、複数のルールが定義されています。


最大ビア数

デフォルトルール:不要

このルールでは、現在の設計における各ネットに許容されるビアの最大数を指定します。

InNet、InNetClass、In AnyNetなどのクエリ式キーワードを使用して適切なルール適用範囲を設定し、特定のネット(またはネットの集合)を対象にします。
制約

Maximum Via Countルールのデフォルト制約
Maximum Via Countルールのデフォルト制約

Maximum Via Count - 定義されたルール適用範囲に含まれる各ネットに許容されるビアの最大数。

ルールの適用

オンラインDRCおよびバッチDRC。


最大ビアスタブ長(バックドリル)

デフォルトルール:不要

スタブとは、ビアまたはパッドが接続する最後の使用信号層を越えて突き出した、ビアまたはパッドのバレル部分の長さを指します。このルールの対象となるネット内の適切なビア/パッドに対し、有効になっている基板面のLayerチェックボックスと、Layer Stack ManagerのBack Drillsタブで定義されたバックドリルペアに従って、バックドリルが適用されます。

このルールは、バックドリルの対象とするビア/パッドを定義するだけでなく、デザインルールチェック時に、このルールの対象となるすべてのネットについて、指定されたMax Stub Lengthより長いビアおよびパッドのスタブを検出します(そのビアまたはパッドにバックドリルが適用されているかどうかは問いません)。また、バックドリルを行うビアおよびパッドに対して、ドリル径をどれだけ大きくするかも指定します。

InNet、InNetClass、In AnyNetなどのクエリ式キーワードを使用して適切なルールスコープを設定し、特定のネット(またはネットの集合)内のビア/パッドを対象にします。
制約

最大スタブ長ルールのデフォルト制約
最大スタブ長ルールのデフォルト制約

  • Max Stub Length - 許容されるスタブの最大長です。この設定は、この長さ以上の残存スタブを検出するために使用されるものであり、バックドリルの穴あけ深さを定義するものではありません。
    • Top Layer - 対象ネット内のビア/パッドに対して、基板の上面からバックドリルを行います。
    • Bottom Layer - 対象ネット内のビア/パッドに対して、基板の下面からバックドリルを行います。
  • Back Drill Oversize - 元のビア/パッドの穴径に対する、バックドリル用ドリルの半径方向の増加量です。
    • Tolerance - このドリル径に許容されるプラス側およびマイナス側の公差です。どちらも正の数で入力します。
穴あけ深さは、Layer Stack Managerで定義された最初のレイヤー(含む)から最後のレイヤー(含まない)までの、すべてのレイヤーの厚さの合計によって定義されます。
ルールの適用

バッチDRC。

詳細については、深さ制御穴あけ(バックドリル)用のスタックアップの設定ページを参照してください。

リターンパス

デフォルトルール:不要

このルールは、対象信号の上または下にある指定されたリファレンスレイヤーに沿って、連続した信号リターンパスを指定します。 リターンパスは、信号レイヤーまたはプレーンレイヤーに配置されたフィル、リジョン、およびポリゴンポアから作成できます。 

制約
 
 
 
 
 

リターンパスルールのデフォルト制約
リターンパスルールのデフォルト制約

  • Impedance Profile – このルールの対象となるネットに適用するインピーダンスプロファイルを選択します。プロファイルは、対象信号のリターンパスとなるレイヤーを指定します。レイヤースタックを選択すると、使用可能な信号レイヤーとそれぞれのリファレンスレイヤーがダイアログのグリッド領域に表示されます。

  • Minimum Gap to Return Path – 導体のエッジからリターンパスの外縁までの最小間隔を示します。チェックは導体の全長にわたって適用されます。間隔がMinimum Gap to Return Pathの値(デフォルト値は0 mm)以下の場合、エラーとして報告されます。

  • Exclude Pad/Via Voids – 有効にすると、対象ネットに属するパッドやビアの周囲のクリアランスによってリターンパスに生じる開口部は、違反として報告されません。 

  • Max Stitch Via Distance – チェックボックスを有効にすると、スコープ対象の信号のビアから、リターンパスビアが存在すべき距離を定義できます(デフォルト値は1.5 mm)。リターンパスビアは、対応するインピーダンスプロファイルのLayer Stack Managerで定義されたリファレンスレイヤーに接続されている必要があります。

詳細設定ダイアログのPCB.Rules.ReturnPathIgnoreAreaオプションに必要な値(単位は平方mil、デフォルトは10)を設定することで、小さな銅箔領域を違反の報告対象から除外できます。

ルールの適用

バッチDRC。

AI-LocalizedAI で翻訳
問題が見つかった場合、文字/画像を選択し、Ctrl + Enter キーを押してフィードバックをお送りください。
Nav
Contents
機能の提供状況

ご利用可能な機能は、お使いのAltiumソリューション(Altium Develop、Altium Agile Teams、Altium Agile Enterprise、または有効な契約期間中のAltium Designer)によって異なります。

実際にお使いのソフトウェアに文書化されている機能が表示されない場合は、詳細についてAltium Sales までお問い合わせください。

従来のドキュメント

Altium Designer のドキュメントは、バージョンごとに掲載されなくなりました。Altium Designer の旧バージョンのドキュメントは、Other Installers ページの Legacy Documentation の項目をご覧ください。

Contents