高速ルールの種類

チェック対象の2つのトラックセグメントが配置されるレイヤーを指定します。

• Same Layer - 対象ネットのトラックセグメントが両方とも同じレイヤー上にある場合。

• Adjacent Layers - 対象ネットのトラックセグメントが隣接するレイヤー上にある場合。

このルールは、parallel gapの設定値以内にある並行トラックセグメントを検出し、それらのネット（）内のすべてのセグメント長を合計します。この合計がparallel limitを超えると、DRC違反として報告されます。 配線済みの差動ペアネットは、このルールのチェック対象から除外されます。

不要。

不要。

このドロップダウンは、ルールの適用範囲としてxSignalクラス（または設計内のすべてのxSignal）が使用されている場合にのみ利用できます。ドロップダウンからxSignalを選択すると、その長さを、ルールの適用範囲に含まれる他のxSignalの目標値として使用できます。基準となる目標としてxSignalを選択した場合、その他の対象xSignalは、現在の長さが次の条件を満たす場合にルールに合格します。

(TargetLength - tolerance) ≤ CurrentLength ≤ (TargetLength + tolerance)

このオプションを有効にすると、動的位相整合（ペアの全長にわたる位相の整合）の制約を指定できます。このオプションが無効の場合、位相整合は静的になります（全体の長さに対してのみ適用されます）

• Dynamic Phase Tolerance （Length Units オプションが選択されている場合）/ Dynamic Phase Delay Tolerance（Delay Units オプションが選択されている場合）– ペア内のトラック間で許容される位相不整合。この値を超えると補正が必要になります。

• Matching Distance – 許容値を超えた位置から、補正を適用しなければならない位置までの距離。

差動ペアの位相整合について詳しくはこちらをご覧ください。

インタラクティブなチューニングに使用する Matched Net Length ルールの適用範囲を設定する場合：

• For individual nets – チューニングするネットを含むクラス（ネットクラス、差動ペアクラス、または xSignal クラス）を定義し、そのクラスを対象とするようにルールの適用範囲を設定します。配線長チューニングツールは、対象ネットの集合から最も長いネットを見つけ、対象ネットの有効な範囲を (LongestLength - tolerance) ≤ CurrentLength ≤ LongestLength として提示します。

• For differential pair nets – 差動ペアが複数あり、設計上、ペア間でネット長を整合させる必要がある場合は、Matched Net Length ルールを2つ作成します。最初のルールではペア間の長さ整合要件を定義し、Constraint を Group Matched Lengths に設定します。2つ目のルールは、各差動ペア内のネットが許容範囲内に収まるようにするもので、Constraint を Within Differential Pair Length に設定します。この Constraint オプションを使用すると、ソフトウェアはルールの適用範囲に含まれるすべての差動ペアを検出し、各ペアの正極側と負極側のネットを比較します。

必須ではありません。

SMD パッドの下にビアを選択的に許可するには（）：

• すべての SMD パッドオブジェクトを対象とする、最も優先度の低い汎用ルールを定義し、すべての SMD パッドの下のビアを全体で禁止します。このとき、Allow Vias under SMD Pads 制約は無効です。

• SMDパッドの下にビアを配置できる条件を個別に定義する、優先度の高いルールを1つ以上定義します。これには、HasFootprint （）、InComponentClass （）、InPadClass （）など、SMDパッドを対象とするルールスコープを使用します。

「Allow Vias under SMD Pads」ルールでは、SMDパッドの下に特定のビアが使用されているかどうかはチェックできません。指定されたSMDパッドの下にビアを配置できるかどうかのみを検出します。SMDパッドの下にあるビアが、マイクロビアである、特定のPadViaTemplateを使用しているなど、特定の特性を備えているかどうかをチェックするには、同一ネット間のクリアランス制約ルールを組み合わせて使用します。「Allow Vias Under SMD」ルールと同様に、この方法でも、SMDパッドの下へのビアの配置を禁止する優先度の低いルールと、ビアのプロパティに基づいてSMDパッドの下への配置を個別に許可する優先度の高いルールを組み合わせる必要があります。 

クリアランス制約ルールの組み合わせには、次のようなルールを含めることができます（）。

• ビアとSMDパッド（および穴）の間に適切なクリアランスを指定する、汎用的で優先度の低い同一ネット間ルール（あらゆるパッドの下にあるすべてのビアを検出）（）。

• SMDパッドと、特定のPadViaテンプレートを使用するマイクロビアとの間で、クリアランスをゼロ（穴のクリアランスもゼロ）にできるルール（）。

• SMDパッドとIPC4761 Type 7に準拠したビアとの間で、クリアランスをゼロ（穴のクリアランスもゼロ）にできるルール（）。

許容されるスタブの最大長です。この設定は、この長さ以上のスタブが残っていないかをチェックするために使用されます。バックドリルで使用する穴あけ深さを定義するものではありません。

• Top Layer - 対象ネット内のビア／パッドに対して、基板の上面からバックドリルを行います。

• Bottom Layer - 対象ネット内のビア／パッドに対して、基板の下面からバックドリルを行います。

元のビア／パッドの穴径に対する、バックドリル用ドリルの半径方向の拡大量です。

• Tolerance - このドリル径に許容されるプラス側およびマイナス側の公差です。どちらも正の数で入力します。