Setting Up & Running a DRC

DRC の設定

デザインルールチェックの設定は、PCB ドキュメントから Tools » Design Rule Check コマンドを使用して開く Design Rule Checker ダイアログで行います。

Online DRC の使用

Online Design Rule Checking はバックグラウンドでリアルタイムに実行され、デザインルール違反を通知し、または自動的に防止します。これは、基板を interactively routing している際に、クリアランス、幅、平行セグメントの違反を即座に強調表示できるため、特に便利です。ルールを Online DRC の対象にするには、次の 3 つの要件を満たす必要があります。

オンラインチェック用に有効化された適用可能なデザインルールに違反しているオブジェクトが見つかった場合、それらは定義済みの violation display options に従って設計空間内でハイライト表示されます。

Batch DRC の使用

最終アートワークを生成する前には、必ずバッチモードのデザインルールチェックを実行することを強く推奨します。Online DRC が検出するのは新しい違反、つまり機能を有効にした後に作成された違反のみですが、Batch DRC では基板設計プロセス中の任意の時点で手動チェックを実行できます。そのため、優れた設計者は Online DRC の価値を理解している一方で、基板設計は Batch DRC で始まり Batch DRC で終えるべきことも理解しています。

必要に応じて、Design Rule Checker ダイアログでバッチチェック用のルールタイプを有効にします（DRC の設定 セクションを参照）。Batch DRC の実行時には、レポートファイルの生成機能を含むさまざまな追加オプションを利用できます。これらのオプションには、ダイアログのフォルダーツリーペインで Report Options フォルダをクリックしてアクセスします。主な 2 つのオプション（次の画像で強調表示）は次のとおりです。

• Create Report File - このオプションを有効にすると、基板に対して Batch DRC を実行した後にレポートが生成されます。生成されるレポートに PCB Health Check Monitor で検出された問題も含めるには、Report PCB Health Issues サブオプションを有効にします。

  レポートは HTML 形式で、名前は Design Rule Check - <PCBDocumentName>.html になります。Batch DRC プロセスの完了後、自動的にアクティブドキュメントとして開かれます。

• Create Violations - このオプションを有効にすると、違反が定義済みの violation display options に従って設計空間内でハイライト表示されます。このオプションは、違反を Violations region of the PCB Rules And Violations panel に一覧表示するためにも必要です。

利用可能なその他のオプションは次のとおりです。

• Sub-Net Details – Un-Routed Net ルールが定義されている場合、このオプションを有効にすると、DRC レポートにサブネットの詳細が含まれます。

  Un-Routed Net ルールは、すべての接続が配線された時点でのみチェック用に有効にしてください。接続ラインは実質的に「オープン回路」であるためです。

• Verify Shorting Copper – このオプションを有効にすると、設計内で使用されている Net Tie コンポーネント内の短絡用銅箔の完全性を検証します。このチェックでは、コンポーネント内に未接続の銅箔がないかを確認します（これは、あるパッドが他のパッドを正しく短絡していないことを示します）。

• Report Drilled SMT Pads – このオプションを有効にすると、誤って穴あけされた SMT（表面実装技術）パッドを DRC レポートに含めます。

  SMT パッドの例としては、短いピン、フラットコンタクト、ボールのマトリクスの一部（BGA）、部品本体上の終端（受動部品）、またはガルウィング形状の短いリード（QFP）などがあります。

  このオプションは、ソフトウェアの旧バージョンで可能だった、穴が定義された SMT パッドを検出するためだけのものです。SMD パッド下のビアをチェックするには、Vias Under SMD ルール（High Speed カテゴリ内）を設計に追加し、Batch DRC 用に有効にする必要があります。

• Report Multilayer Pads with 0 size Hole – このオプションを有効にすると、設計内で見つかった無効なマルチレイヤー パッドを含めます。無効なマルチレイヤー パッドとは、穴サイズがゼロで、そうでなければ SMT パッドになるものを指します。

• Stop when n violations found – このフィールドを使用して、バッチ DRC プロセスを停止するまでに検出できる違反の最大数を決定します（デフォルト = 500）。報告される違反数を制限することは、チェック プロセスを管理しやすくするための重要な戦略です。

• Report Broken Planes – このオプションを有効にすると、バッチ ルール チェック プロセスで分断されたプレーンを検出して報告します。分断プレーンは、ネットへの接続性を持つプレーン領域が、プレーンの残り部分から電気的に切り離されたときに発生します。たとえば、分割プレーンをまたいで配置されたコネクタが、そのプレーンに接続されていない場合に発生することがあります。ピン周囲のボイドがつながってプレーン銅箔を完全に横切って切断し、結果としてプレーンが 2 つに分断されます。

  分断プレーンをチェックするには、Un-Routed Net ルール（Electrical カテゴリ内）を Batch DRC 用に有効にする必要があります。

• Report Dead Copper larger than – このオプションを有効にすると、バッチ ルール チェック プロセスで、指定した面積より大きいデッドカッパー領域を検出して報告します。デッドカッパーとは、ネットへの接続性がなく、かつ元の親プレーンからも電気的に切り離された銅箔部分を指します。たとえば、プレーンに接続されていないコネクタでピン間隔が狭い場合、ピン周囲のボイドがつながってプレーン銅箔の一部をプレーンの残り部分から孤立させることがあります。関連フィールドを使用して、許容されるデッドカッパーの最大面積を指定してください。これを超えるとルール違反と見なされます（デフォルト = 100 sq. mils）。

  デッドカッパーをチェックするには、Un-Routed Net ルール（Electrical カテゴリ内）を Batch DRC 用に有効にする必要があります。

  Report Dead Copper larger than オプションが有効な場合（かつ Un-Routed Net ルールが Batch DRC 用に有効な場合）、サイズに関係なく、ネットが割り当てられていないすべてのオブジェクトもバッチ ルール チェック中に報告されます。この機能は、以下に示すように、Advanced Settings dialog の PCB.Rules.DeadCopperNoNet オプションの値を設定して、目的の検出設定を構成することで利用できます。デフォルト値は 2 です。

  • 0 – 何もチェックしません。

  • 1 – すべてチェックします。

  • 2 – 自由配置のパッド、テキスト オブジェクト、およびコンポーネント内のオブジェクトを除くすべてをチェックします。

  また、Report Dead Copper larger than オプションが有効な場合、ネット割り当てはあるものの同じネットのパッド オブジェクトに接続されておらず、かつ接続ラインによって同じネットの他のオブジェクトにも接続されていない銅箔レイヤー オブジェクトもチェックされます（Un-Routed Net ルールが Batch DRC 用に有効かどうかには関係ありません）。この機能は Open Beta 中であり、Advanced Settings dialog で PCB.Rules.DeadCopperInNet オプションを有効にすると利用できます。

• Report Starved Thermals with less than n% available copper – このオプションを有効にすると、バッチ ルール チェック プロセスで、指定した割合より大きい「starved」なサーマル接続を検出して報告します。サーマルとは、プレーン銅箔への熱伝導を低減するために、その周囲にサーマルリリーフの「切り欠き」を設けたプレーンへの接続です。サーマルは、プレーンに接続する銅箔スポークの表面積がボイド領域によって減少すると、「starved」状態になることがあります。このオプションでは、サーマルに食い込むボイド領域に対して、スポークだけでなくサーマル自体の表面積もチェックします。関連フィールドを使用して、残っていなければならない接続銅箔の最小許容割合を指定してください。これを下回るとルール違反と見なされます（デフォルト = 50%）。

• Run Design Rule Check – このボタンをクリックすると、Batch チェック用に有効化されたルールと、この種のチェック用に定義された追加オプションに従って Batch DRC を実行します。

  チェックが完了すると、すべての違反が Messages パネルに表示されます。

バッチ モード DRC は、ダイアログ左下の Run Design Rule Check ボタンをクリックすると開始されます。設定している場合は、DRC レポートが作成され、自動的に開かれて（そのように構成されている場合）、メイン設計ウィンドウのアクティブ ドキュメントとして表示されます。レポートには、Design Rule Checker dialog で指定された、テストされた各ルールが一覧表示されます。設計内に存在しないルールはテストされません。

DRC レポート

Design Rule Checker dialog で Create Report File オプションを有効にすると、Batch DRC の実行時に DRC レポートが生成されます。Preferences dialog の PCB Editor - Reports page にあるオプションでは、レポート形式と、生成後にレポートを自動表示するかどうかを指定できます。

Batch DRC プロセスの一部として DRC レポートを生成します。

サポートされる形式は次のとおりです。

• TXT – Design Rule Check - <PCBDocumentName>.drc ファイルを生成します。

• HTML – Design Rule Check - <PCBDocumentName>.html ファイルを生成します。

• XML – <PCBDocumentName>.xml ファイルを生成します。

レポートには、Design Rule Checker dialog で指定された、バッチ チェック プロセス中にテストされた各ルールが一覧表示されます。検出された各違反については、レイヤー、ネット名、コンポーネント デジグネータ、パッド番号などの参照情報と、オブジェクトの位置を含む完全な詳細が一覧表示されます。

違反表示オプション

指定した設計ルールに対して設計をチェックすることは一つの作業ですが、それらのルールの 1 つ以上に違反した場合はどうなるでしょうか。設計中に Online DRC を実行する場合でも、手動で Batch DRC を実行する場合でも、そのようなルール違反がどこで発生しているかを視覚的に示す必要があります。PCB Editor には、違反箇所を明確かつ視覚的に示すための強力な違反表示オプションが用意されています。

カスタム違反グラフィックス

Online および/または Batch の設計ルールチェックに含めることができるほとんどの設計ルールには、対応するカスタム違反グラフィックスがあります。これは特定のルールに違反したときに設計空間内に表示されます。これらのグラフィックスにより、DRC の表示をより見やすく整理できます。特定の設計ルールに違反すると、対応するカスタム違反グラフィックス（該当する場合）が、その違反に関係するレイヤー上にのみ描画されます。

場合によっては、このグラフィックは違反が発生している場所だけでなく、その理由も示します。つまり、ルールに定義された制約値を表示し、問題のあるプリミティブがその値を下回っているのか、あるいは上回っているのかを示します。

幅ルール違反および最小アニュラリング ルール違反に使用されるカスタムグラフィックスの例。

一方、Net Antennae、Short-Circuit、Un-Routed Net、Room Definition、Layer Pairs、Vias Under SMD ルールの違反を表すグラフィックスなどは、表示可能な制約値が定義されていないため、単純なグラフィックになります。

カスタム違反グラフィックスの追加例。左から右へ: Net Antennae 違反、Short-Circuit 違反、Un-Routed Net 違反。

違反オーバーレイ

カスタム違反グラフィックスに加えて、設定して使用できる違反「オーバーレイ」も用意されています。このオーバーレイは設計プリミティブの上に描画されます。プリミティブ上に表示するパターンは、複数のスタイルから選択できます。

DRC 違反を表示する際、カスタム違反グラフィックスの代替として違反オーバーレイを使用できます。

これら 2 種類の違反表示を組み合わせて使うと、違反の「大まかな」位置と「詳細な」内容を示すのに役立ちます。ズームアウト時には違反オーバーレイで違反箇所の存在を把握し、ズームインして対応するカスタム違反グラフィックで詳細を確認できます。

違反表示設定の構成

DRC 違反をどのように表示するかの設定（カスタム違反グラフィックスおよび/または定義済み違反オーバーレイの使用）は、Preferences ダイアログの PCB Editor - DRC Violations Display page で指定します。

ソフトウェア設定の一部として、設計空間内で DRC 違反をどのように表示するかを、カスタムグラフィックスおよび/または定義済み違反オーバーレイを使って設定します。

利用可能なオプションでは、次のことができます。

• Violation Overlay Style を使用して違反オーバーレイのスタイルを選択します。エラーマーカーは次の 4 つの方法のいずれかで表示できます。クリックして好みのスタイルを選択してください。

  • None (Layer Color) - エラーマーカーはレイヤーカラーで表示されるため、見えません。

  • Solid (Override Color) - エラーマーカーは Error Marker レイヤーカラーで表示されます。

  • Style A - エラーマーカーは警告三角形として表示されます。

  • Style B - エラーマーカーは中央に十字の入ったドットとして表示されます。

• Overlay Zoom Out Behavior を使用して、ズームアウト時の違反オーバーレイ表示動作を設定します。ズームアウトすると、エラーマーカーは次のように動作します。

  • Base Pattern Scales - ズームレベルに関係なくエラーマーカーはスケーリングされます（マーカーの種類は上で選択した Violation Overlay Style によって決まります）。

  • Layer Color Dominates - ズームアウトすると、エラーマーカーはレイヤーカラーの単色領域になります。

  • Override Color Dominates - ズームアウトすると、エラーマーカーは Error Marker レイヤーカラーの単色領域になります。

• Choose DRC Violations Display Style 領域で、ルールごとに使用する表示スタイルを選択します。あるルールタイプに対して Violation Details オプションを有効にすると、そのルールの DRC 違反は対応するカスタム違反グラフィックスで表示されます。Violation Overlay オプションを有効にすると、指定したオーバーレイスタイルで違反が表示されます。 デフォルトでは、すべてのルールタイプで Violation Details 表示スタイルが有効になっており、Violation Overlay Style  表示は Clearance、Width、Component Clearance ルールに対してのみ有効です。

  グリッド内で右クリックすると、すべてのルールタイプに対して違反表示タイプの使用をすばやく有効化または無効化できるコマンドメニューにアクセスできます。また、現在の設計で使用されているルールに対してのみ、違反表示（詳細グラフィックスまたはオーバーレイスタイル）をすばやく有効にするコマンドも用意されています。

違反色の定義

設計空間内でルール違反を表示する際の柔軟性をさらに高めるため、2 種類の違反表示タイプ、すなわち違反詳細（カスタム違反グラフィックス）と違反オーバーレイには、それぞれ別個のシステムカラーが関連付けられています。これにより、異なる明確な色を使って両者を区別できます。色の割り当ては、View Configuration panel の Layers & Colors タブにある System Colors セクションで行います。

• Violation Details – Violation Markers システムカラーを使用します（この表示スタイルで waived violations を表示する場合は Waived Violation Markers システムカラーを使用します）。

• Violation Overlay – DRC Error Markers システムカラーを使用します（この表示スタイルで waived violations を表示する場合は Waived DRC Error Markers システムカラーを使用します）。

2 種類の違反表示タイプに対して異なる色を指定し、必要に応じて表示の有効/無効を切り替えます。