制御深さドリリング(バックドリル加工)

 

制御深度ドリリング(CDD)、またはバックドリリングとも呼ばれる技術は、プリント基板のスルーホールから使用されていない銅バレルの部分、またはスタブを取り除くために使用されます。高速信号が銅バレルを通じてPCBの層間を移動すると、歪みが生じることがあります。信号層の使用がスタブの存在をもたらし、そのスタブが長い場合、その歪みは顕著になる可能性があります。

これらのスタブは、製造が完了した後に、わずかに大きなドリルでそれらの穴を再ドリリングすることによって取り除くことができます。穴は、ビアによって使用された最後の層に近いが触れないように、制御された深さまでバックドリリングされます。製造と材料のバリエーションを考慮して、良い製造業者は7milのスタブを残して穴をバックドリルすることができます。理想的には、残されたスタブは10mil未満であるべきです。


ビアは2つの内部層を接続するために使用され、その結果、上下に使用されないバレル(スタブ)が残ります。
これらのスタブは、制御された深さのドリル加工を使用して取り除くことができます。

プリント基板設計において、ビアスタブとは、その信号をルーティングするために使用される信号層を超えて突出する銅バレルの長さのことを指します。この銅バレルの未使用部分はスタブとして機能し、信号が高速で切り替わる場合に反射を生じさせます。これらのスタブは、バレルを正確な深さまでドリルアウトする二度目のドリルパスを実行することによって取り除くことができます。下の画像に示されています。 スタブを取り除くために、左側のビアは上側からバックドリルされ、右側のビアは両側からバックドリルされます。両方のビアにはいくらかの残りのスタブがあることに注意してください。

ビアに最も一般的に使用されるだけでなく、プレスフィットバックプレーンコネクタにも使用されるバックドリリングは、高速信号経路の信号品質を管理するためのコスト効果的な解決策を提供します。これは、ブラインドビアや埋め込みビアに使用されるシーケンシャルラミネーション技術よりも低コストです。

バックドリリングは以下の方法で達成されます:

  • 最大ビアスタブ長(バックドリル)設計ルールを定義し、関心のあるネットと許容される最大スタブ長を定義します。このスタブ長はドリル設定ではなく、バッチDRC中に残っているスタブをチェックするためにソフトウェアが使用する値です。
  • ホールのバックドリルの深さは、バックドリルの開始層と停止層を指定するドリルペアを設定することで定義されます。任意の銅層をバックドリルの開始層および停止層として定義できます。
  • バックドリル用のドリルの直径は、適用される最大ビアスタブ長(バックドリル)設計ルールのVia/Pad穴サイズ + 2 x オーバーサイズ設定によって定義されます。
  • 信号をルーティングするために使用される層のペアを定義するために、ネット認識ルーティングオブジェクトをパッドまたはビアに接続します。
信号層で使用されていないビアやパッドは、その未使用の銅のリングを非機能パッド(NFP)とよく呼びます。バックドリルが行われる層にある非機能パッドは、各バックドリル穴の位置で自動的に除去されます。残っているNFPは、ツール » 未使用パッド形状の削除コマンドを実行することで、どの設計からも除去できます。 ポリゴンや電源プレーンのクリアランス値は、バックドリルの直径から計算され、バックドリルが周囲のポリゴンや電源プレーンの銅をドリルしないようにします。

標準のトラックやアークルーティングだけでなく、バックドリリング機能は、ポリゴン、フィル、リージョンを含む他の銅オブジェクトとの接続を認識します。

バックドリル対象の穴を特定する

バックドリルする穴があることをソフトウェアに指示するには、最大ビアスタブ長さ(バックドリリング)の設計ルールを追加します。この設計ルールの範囲は、どのビアやパッドがドリルされるかを定義します。通常、高速ネットなどの選択的なネットのみをバックドリルする場合、範囲はInNet('Clock')InNetClass('HighSpeedNets')のようなものになります。

このルールの適用範囲は、このルールが適用されるべきオブジェクトを定義します。このルールはIOネットクラスのビアを対象としています。
このルールの適用範囲は、このルールが適用されるべきオブジェクトを定義します。このルールはIOネットクラスのビアを対象としています。

例えば、適用範囲がInNetClass('IO')であれば、そのネット内の全てのビアとパッドがバックドリルの対象となり得ます。実際にバックドリルされる穴は、その信号がどのレイヤーにルーティングされているか、そしてどのバックドリルペアが定義されているかに依存します。バックドリルレイヤー範囲内のレイヤーに接続がない場合、その穴はバックドリルされます。

バックドリル操作をさらに制限するには、ルールの範囲を絞り込みます。例えば、スルーホールパッドではなくビアのみをバックドリルしたい場合は、ルールの範囲をInNetClass('IO') and IsViaに変更できます。

バックドリル穴の位置でのはんだマスク開口を制御する設計ルールをスコープするには、以下に示すクエリキーワードを使用できます。

  • BackDrillTop - トップサイドにバックドリルがあるビア/パッドに適用
  • BackDrillBottom - ボトムサイドにバックドリルがあるビア/パッドに適用

バックドリルのプロパティを定義する

スルーホールバレルをバックドリルする場合、不要な銅を取り除くためにオーバーサイズのドリルビットが使用されます。

    
特定の深さまでオーバーサイズのドリルビットで穴を再度ドリルすることにより、ビアバレルの使用されていない部分が取り除かれ、この信号経路の整合性が向上します。

全てのレイヤー間ドリル動作は、バックドリルタブのレイヤースタックマネージャーで、開始レイヤー-停止レイヤーのドリル定義を追加することによって定義されます。このタブは、レイヤースタックマネージャーでバックドリル機能が有効になるまで利用できません。ツール » 機能 » バックドリルを選択して有効にするか、 ボタンをクリックしてバックドリルを選択してください。

機能が有効になったら、バックドリルタブに切り替えて、新しいバックドリル定義を追加するためにボタンをクリックします。

次のステップでは、以下に説明されているように、バックドリルされるべきレイヤーを設定します。

ドリル深さ

バックドリルの深さは、ダイアログに入力する数値ではなく、計算された値です。最初と最後の層を定義すると、ソフトウェアは最初の層の厚さを含むが最後の層の厚さを含まない(バックドリルはその層で停止する)すべての層を通過するために必要なドリルの深さを計算します。**最初の層**と**最後の層**は、レイヤースタックマネージャーモードのプロパティパネルバックドリルタブが選択されている)で定義されます。レイヤースタックにバックドリルが定義されていなければ、下に示すように、*プロパティ*パネルの**バックドリル**領域にアクセスすることはできません。

穴は、最終層フィールドで指定された最後の層に達するまで、しかし最後の層に触れずにドリルされます。ドリルの深さは以下によって定義されます:

深さ = 最初の層から最後の層までの全層の厚さの合計 - 最後の層の厚さ

層の厚さは、レイヤースタックマネージャーに入力された値です。

信号整合性の観点から、残留スタブの長さは最大10ミルに制限することが推奨されます。製造の観点から、スタブの長さが7ミル未満の場合、追加の製造コストが発生します。

プロパティパネル

バックドリルタブがレイヤースタックドキュメントでアクティブな場合、プロパティパネルはバックドリルが必要とされるレイヤースパンを定義するために使用されます。

  • バックドリル
    • 名前 – バックドリルの名前。
    • 最初の層 – バックドリルが跨る最初の層。
    • 最後の層 – バックドリルが跨る最後の層。
    • ミラー – 有効にすると、レイヤースタックの対称層を跨る現在のバックドリルのミラーが作成されます。このオプションはスタック対称性オプションが有効になっている場合のみ利用可能です。
  • ボード
    • スタック対称性 – 中央の誘電体層を中心に、対になる層を追加するために有効にします。有効にすると、レイヤースタックは直ちに中央の誘電体層を中心に対称性があるかどうかチェックされます。中央の誘電体基準層から等距離にある任意の層のペアが同一でない場合、スタックが対称でないダイアログが開きます。
スタック対称性が有効の場合:
- レイヤー属性に対して適用された編集アクションは、自動的に対称パートナーレイヤーにも適用されます。
- レイヤーの追加は、自動的に対応する対称パートナーレイヤーも追加されます。
  • ライブラリ準拠 – 有効にすると、マテリアルライブラリから選択された各レイヤーについて、現在のレイヤー属性がライブラリ内のその材料定義の値と照合されます。
  • サブスタック – この情報は、現在選択されているサブスタック(レイヤー、誘電体、厚さなど)に関するものです。サブスタックを切り替えると、この情報はそれに応じて更新されます(現在選択されているサブスタックについて)。
Substack領域は、FeaturesドロップダウンでRigid/Flexオプションが有効になっている場合にのみ利用可能です。
  • スタック名 – サブスタックの名前を入力します。X/Yスタックアップ領域にレイヤーサブスタックが割り当てられる場合、サブスタックの命名が役立ちます。
  • フレックスか – サブスタックがフレックスである場合は有効にします。
  • – 導電層の数。
  • 誘電体 – 誘電体の数。
  • 導電性の厚さ – すべての信号層とプレーン層(すべての銅または導電層)の厚さの合計です。
  • 誘電体の厚さ – 誘電体層の厚さ。
  • 総厚さ – 完成したボードの総厚さ。

ドリルサイズ

以下から計算されるドリルの直径:

```plaintext バックドリルサイズ = ビア/パッド穴サイズ + 2 x デザインルールバックドリルオーバーサイズ ``` バックドリル用の特定のドリルサイズを入力するのではなく、元のビアまたはパッド穴サイズに対してバックドリルがどれだけ大きいかを定義します。オーバーサイズは、デザインルールで半径の量として指定され、バックドリル穴の許容誤差要件と共に示されます。下記の通りです。 ![](/sites/default/files/wiki_attachments/322376/Dlg_BackDrillDesignRule_AD18_0-highlight.png) バックドリルに使用されるドリルのサイズは、元のビアまたはパッド穴サイズに、デザインルールで指定されたバックドリルオーバーサイズの2倍を加えたものです。オーバーサイズは半径の量として指定されていることに注意してください。

バックドリル穴の画面表示

バックドリルされた穴の表示には、以下の特性を持つ追加の二色リングが含まれます:

  • 内側の円は、オリジナルのビア(茶色)またはパッド(緑/青)の穴のサイズです。
  • 二色のリングは、バックドリルの最初の層の色と最後の層の色を示しています。
  • 色付きのアークの幅は、設計ルールで定義されたバックドリルオーバーサイズの量です。二つの色付きアークによって定義される円の外径は、実際のバックドリル穴のサイズであり、ホールサイズエディタモードのPCBパネルでドリルサイズとしてリストされます。
  • 色付きリングの表示は、PCBエディタで現在アクティブな層に依存します。例えば、以下の最初の画像はトップ層がアクティブな場合で、二番目の画像はボトム層がアクティブな場合です。アクティブな層がバックドリルされていない場合(例えば、アクティブな層がミッドレイヤー2またはミッドレイヤー3であった場合、以下に示すビアの場合)、バックドリルはまったく表示されません。単に、多層ランドエリアに囲まれたビア穴を茶色で見ることになります。
  
左の画像では上層がアクティブになっている同じビアを示しており、中央の画像では下層がアクティブで、右の画像では3Dモードで表示されています。

ホールサイズエディタでのバックドリルのチェック

バックドリルは、ホールサイズエディタPCBパネルで設定することで、見つけたり表示したりすることもできます。

下の画像では、パネルで14milサイズのバックドリルがクリックされています。表示はそのバックドリルされた穴にズームし、開始層と停止層でそれらを強調表示します。パネルには7つのバックドリルされたビアが表示されていますが、設計スペースには5つしか表示されていません。これは、2番目と3番目のビアが上部と下部の両方からバックドリルされており、上層がアクティブ層であるため、これらのビアは現在、上部側のバックドリルとして表示されているためです。

スタブのチェック

最大ビアスタブ長さ(バックドリリング)設計ルールは、バックドリルの潜在的な場所を特定するためだけでなく、残っているスタブのテストにも使用されます。

設計ルールチェック中に、設計ルールで設定された最大スタブ長さよりも長いスタブを持つすべての適用可能なビアとパッドがテストされます。注意すべき点は、最大ビアスタブ長さ(バックドリリング)設計ルールによって対象とされるすべてのパッドとビアがテストされることであり、バックドリルされたものだけでなく、バックドリルされていないものもテストされます。

このルールは、残っているスタブの長さをチェックしています。下の画像では、ビアが定義されたバックドリルに従ってバックドリルされているにもかかわらず、残っているスタブが適用可能な設計ルールで許可されている7ミルを超えているため、ルール違反が検出されます。


設計ルールによって許可されている最大スタブ長を超えるスタブがある場合、設計ルールチェックでフラグが立てられます。
このビアは、残っているスタブが7ミルを超えているため、失敗します。

違反は、以下のいずれかを使用して2つの方法で表示できます。

  • 違反の詳細 - 違反の種類と、可能であれば、失敗値に関する情報が表示されます(上の画像に示されているように)。
  • 違反のオーバーレイ - 違反しているオブジェクトが、繰り返し色付きパターン(デフォルトは緑の点内の十字)で塗られます。

DRC違反表示スタイルは、設定ダイアログのPCBエディタ - DRC違反表示ページで設定されます。

出力の生成

バックドリリングのための出力を生成することは透明です。追加のドリルタイプの出力ファイルが必要な場合、これらは自動的に生成されます。

バックドリルは、ブラインドビアの使用と非常に似ています(これらもレイヤースタックマネージャーで最初/最後のレイヤーペアを定義する必要があります)。これは、このペア間のドリル要件を指定します。違いは、ブラインドビアはめっきされているのに対し、バックドリルされたビアやパッドは、めっきされていないドリルイベントです。めっきされていない穴は、基本的に製造後のプロセスです。つまり、エッチング、積層、ドリル、スルーホールめっきの後にドリルが行われます。

バックドリルレポート

設計内のすべてのバックドリルイベントの要約レポートを生成するには、PCBパネルのユニークホール領域で右クリックし、ホールサイズエディタモードでコンテキストメニューからバックドリルレポートを選択します。


現在のPCB内の全てのバックドリルイベントのレポートを生成します。

レポートプレビューダイアログが開きます。エクスポートボタンをクリックして、ファイルタイプを選択し、ファイルを配置したい場所を選択してから、ファイル名を入力します。

ドリルシンボル、ドリルテーブル、およびドリル図面

ドリルシンボルは自動的に割り当てられ、ドリルシンボルダイアログで再設定することができます。シンボルは、ドリルシンボルダイアログでドリルシンボルを表示オプションが有効になっている場合、PCB設計スペースのドリル描画レイヤーに表示されます。このダイアログは、パネルのユニークホール領域またはドリル描画レイヤータブを右クリックすることでアクセスできます。以下に示します。

ドリルシンボルの割り当てを設定し、ドリルシンボルダイアログでその表示を有効にします。
ドリルシンボルの割り当てを設定し、ドリルシンボルダイアログでその表示を有効にします。

バックドリルは、異なるサイズのドリルビットで同じ場所をドリルすることを含むため、これらの場所ではドリルシンボルが重なって表示されます。下の画像に示されているように、レイヤーペアセレクタを使用して、現在表示されているレイヤーペアを制御します。

表示したいドリルペアを選択するには、三角アイコンを左クリックしてください。
表示したいドリルペアを選択するには、三角アイコンを左クリックしてください。

配置されたドリルテーブルは、すべてのドリル層ペアを表示するように設定することも、特定の層ペアのみを表示するように設定することもできます。下の画像は、ボードの上側と下側の両方からバックドリルされた設計からのもので、3つのテーブルが配置されています。各テーブルの機能を示すドリル層ペア列に注目してください。


3つのドリルテーブルが配置されています:最初のテーブルはスルーホールを示し、2番目のテーブルは上側からのバックドリルを、3番目のテーブルは下側からのバックドリルを示しています。

NCドリル

定義された各ドリルペアについて、NCドリル出力はユニークなドリルファイルを生成します。また、穴の形状タイプ(円形、長方形、またはスロット)ごとに別のファイルも生成されることに注意してください。 ドリルレポートファイル(<ProjectName>.DRR)には、ドリルツールの割り当て、そのサイズ、および生成された各種ドリルファイルの役割と名前の概要が含まれています。

NCドリル設定ダイアログには、めっき穴と非めっき穴用に別々のNCドリルファイルを生成するオプションが含まれています。NCドリルの出力ファイルには常にすべてのドリルイベントが含まれます。このオプションが有効になっている場合、めっき穴と非めっき穴のドリルイベントは別々のファイルに出力されます。これらはファイル名に追加された文字列で識別され、形式は<DesignName>-Plated、または<DesignName>-NonPlatedです。

バックドリルイベントは常に独自のファイルに出力され、それぞれがユニークなファイル拡張子で識別されます。例えば、これらはトップサイドのバックドリルイベント用に<DesignName>-BackDrill.TX3、ボトムサイドのバックドリルイベント用に<DesignName>-BackDrill.TX4と名付けられることがあります。


ドリルレポートは、ドリルをツールに割り当て、各サイズの数、およびそれらが詳細に記載されているドリルファイルをまとめています。

Gerber X2

Gerber X2は、PCBレイヤーのセットの製造データを出力するための標準であるだけでなく(これにはベアボード製造のためのNCドリルファイルの追加が必要です)、設計を製造業者のCAMプロセスに入力するために必要なすべてのデータを出力します。Gerber X2は、Gerber X2設定ダイアログで設定されます。

これには以下が含まれます:

  • Gerberファイルの機能:トップ銅層、トップはんだマスクなど。
  • 部品:単一のPCB、パネルなど。
  • オブジェクトの機能:SMDパッド、ビアパッドなど。
  • ドリルの公差
  • インピーダンス制御トラックの位置
  • 充填ビア

設計にバックドリル穴がある場合、Gerber X2出力は自動的に追加のドリルファイルを含むようになり、ファイル名は以下のようになります:

<DesignName>_Backdrills_Drill_1_3.gbr

これらのバックドリルファイルには、以下のようなGerber X2形式の指示が含まれます:

%TF.FileFunction,NonPlated,1,3,Blind,Drill*%

この行は、CAMソフトウェアにこのファイルの内容を、シグナルレイヤー1と3の間の非めっきブラインドドリルイベントとして扱うよう指示します。

ドリルサイズは、それらをドリルサイズとして宣言する指示に先立って定義されたアパーチャを使用して定義されます。

%TA.AperFunction,BackDrill*%

ODB++

ODB++出力の場合、定義された各バックドリルレイヤーペアに対して追加のドリルフォルダが作成されます。これらは\drill1\drill2のような名前になります。これらのフォルダには、標準のODBドリルファイルが含まれます。

IPC-2581

IPC-2581のサポートは将来のアップデートで追加される予定です。

ドラフツマン

ドラフツマンは、設計のための高品質なドキュメントを作成するのに理想的なツールです。設計にバックドリルタイプのレイヤーペアが定義されている場合、レイヤースタックレジェンドにこれらが表示され、その存在をすぐに確認できるようになります。

バックドリル用に使用されるレイヤーペアを表示するレイヤースタックレジェンドと、各レイヤーペアドリルセットのドリルテーブルを配置します。
バックドリル用に使用されるレイヤーペアを表示するレイヤースタックレジェンドと、各レイヤーペアドリルセットのドリルテーブルを配置します。

バックドリルの各レイヤーペアを表示するようにドリルテーブルを設定することもできます。これにより、バックドリルに必要なドリルサイズと穴の数をすばやく特定することが容易になります。

問題が見つかった場合、文字/画像を選択し、Ctrl + Enter キーを押してフィードバックをお送りください。
機能の提供状況

ご利用可能な機能は、お使いのAltiumソリューション(Altium DevelopAltium Agile TeamsAltium Agile Enterprise、または有効な契約期間中のAltium Designer)によって異なります。

実際にお使いのソフトウェアに文書化されている機能が表示されない場合は、詳細についてAltium Sales までお問い合わせください。

従来のドキュメント

Altium Designer のドキュメントは、バージョンごとに掲載されなくなりました。Altium Designer の旧バージョンのドキュメントは、Other Installers ページの Legacy Documentation の項目をご覧ください。

Content