Options 탭(Project Options 대화상자)
Options 탭(Project Options 대화상자)은 프로젝트에서 생성되는 출력물의 출력 경로 및 관련 옵션을 지정할 수 있게 해줍니다. 또한 다양한 넷리스트 옵션과 Net Identifier Scope도 지정할 수 있습니다.
Options/Controls
-
Output Path – 현재 디자인 프로젝트(
*.PrjPcb)에서 출력 파일을 생성하기 위한 기본 출력 경로입니다.
-
ECO Log Path – ECO 로그 파일의 기본 출력 경로입니다.
-
Schematic Template Location – 프로젝트에서 사용할 회로도 템플릿 파일(
*.SchDot, *.SchDoc)을 가져올 디렉터리를 지정하는 필드입니다.
위 각 필드 오른쪽의 찾아보기 아이콘을 사용해 다른 경로/위치를 검색하여 선택할 수 있습니다.
Output Options
-
Open outputs after compile – 디자인 프로젝트를 컴파일한 후 생성된 파일을 열려면 활성화합니다. integrated library 패키지 프로젝트의 경우, 패키지 프로젝트를 컴파일한 후 통합 라이브러리를 설치하려면 이 옵션을 활성화합니다.
-
Timestamp folder – BOM 보고서(Reports » Bill of Materials)와 같은 생성 출력물에 대해 타임스탬프가 포함된 폴더를 만들려면 활성화합니다. 폴더 이름 형식은
<FolderName> Date Time이며, 여기서 <FolderName>은 Output Path 필드에서 지정되고 Date 및 Time 는 시스템 설정과 동일한 형식입니다.
-
Archive project document – 프로젝트 문서를 아카이브하려면 활성화합니다. 예를 들어 PCB 설계(File » Fabrication Outputs 및 File » Assembly Outputs)에서 제조 출력물을 생성할 때 대상 Output 폴더에는 관련 PCB 문서의 사본이 포함됩니다.
-
Use separate folder for each output type – 디자인 프로젝트에서 생성되는 각 출력 유형별로 별도의 폴더를 만들려면 활성화합니다. 이 폴더 구조는 Projects 패널에도 동일하게 표시됩니다.
Netlist Options
-
Allow Ports to Name Nets – 기본적으로 시스템이 생성한 넷 이름을 사용하는 대신, 배선된 포트의 Name 속성을 사용해 넷 이름을 지정하려면 활성화합니다.
-
Allow Sheet Entries to Name Nets – 기본적으로 시스템이 생성한 넷 이름을 사용하는 대신, 시트 엔트리 이름을 사용해 넷 이름을 지정하려면 활성화합니다.
-
Allow Single Pin Nets – 단일 핀만 포함하는 넷의 존재를 허용하려면 활성화합니다.
-
Append Sheet Numbers to Local Net – 회로도 문서의 Sheet Number 파라미터(문서 수준 파라미터) 값을 해당 시트에 로컬인 넷에 덧붙이려면 활성화합니다. 로컬 넷은 시트를 벗어나지 않는 넷입니다. 시트를 벗어나는 넷(따라서 로컬이 아님)에는 이 옵션이 적용되지 않습니다.
Net Identifier Scope 옵션이 Global(으)로 설정되어 있으면, 동일한 넷 라벨을 가진 모든 넷이 모든 시트에서 서로 연결됩니다. 이 넷들은 로컬이 아니므로 Append Sheet Numbers to Local Net 옵션은 적용되지 않습니다.
Append Sheet Numbers to Local Nets 옵션은 각 회로도 시트에 고유한 SheetNumber가 할당된 경우에만 동작합니다. SheetNumber 파라미터는 각 회로도 시트에 대해
Document Options 모드에서
Properties 패널의
Parameters 탭에서 할당됩니다. 각 회로도 시트에 고유 번호를 수동으로 할당하는 대신,
Number Schematic Sheets 명령을 실행하면
Sheet Numbering for Project 대화상자가 열립니다. 이를 사용해 모든 시트에 고유 SheetNumbers(각 시트에 대한 단순 숫자 값)와 DocumentNumbers(일반적으로 회사에서 부여하는 문서 번호)를 할당할 수 있습니다.
-
Higher Level Names Take Priority – 계층 구조에서 상위 시트에 사용된 넷 라벨이 하위 시트의 넷 이름을 지정하도록 하려면 활성화합니다.
-
Power Port Names Take Priority – 소프트웨어는 전원 포트를 일반 포트에 배선하여 글로벌 전원 넷을 로컬화할 수 있습니다. 이렇게 하면 해당 시트에서 그 전원 포트에 연결된 모든 핀이 별도의 넷에 속하게 됩니다. 이 옵션을 활성화하면 전원 포트에 할당된 넷 이름을 사용해 넷 이름을 강제로 지정합니다.
Higher Level Names Take Priority만 활성화된 경우, 이름 지정 우선순서는 다음과 같습니다: Net labels, power ports, ports, pins. 하지만 Power Port Names Take Priority 옵션도 함께 활성화되어 있으면, 이름 지정 우선순서는 Power ports, net labels, ports, pins입니다.
Net Identifier Scope
다중 시트 설계는 전기적(또는 연결) 수준에서 Net Identifier로 정의됩니다. Net Identifier(넷 라벨, 포트, 시트 엔트리, 전원 포트, 숨김 핀)는 동일 넷 내의 지점들 사이에 논리적 연결을 생성합니다. 이는 한 시트 내일 수도 있고 여러 시트에 걸칠 수도 있습니다. 물리적 연결은 한 객체가 와이어로 다른 전기 객체에 직접 연결될 때 존재합니다. 논리적 연결은 동일 유형의 두 Net Identifier(예: 두 넷 라벨)가 동일한 Net property를 가질 때 생성됩니다.
설계의 연결성 모델을 만들 때, Net Identifier들이 서로 어떻게 연결되도록 할지 정의해야 하는데, 이를 Net Identifier Scope 설정이라고 합니다. 다중 시트 설계에서 시트를 연결하는 방식은 본질적으로 두 가지입니다. 하나는 수평으로, 한 시트에서 다른 시트로 직접 이어지는 방식이고, 다른 하나는 수직으로, 하위 시트에서 상위 시트에 있는 해당 시트를 나타내는 시트 심볼로 연결되는 방식입니다. 수평 연결에서는 포트-포트(넷 라벨-넷 라벨도 가능)로 연결됩니다. 수직 연결에서는 시트 엔트리-포트로 연결됩니다.
Net Identifier의 범위는 설계 프로세스 시작 시점에 결정해야 합니다.
드롭다운 목록에서 다음 범위 중에서 선택합니다:
-
Automatic (Based on project contents)– 이 모드는 다음 기준에 따라 사용할 넷 식별자 모드를 자동으로 선택합니다. 최상위 시트에 시트 엔트리가 있으면 Hierarchical를 사용하고, 시트 엔트리는 없지만 포트가 있으면 Flat를 사용하며, 시트 엔트리도 없고 포트도 없으면 Global를 사용합니다.
Automatic 모드는 필요 시 표준 Hierarchical 모드를 사용하도록 기본 설정되며, 이때 전원 포트는 전역으로 연결됩니다. Strict Hierarchical를 사용하려면 Net Identifier Scope를 그에 맞게 수동으로 설정하십시오. 숨김 핀은 항상 전역으로 간주됩니다.
-
Flat (Only ports global) – 포트가 설계 전체의 모든 시트에 걸쳐 전역으로 연결됩니다. 이 옵션에서는 넷 라벨이 각 시트에 로컬로만 적용되며, 즉 시트 간에는 연결되지 않습니다. 이름이 같은 모든 포트는 모든 시트에서 서로 연결됩니다. 이 옵션은 플랫(비계층) 다중 시트 설계에 사용할 수 있습니다. 다만 대형 설계에서는 시트 전반에 걸쳐 넷을 추적하기가 어려울 수 있으므로 권장되지 않습니다.
-
Hierarchical (Sheet entry <-> port connections, power ports global) – 포트와 일치하는 시트 엔트리 사이를 수직으로 연결합니다. 이 옵션은 시트 심볼 엔트리와 일치하는 하위 시트 포트를 통해서만 시트 간 연결을 만듭니다. 시트의 포트를 사용해 넷 또는 버스를 상위 시트의 해당 시트 심볼에 있는 시트 엔트리로 올립니다. 일치하는 시트 엔트리가 없는 포트는, 다른 시트에 같은 이름의 포트가 있더라도 연결되지 않습니다. 넷 라벨은 각 시트에 로컬이며, 즉 시트 간에는 연결되지 않습니다. 단, 전원 포트는 전역입니다. 이름이 같은 모든 전원 포트는 전체 설계에서 서로 연결됩니다. 이 옵션은 어떤 깊이/계층의 설계에도 사용할 수 있으며, 인쇄된 회로도에서 설계 전체에 걸쳐 넷을 추적할 수 있게 해줍니다.
-
Strict Hierarchical (Sheet entry <-> port connections, power ports local) – 이 연결 모드는 Hierarchical mode와 동일하게 동작하지만, 전원 포트를 각 시트에 로컬로 유지한다는 점이 다릅니다. 즉, 같은 이름의 전원 포트라도 시트 간에 연결되지 않습니다.
-
Global (Netlabels and ports global) – 포트와 넷 라벨이 설계 전체의 모든 시트에 걸쳐 연결됩니다. 이 옵션에서는 같은 넷 라벨을 가진 모든 넷이 모든 시트에서 서로 연결됩니다. 또한 이름이 같은 모든 포트가 모든 시트에서 서로 연결됩니다. 포트에 연결된 넷에 넷 라벨도 존재하면, 해당 넷의 이름은 넷 라벨의 이름이 됩니다. 이 옵션 역시 플랫 다중 시트 설계에 사용할 수 있지만, 회로도에서 넷 이름을 시각적으로 찾는 것이 항상 쉽지 않기 때문에 시트 간 추적이 어렵습니다.
설계에서 시트 엔트리가 있는 시트 심볼을 사용한다면, Net Identifier Scope는 Hierarchical 또는 Strict Hierarchical로 설정해야 합니다. 이 두 모드 중 어느 것을 사용하든 최상위 시트는 배선되어 있어야 합니다. 시트 엔트리가 있는 시트 심볼을 사용하지 않는 경우에는 포트 및/또는 넷 라벨을 통해 연결성을 설정할 수 있으므로, 다른 두 넷 식별자 범위(Flat or Global) 중 하나를 상황에 맞게 사용해야 합니다.
넷 라벨은 같은 이름의 포트와 연결되지 않는다는 점을 기억하십시오.
다음 방법을 사용한 핀 스와핑 허용
PCB 편집기에서는, 핀/차동 페어/부품 스왑이 컴포넌트 패드의 넷과 해당 구리 패턴을 서로 교환하는 방식으로 수행됩니다. 변경 사항을 회로도에 병합할 때, 핀 스왑은 다음 두 가지 방식으로 처리할 수 있습니다.
-
Adding / Removing Net-Labels – 컴포넌트 심볼에서 핀 스와핑을 허용하려면 활성화합니다. 회로도에서 넷 라벨을 스왑하여 스왑을 수행하는 것은, 핀들이 물리적으로 하드와이어되어 있지 않고 넷 라벨을 통해 연결성이 설정된 경우에만 가능합니다.
이 접근 방식의 장점은 컴포넌트 심볼이 변경되지 않으며, 나중에 라이브러리에서 업데이트할 수 있다는 점입니다. 이 방식은 FPGA처럼 복잡한 컴포넌트에 가장 적합한 선택인데, 심볼에서 두 핀을 물리적으로 이동하면 I/O 뱅크 기반 심볼이 잘못 표시될 수 있기 때문입니다.
-
Changing Schematic Pins – 컴포넌트의 핀에 연결된 와이어의 넷 라벨 스와핑을 허용하려면 활성화합니다. 넷이 컴포넌트에 물리적으로 하드와이어된 경우에는 ‘Swapping Pins’만 사용할 수 있는 유일한 옵션이 됩니다. 이 방법은 단순한 컴포넌트(예: 저항 어레이)나, 회로도 설계 구조상 다른 대안이 없는 경우에 사용할 수 있습니다.
핀 스와핑은 회로도에서 항상 동작하지만, 그 결과 컴포넌트 심볼 인스턴스가 라이브러리에 정의된 것과 더 이상 동일하지 않을 수 있습니다. 이런 경우, 스왑 정보를 손상시키지 않고는 라이브러리에서 심볼을 업데이트할 수 없습니다. 또한 이 설계에서 동일한 컴포넌트의 다른 인스턴스들이 서로 다른 핀 배열을 갖게 되어, 회로도를 읽는 사람에게 혼란의 원인이 될 수 있습니다.
일반
-
New Indexing of Sheet Symbols – 반복되는 시트 심볼의 첫 번째 또는 마지막 인덱스로 0을 포함한 어떤 숫자/자릿수도 사용할 수 있도록 하려면 활성화합니다. 음수는 허용되지 않습니다. 마지막 인덱스는 항상 첫 번째 인덱스보다 커야 합니다.
상호 참조
-
Sheet Style – 프로젝트 내 회로도 시트(들)에서 포트 상호 참조에 사용할 다음 시트 스타일 중 하나를 선택합니다.
-
None – 모든 포트의 상호 참조 문자열에 시트 스타일을 추가하지 않습니다.
-
Name – 포트가 연결된 시트의 이름을 상호 참조 문자열에 추가합니다.
-
Number – 포트가 연결된 시트의 시트 번호를 상호 참조 문자열에 추가합니다.
-
Location Style – 프로젝트 내 회로도 시트(들)에서 포트 상호 참조에 사용할 다음 위치 스타일 중 하나를 선택합니다.
-
None – 모든 포트의 상호 참조 문자열에 위치 스타일을 추가하지 않습니다.
-
Zone – 참조 존 번호(시트 테두리에 존이 있음)를, 시트 심볼 위치 등 상위 객체의 위치와 연관된 모든 포트의 상호 참조 문자열에 추가합니다.
-
Location X,Y – 포트의 위치를 대괄호로 표시하여, 시트 심볼 위치 등 상위 객체의 위치와 연관된 모든 포트의 상호 참조 문자열에 게시합니다.
-
Follow Cross References settings in Preferences – 이 옵션을 활성화하면 Sheet Style 및 Location Style 옵션 값이 Port Cross References 영역의 Schematic – General page에 있는 Preferences dialog 옵션에서 상속됩니다.
-
Display Cross References for:
-
Ports – 드롭다운을 사용하여 포트의 상호 참조 표시 모드를 선택합니다.
-
Disabled – 포트에 상호 참조 를 추가하지 않습니다.
-
Only Related Sheet Entry – 상위 회로도 시트의 연관된 시트 엔트리에 대한 상호 참조 를 표시합니다.
-
Only Related Ports – 연관된 포트에 대한 상호 참조를 표시합니다.
-
Sheet Entry & Ports – 시트 엔트리와 포트 모두에 대한 상호 참조를 표시합니다.
-
Off-sheet Connectors – 오프시트 커넥터 객체의 상호 참조를 표시하려면 이 옵션을 활성화합니다.
-
Sheet Entries – 시트 엔트리 객체의 상호 참조를 표시하려면 이 옵션을 활성화합니다.
차동 페어
-
Custom Diff Pair Suffix Grid – 기본 차동 페어 접미사(
_P / _N)와 정의된 모든 사용자 지정 차동 페어 접미사를 다음 기준으로 나열합니다.
-
Positive Suffix – 차동 페어의 양(+) 넷에 대한 접미사.
-
Negative Suffix – 차동 페어의 음(-) 넷에 대한 접미사.
사용자 지정 접미사를 수정하려면 그리드에서 해당 항목을 클릭한 뒤 원하는 접미사를 입력하십시오.
사용자 지정 접미사의 첫 글자는 밑줄 문자('_')여야 하며, 입력하지 않으면 자동으로 추가됩니다. 사용자 지정 접미사에는 공백 및 다른 밑줄 문자를 포함할 수 없습니다. 사용자 지정 접미사는 비어 있을 수 없고 고유해야 합니다(즉, 다른 접미사로 이미 사용 중이면 추가할 수 없음).
-
Add – 클릭하여 목록에 새 접미사 쌍을 추가합니다.
-
Remove – 클릭하여 목록에서 선택한 접미사 쌍을 삭제합니다.
기본 차동 페어 접미사(_P / _N)는 수정하거나 삭제할 수 없습니다.
사용자 지정 차동 페어 접미사는 하위 버전과 호환되지 않는다는 점에 유의하십시오. 이 기능을 프로젝트에서 사용하면, 사용자 지정 접미사를 사용하는 차동 페어는 Altium Designer 22.3 이전 버전의 소프트웨어에서는 유지되지 않습니다.
xNets 생성
-
Sources/Destinations – xNets에서 소스 또는 대상 컴포넌트로 사용할 수 있는 컴포넌트의 설계자(Designator) 접두사 목록을 쉼표로 구분하여 정의합니다.
-
Discretes – xNets에서 직렬(Serial) 컴포넌트로 사용할 수 있는 컴포넌트의 설계자 접두사 목록을 쉼표로 구분하여 정의합니다.
xNets는 회로도 편집기에서 접근할 때
Constraint Manager에서 정의됩니다:
learn more.
AI로 번역됨