프로젝트 옵션에 액세스, 정의 및 관리하기

Project Options  대화상자의 General 탭

Project Options  대화상자의 General 탭에서는 Altium 365 Workspace에서 사용 가능한 Workspace 프로젝트의 온라인 사용 가능 여부 및 동기화를 제어할 수 있습니다.

옵션/컨트롤

프로젝트에 대해 이 탭에 접근했지만 해당 Workspace와 연결이 끊어진 경우, 사용 가능한 유일한 옵션은 Turn Off Synchronization 버튼입니다.

Workspace가 아닌 프로젝트에 대해 접근한 경우, Project Options 대화상자의 General 탭에는 Make Project Available Online 버튼만 표시됩니다. 버튼을 클릭하면 Make Available Online dialog가 열리며, 필요한 단계를 거친 후 프로젝트가 Workspace에 추가됩니다. 완료되면 이 대화상자 탭의 모든 옵션을 사용할 수 있습니다.

General

• Description - 프로젝트에 대한 선택적 설명을 입력하는 필드입니다. 이 내용은 Workspace 브라우저 인터페이스에서 프로젝트를 탐색할 때 설명(Description) 필드에 반영됩니다.

Online Availability and Synchronization

• Version Control - 이 체크박스를 선택하면 현재 온라인 사용 가능 방식이 반영됩니다. 이 옵션을 활성화하면 Workspace의 Versioned Storage Git design repository 아래에서 이 프로젝트를 VCS로 관리하도록 저장하며, 비활성화하면 단순 동기화 방식으로 동작합니다. 정식 버전 관리를 활성화하면 여러 사용자가 프로젝트에서 작업할 수 있으며, Workspace에 연결된 다른 모든 기여자와 공유됩니다.

• Migrate to Altium 365 Versioned Storage - 외부 VCS 시스템을 사용하는 프로젝트를 Altium 365 Workspace Native VCS로 마이그레이션하려면 이 옵션을 활성화합니다. 변환된 설계 프로젝트는 기존 VCS 커밋 이력을 유지하며, 이벤트 기반 히스토리 타임라인과 같은 Workspace의 네이티브 VCS 기능을 활용할 수 있습니다. 이 옵션은 mirrored project에서만 사용할 수 있습니다.

• Server Folder - 프로젝트가 위치한 Workspace 폴더입니다.

• Enable Conflict Prevention Notifications - 팀원이 Workspace 프로젝트에서 동일한 문서를 편집 중일 때 알림을 받아 파일 편집 접근을 관리함으로써 데이터 충돌 가능성을 줄이려면 이 옵션을 활성화합니다.

• Turn Off Synchronization - 동기화를 끄려면 이 버튼을 클릭합니다. 그러면 로컬 프로젝트 사본이 Workspace에 있는 사본과 더 이상 연결되지 않습니다. Workspace에 있는 프로젝트는 변경되지 않은 채로 유지됩니다.

  동기화를 끈 후 로컬 프로젝트를 다시 온라인으로 제공하려는 경우, 프로젝트 이름을 변경해야 할 수 있습니다. 동기화를 꺼도 Workspace의 프로젝트가 제거되지는 않으므로, 동일한 이름과 폴더 위치의 프로젝트가 여전히 존재할 수 있습니다. 동일한 프로젝트 이름을 사용해야 한다면, Workspace에서 이전 프로젝트 인스턴스를 언제든지 제거할 수 있습니다.

Requirements

• Link Requirements – Requirements and Systems Portal의 System Design Block이 설계 프로젝트에 연결되어 있지 않다면, 이 버튼을 클릭하여 Link Requirements 대화상자를 열고 프로젝트에 연결할 시스템 설계 블록을 선택할 수 있습니다.

• Linked Requirements – Requirements and Systems Portal의 System Design Block이 설계 프로젝트에 연결되어 있다면, 이 항목에 연결된 블록()이 표시됩니다. 링크를 클릭하여 현재 Project-Block 매핑을 변경할 수 있습니다. Unlink 버튼을 클릭하면 링크가 제거됩니다.

자세한 내용은 Requirements in a Design 페이지를 참고하십시오.

Project Options 대화상자의 Error Reporting 탭(PCB 프로젝트용)

Project Options 대화상자의 Error Reporting 탭에서는 프로젝트를 검증할 때 소스 회로도 문서에 존재할 수 있는 각종 전기적/제도(Drafting) 위반 항목에 대한 보고 수준을 정의할 수 있습니다. 프로젝트를 검증하면, 이 위반 설정은 Connection Matrix tab의 설정과 함께 사용되어 소스 문서의 연결성 위반을 테스트합니다.

옵션/컨트롤

위반 목록

이 목록에는 프로젝트의 소스 문서에서 발생할 수 있는 모든 전기적/제도 위반 항목이 표시됩니다. 위반 항목은 다음 범주로 묶입니다.

PCB Design:

• 버스 관련 위반

• 컴포넌트 관련 위반

• 문서 관련 위반

• 하네스 관련 위반

• 넷 관련 위반

• 기타 관련 위반

• 파라미터 관련 위반

Multi-board Design:

• 연결 관련 위반

• 맞물린 부품(Mated Parts) 관련 위반

Harness Design:

• 레이아웃 도면 관련 위반

• 배선도(Wiring Diagram) 관련 위반

각 위반 유형은 다음 필드로 표시됩니다.

• Violation Type Description - 위반 유형에 대한 간단한 설명입니다.
• Report Mode - 해당 검사 위반 시 적용할 심각도(Severity) 수준을 지정하는 필드입니다. 드롭다운에서 다음 보고 수준 중 하나를 선택합니다.
  • 
  • 
  • 
  • 

오른쪽 클릭 메뉴

오른쪽 클릭 메뉴에서 다음 명령을 사용할 수 있습니다.

• All Off - 모든 위반 유형의 Report Mode을(를) No Report(으)로 설정합니다.
• All Warning - 모든 위반 유형의 Report Mode을(를) Warning(으)로 설정합니다.
• All Error - 모든 위반 유형의 Report Mode을(를) Error(으)로 설정합니다.
• All Fatal - 모든 위반 유형의 Report Mode을(를) Fatal Error(으)로 설정합니다.
• Selected Off - 선택한 모든 위반 유형의 Report Mode을(를) No Report(으)로 설정합니다.
• Selected To Warning - 선택한 모든 위반 유형의 Report Mode을(를) Warning(으)로 설정합니다.
• Selected To Error - 선택한 모든 위반 유형의 Report Mode을(를) Error(으)로 설정합니다.
• Selected To Fatal - 선택한 모든 위반 유형의 Report Mode을(를) Fatal Error(으)로 설정합니다.
• Default - 모든 위반 유형을 기본 설정으로 되돌립니다.

• Report Suppressed Violations in Messages Panel - 이 탭에서 위반 항목을 억제(suppress)했더라도 Messages 패널에 위반을 표시하려면 이 옵션을 활성화합니다.

추가 옵션

• Set To Installation Defaults - 클릭하면 탭의 옵션을 설치 기본값으로 설정합니다.

Project Options 대화상자의 Connection Matrix 탭

Project Options 대화상자의 Connection Matrix 탭은 컴포넌트 핀과 포트(Ports), 시트 엔트리(Sheet Entries) 같은 넷 식별자 간의 연결 규칙을 설정할 수 있는 메커니즘을 제공하는 매트릭스를 제공합니다. 여기서는 경고 또는 오류로 보고할 논리적/전기적 조건을 정의합니다. 예를 들어 출력 핀이 다른 출력 핀에 연결되면 일반적으로 오류 조건으로 간주되지만, 서로 연결된 두 개의 패시브 핀은 그렇지 않습니다. 프로젝트를 검증할 때 이 위반 설정은 (Error Reporting tab에 정의된 설정과 함께) 소스 문서의 위반을 테스트하는 데 사용됩니다.

옵션/컨트롤

Connection Matrix

이 매트릭스는 핀, 포트, 시트 엔트리 조합 간의 가능한 모든 배선 연결 검사와, 미연결 엔티티에 대한 테스트를 제공합니다. 매트릭스는 가로/세로 방향으로 읽으며, 행-열 교차점의 매트릭스 요소 색상은 해당 조건을 테스트할 때 Compiler가 어떻게 반응할지를 지정합니다.

매트릭스에서 위반 검사에 대한 보고 모드를 변경하려면, 두 엔티티의 행과 열이 교차하는 지점의 색상 사각형을 클릭합니다. 클릭할 때마다 모드가 다음 보고 수준으로 이동합니다. 다음 수준이 지원됩니다.

• No Report
• Warning
• Error
• Fatal Error

오른쪽 클릭 메뉴

오른쪽 클릭 컨텍스트 메뉴에서 다음 명령을 사용할 수 있습니다.

• All Off - 매트릭스의 모든 항목을 No Report(으)로 설정합니다.
• All Warning - 매트릭스의 모든 항목을 Warning(으)로 설정합니다.
• All Error - 매트릭스의 모든 항목을 Error(으)로 설정합니다.
• All Fatal

Class Generation 대화상자의 Project Options 탭

Class Generation 대화상자의 Project Options 탭에서는 클래스 생성을 구성하고 제어할 수 있습니다. 클래스는 특정 유형의 설계 객체를 논리적으로 묶어 놓은 컬렉션입니다. 예를 들어, 서로 관련된 컴포넌트 그룹을 자체 Component Class로 묶을 수 있으며, 이후 이를 기반으로 특정 규칙을 생성할 수 있습니다. 이 탭은 소스 회로도 문서를 PCB 설계 문서와 동기화할 때 어떤 클래스가 자동으로 생성되는지, 그리고 어떤 사용자 정의 클래스가 생성되는지를 결정하는 제어 항목을 제공합니다.

옵션/컨트롤

자동 생성 클래스

• Generate Net Classes for Buses - 이 옵션을 선택하면 설계의 각 버스에 대해 넷 클래스를 자동으로 생성합니다. 클래스의 멤버는 해당 버스를 구성하는 개별 넷(해당 클래스가 생성된 원본)입니다.

  생성된 넷 클래스는 버스 이름을 사용해 이름이 지정됩니다.

• Generate Net Classes for Components - 이 옵션을 선택하면 설계의 각 컴포넌트에 대해 넷 클래스를 자동으로 생성합니다. 클래스의 멤버는 해당 컴포넌트(해당 클래스가 생성된 원본)의 핀이 연결된 관련 넷입니다.

  생성된 넷 클래스는 <ComponentDesignator>_Nets 형식으로 컴포넌트의 디자인레이터를 사용해 이름이 지정됩니다.
• Generate Separate Net Classes for Bus Sections - 이 옵션을 선택하면 각 버스 섹션에 대해 별도의 넷 클래스를 자동으로 생성합니다. 버스 섹션은 더 큰 버스의 일부인 버스를 지정하여 생성됩니다. 예를 들어, 버스 D[15..0]에서 D[15..8]와 같은 경우입니다.

• Generate Net Classes for Named Signal Harnesses - 이 옵션을 활성화하면 설계의 각 이름 지정된 신호 하네스(named signal harness)에 대해 넷 클래스를 자동으로 생성합니다. 클래스의 멤버는 이름 지정된 신호 하네스(해당 클래스가 생성된 원본)가 수집한 신호와 연관된 넷입니다.

  이름 지정된 신호 하네스는 넷 라벨이 부착된 신호 하네스를 의미합니다. 생성된 넷 클래스는 신호 하네스에 부착된 넷 라벨의 이름을 사용해 이름이 지정됩니다.
• Sheet-Level Class Generation Grid - 이 영역에서는 개별 회로도 시트 수준에서 컴포넌트 및/또는 넷 클래스의 자동 생성을 제어할 수 있습니다. 프로젝트의 모든 소스 회로도 시트가 나열되며, 각 시트에 대해 다음 정보가 표시됩니다:
  • Sheet Name - 회로도 문서 이름.
  • Full Path - 문서가 위치한 폴더의 절대 경로.
  • Component Classes - 이 옵션을 선택하면 해당 시트에 대해 컴포넌트 클래스가 생성됩니다.
    • Generate Rooms - 이 옵션을 선택하면 컴포넌트 클래스에 대해 room이 생성됩니다.
  • Net Classes Scope - 이 필드를 사용하여 해당 시트에 대해 넷 클래스를 생성할지 여부와 생성 범위를 결정합니다. 필드의 드롭다운에는 다음 선택지가 있습니다:
    • None - 이 시트에 대해 넷 클래스를 생성하지 않습니다.
    • Local Nets Only - 이 시트에 대해 넷 클래스를 생성하되, 시트 로컬 넷만 멤버로 포함합니다.
    • All Nets - 이 시트에 대해 넷 클래스를 생성하며, 시트와 연관된 모든 멤버 넷(로컬 및 다른 곳으로 연결되는 넷)을 포함합니다.

  • Structure Classes Generate Structure - 이 옵션을 선택하면 해당 시트에 대해 구조 클래스(Structure Class)가 생성됩니다.

    Structure Class는 멤버로 어떤 유형의 클래스(넷 클래스, 컴포넌트 클래스 등)도 포함할 수 있는 특수한 유형의 클래스입니다. 프로젝트의 각 회로도 시트에서 컴포넌트 및/또는 넷을 포함하는 Structure Class를 자동으로 생성해 PCB로 설계를 전송하면, 프로젝트의 구조를 PCB 측에서 충실하게 표현할 수 있습니다. Structure Class는 고급 탐색을 위해 PCB 도메인 내에서 회로도 문서 구조를 재현할 수 있을 뿐 아니라, 예를 들어 설계 규칙의 범위를 지정하거나 필터링할 때 논리 쿼리에도 사용할 수 있습니다.

사용자 정의 클래스

• Generate Component Classes - 이 옵션을 선택하면 설계를 PCB로 전송할 때 사용자 정의 컴포넌트 클래스를 생성합니다. 컴포넌트 클래스는 회로도에서 대상 컴포넌트에 ClassName parameter를 추가하고 그 값을 원하는 클래스 이름으로 설정하여 수동으로 정의합니다.
• Generate Rooms for Component Class - 이 옵션을 선택하면 사용자 정의 컴포넌트 클래스를 기반으로 room을 생성합니다. 이 컴포넌트에는 파라미터 이름이 'ClassName'인 컴포넌트 파라미터가 있어야 합니다.
• Generate Net Classes - 이 옵션을 선택하면 설계를 PCB로 전송할 때 사용자 정의 넷 클래스를 생성합니다. 넷 클래스는 Net Class 지시문을 사용하여 회로도에서 수동으로 정의합니다. 넷을 Net Class의 멤버로 만들려면, 해당 와이어 또는 버스(또는 블랭킷)에 Net Class 지시문을 부착하고 ClassName parameter 값을 원하는 클래스 이름으로 설정합니다.

► 사용자 정의 Net Class

생성 방법 알아보기► 사용자 정의 Component Class

생성 방법 알아보기

추가 옵션

• Set To Installation Defaults - 클릭하면 이 탭의 옵션을 설치 기본값으로 설정합니다.

참고

• 설계를 PCB로 전송할 때 클래스(자동 및/또는 사용자 정의)를 생성하려면, 다음과 같이 Project Options 대화상자의 Comparator 탭에서 해당 Comparator 설정이 Find Differences(으)로 설정되어 있는지 확인해야 합니다:
  • Net Classes - Differences Associated with Nets 카테고리에서 Extra Net Classes 비교 유형을 Find Differences(으)로 설정합니다.
  • Component Classes - Differences Associated with Components 카테고리에서 Extra Component Classes 비교 유형을 Find Differences(으)로 설정합니다.
• 또한 Project Options dialog의 ECO Generation 탭에서 해당 ECO 설정이 Generate Change Orders(으)로 설정되어 있는지 확인해야 합니다.
  • Net Classes - Modifications Associated with Nets 카테고리에서 Add Net Classes 수정 유형을 Generate Change Orders(으)로 설정합니다.
  • Component Classes - Modifications Associated with Components 카테고리에서 Add Component Classes 수정 유형을 Generate Change Orders(으)로 설정합니다.

Comparator 대화상자의  Project Options 탭

Comparator 대화상자의  Project Options 탭에서는 문서를 비교할 때 어떤 유형의 차이를 찾고 어떤 차이를 무시할지 정의할 수 있습니다. 가능한 각 비교 항목에 대해, Mode 열의 관련 드롭다운을 사용하여 차이를 찾을지 또는 무시할지를 선택할 수 있습니다. 필요에 따라 컴포넌트, 넷, 파라미터, 물리 객체의 차이를 찾도록 설정할 수 있습니다.

옵션/컨트롤

이 대화상자는 두 개의 주요 영역으로 나뉩니다:

• 상단 영역(제목: Comparison Type Description/Mode)에는 사용 가능한 각 비교 유형의 설명과 비교 모드가 나열됩니다.
• 하단 영역(제목: Object Matching Criteria)은 Net, Net Class, Component Class, Differential Pair, 및 Structure Class에 대한 매칭 기준을 정의하는 데 사용됩니다.

비교 유형 설명/모드

• Comparison Type Description - 이 영역에는 프로젝트 내에서 사용 가능한 각 비교 유형의 설명이 나열됩니다. 각 영역 내에서 비교 모드를 보기/변경하려면, 맨 오른쪽의 스크롤 바를 사용해 Differences Associated with Components, Differences Associated with Nets, Differences Associated with Parameters, Differences Associated with Physical, 및  Differences Associated with Structure Classes(으)로 스크롤하세요.
• Mode- 드롭다운을 사용해 비교 모드를 변경하려면 항목을 클릭합니다:
  • Find Differences - 해당 비교 유형 내의 차이점을 찾으려면 이 옵션을 선택합니다.

  • Ignore Differences - 해당 비교 유형 내의 모든 차이점을 무시하려면 이 옵션을 선택합니다(해당 비교 유형에 대해서는 비교가 수행되지 않음).

    만약 Mode 이(가) Ignore Differences(으)로 설정되어 있으면, 해당 유형에 존재하는 모든 차이점은 비교 수행 시 Differences between dialog에 표시되지 않습니다.

Object Matching Criteria

• Object Type - Net, Net Class, Component Class, Differential Pair, Structure Class.
• Min Match % 등과 같은 객체 유형 목록 - 원하는 최소 일치 퍼센트 값을 입력하거나, 열 오른쪽을 클릭한 다음 위/아래 화살표 키를 사용해 값을 증가/감소시킵니다.
• Min Matched Members - 원하는 최소 일치 멤버 수를 입력하거나, 열 오른쪽을 클릭한 다음 위/아래 화살표 키를 사용해 값을 증가/감소시킵니다.
• Use Name Matching - 항목을 클릭하거나 드롭다운을 사용해 After member matching 또는 Never을(를) 선택합니다.
• Show Manual Matching Dialog - 항목을 클릭하거나 드롭다운을 사용해 For unmatched objects 또는 Never을(를) 선택합니다.

Additional Options

• Ignore Rules Defined in PCB Only - 디자인 프로젝트 내에서 PCB에만 정의된 규칙을 무시하려면 이 옵션을 체크합니다. 예를 들어 엔지니어링 오더 변경을 수행할 때 변경 사항이 회로도에서 PCB로 적용될 수 있는데, 이 옵션이 활성화되어 있으면 PCB에만 있는 규칙은 무시됩니다. 동일 프로젝트의 회로도 시트에 해당하는 규칙이 없으면, 비교기는 새 규칙을 추가하려고 시도하지 않습니다.
• Set To Installation Defaults - 클릭하여 이 탭의 옵션을 설치 기본값으로 설정합니다.

ECO Generation 탭(Project Options 대화상자)

ECO Generation 탭(Project Options 대화상자)은 Comparator가 찾아낸 차이점을 기반으로 Engineering Change Order(ECO)를 생성할 때 포함할 수 있는 수정 유형을 구성할 수 있게 해줍니다.

Options/Controls

Modification Type list

이 목록은 소스 회로도 문서를 PCB 설계 문서와 동기화할 때 Engineering Change Order를 통해 수행될 수 있는 모든 가능한 수정 사항을 표시합니다. 목록 항목에는 Components, Nets, Parameters, Structure Classes 등과 관련된 수정 유형 카테고리가 포함됩니다.

각 구체적인 수정 유형에는 다음 필드가 포함됩니다:

• Modification Type Description – 수정 유형에 대한 간단한 설명(동기화기가 수행할 동작)입니다.
• Mode – 생성되는 ECO에 해당 수정 유형을 포함할지 여부를 제어하는 필드입니다. 드롭다운에서 다음 중 선택합니다:
  • Generate Change Orders - 생성된 ECO에 수정 유형을 포함합니다.
  • Ignore Differences - 생성된 ECO에서 수정 유형을 제외합니다.

Right-Click Menu

오른쪽 클릭 컨텍스트 메뉴에서 다음 명령을 사용할 수 있습니다:

• Report – 현재 구성된 수정 모드에 대한 보고서를 생성하는 명령입니다. 보고서가 이미 로드된 상태로 Report Preview 대화상자가 표시됩니다. 이 대화상자에서 다양한 페이지/확대·축소 컨트롤을 사용해 보고서를 검토한 뒤, 파일로 내보내거나 인쇄할 수 있습니다.

Additional Options

• Push Component Designator Changes to Annotation File (if any) – 주석(Annotation) 파일에 부품 설계자(Designator) 변경을 포함하려면 체크합니다.
• Set To Installation Defaults – 클릭하여 이 탭의 옵션을 설치 기본값으로 설정합니다.

Options 탭(Project Options 대화상자)

Options 탭(Project Options 대화상자)은 프로젝트에서 생성되는 출력물의 출력 경로 및 관련 옵션을 지정할 수 있게 해줍니다. 또한 다양한 넷리스트 옵션과 Net Identifier Scope도 지정할 수 있습니다.

Options/Controls

• Output Path – 현재 디자인 프로젝트(*.PrjPcb)에서 출력 파일을 생성하기 위한 기본 출력 경로입니다.
• ECO Log Path – ECO 로그 파일의 기본 출력 경로입니다.
• Schematic Template Location – 프로젝트에서 사용할 회로도 템플릿 파일(*.SchDot, *.SchDoc)을 가져올 디렉터리를 지정하는 필드입니다.

Output Options

• Open outputs after compile – 디자인 프로젝트를 컴파일한 후 생성된 파일을 열려면 활성화합니다. integrated library 패키지 프로젝트의 경우, 패키지 프로젝트를 컴파일한 후 통합 라이브러리를 설치하려면 이 옵션을 활성화합니다.
• Timestamp folder – BOM 보고서(Reports » Bill of Materials)와 같은 생성 출력물에 대해 타임스탬프가 포함된 폴더를 만들려면 활성화합니다. 폴더 이름 형식은 <FolderName> Date Time이며, 여기서 <FolderName>은 Output Path 필드에서 지정되고 Date 및 Time 는 시스템 설정과 동일한 형식입니다.
• Archive project document – 프로젝트 문서를 아카이브하려면 활성화합니다. 예를 들어 PCB 설계(File » Fabrication Outputs 및 File » Assembly Outputs)에서 제조 출력물을 생성할 때 대상 Output 폴더에는 관련 PCB 문서의 사본이 포함됩니다.
• Use separate folder for each output type – 디자인 프로젝트에서 생성되는 각 출력 유형별로 별도의 폴더를 만들려면 활성화합니다. 이 폴더 구조는 Projects 패널에도 동일하게 표시됩니다.

Netlist Options

• Allow Ports to Name Nets – 기본적으로 시스템이 생성한 넷 이름을 사용하는 대신, 배선된 포트의 Name 속성을 사용해 넷 이름을 지정하려면 활성화합니다.
• Allow Sheet Entries to Name Nets – 기본적으로 시스템이 생성한 넷 이름을 사용하는 대신, 시트 엔트리 이름을 사용해 넷 이름을 지정하려면 활성화합니다.
• Allow Single Pin Nets – 단일 핀만 포함하는 넷의 존재를 허용하려면 활성화합니다.

• Append Sheet Numbers to Local Net – 회로도 문서의 Sheet Number 파라미터(문서 수준 파라미터) 값을 해당 시트에 로컬인 넷에 덧붙이려면 활성화합니다. 로컬 넷은 시트를 벗어나지 않는 넷입니다. 시트를 벗어나는 넷(따라서 로컬이 아님)에는 이 옵션이 적용되지 않습니다.

  Net Identifier Scope 옵션이 Global(으)로 설정되어 있으면, 동일한 넷 라벨을 가진 모든 넷이 모든 시트에서 서로 연결됩니다. 이 넷들은 로컬이 아니므로 Append Sheet Numbers to Local Net 옵션은 적용되지 않습니다.
  Append Sheet Numbers to Local Nets 옵션은 각 회로도 시트에 고유한 SheetNumber가 할당된 경우에만 동작합니다. SheetNumber 파라미터는 각 회로도 시트에 대해 Document Options 모드에서 Properties 패널의 Parameters 탭에서 할당됩니다. 각 회로도 시트에 고유 번호를 수동으로 할당하는 대신, Number Schematic Sheets 명령을 실행하면 Sheet Numbering for Project 대화상자가 열립니다. 이를 사용해 모든 시트에 고유 SheetNumbers(각 시트에 대한 단순 숫자 값)와 DocumentNumbers(일반적으로 회사에서 부여하는 문서 번호)를 할당할 수 있습니다.
• Higher Level Names Take Priority – 계층 구조에서 상위 시트에 사용된 넷 라벨이 하위 시트의 넷 이름을 지정하도록 하려면 활성화합니다.

• Power Port Names Take Priority – 소프트웨어는 전원 포트를 일반 포트에 배선하여 글로벌 전원 넷을 로컬화할 수 있습니다. 이렇게 하면 해당 시트에서 그 전원 포트에 연결된 모든 핀이 별도의 넷에 속하게 됩니다. 이 옵션을 활성화하면 전원 포트에 할당된 넷 이름을 사용해 넷 이름을 강제로 지정합니다.

  Higher Level Names Take Priority만 활성화된 경우, 이름 지정 우선순서는 다음과 같습니다: Net labels, power ports, ports, pins. 하지만 Power Port Names Take Priority 옵션도 함께 활성화되어 있으면, 이름 지정 우선순서는 Power ports, net labels, ports, pins입니다.

Net Identifier Scope

다중 시트 설계는 전기적(또는 연결) 수준에서 Net Identifier로 정의됩니다. Net Identifier(넷 라벨, 포트, 시트 엔트리, 전원 포트, 숨김 핀)는 동일 넷 내의 지점들 사이에 논리적 연결을 생성합니다. 이는 한 시트 내일 수도 있고 여러 시트에 걸칠 수도 있습니다. 물리적 연결은 한 객체가 와이어로 다른 전기 객체에 직접 연결될 때 존재합니다. 논리적 연결은 동일 유형의 두 Net Identifier(예: 두 넷 라벨)가 동일한 Net property를 가질 때 생성됩니다.

설계의 연결성 모델을 만들 때, Net Identifier들이 서로 어떻게 연결되도록 할지 정의해야 하는데, 이를 Net Identifier Scope 설정이라고 합니다. 다중 시트 설계에서 시트를 연결하는 방식은 본질적으로 두 가지입니다. 하나는 수평으로, 한 시트에서 다른 시트로 직접 이어지는 방식이고, 다른 하나는 수직으로, 하위 시트에서 상위 시트에 있는 해당 시트를 나타내는 시트 심볼로 연결되는 방식입니다. 수평 연결에서는 포트-포트(넷 라벨-넷 라벨도 가능)로 연결됩니다. 수직 연결에서는 시트 엔트리-포트로 연결됩니다.

드롭다운 목록에서 다음 범위 중에서 선택합니다:

• Automatic (Based on project contents)– 이 모드는 다음 기준에 따라 사용할 넷 식별자 모드를 자동으로 선택합니다. 최상위 시트에 시트 엔트리가 있으면 Hierarchical를 사용하고, 시트 엔트리는 없지만 포트가 있으면 Flat를 사용하며, 시트 엔트리도 없고 포트도 없으면 Global를 사용합니다.

  Automatic 모드는 필요 시 표준 Hierarchical 모드를 사용하도록 기본 설정되며, 이때 전원 포트는 전역으로 연결됩니다. Strict Hierarchical를 사용하려면 Net Identifier Scope를 그에 맞게 수동으로 설정하십시오. 숨김 핀은 항상 전역으로 간주됩니다.
• Flat (Only ports global) – 포트가 설계 전체의 모든 시트에 걸쳐 전역으로 연결됩니다. 이 옵션에서는 넷 라벨이 각 시트에 로컬로만 적용되며, 즉 시트 간에는 연결되지 않습니다. 이름이 같은 모든 포트는 모든 시트에서 서로 연결됩니다. 이 옵션은 플랫(비계층) 다중 시트 설계에 사용할 수 있습니다. 다만 대형 설계에서는 시트 전반에 걸쳐 넷을 추적하기가 어려울 수 있으므로 권장되지 않습니다.
• Hierarchical (Sheet entry <-> port connections, power ports global) – 포트와 일치하는 시트 엔트리 사이를 수직으로 연결합니다. 이 옵션은 시트 심볼 엔트리와 일치하는 하위 시트 포트를 통해서만 시트 간 연결을 만듭니다. 시트의 포트를 사용해 넷 또는 버스를 상위 시트의 해당 시트 심볼에 있는 시트 엔트리로 올립니다. 일치하는 시트 엔트리가 없는 포트는, 다른 시트에 같은 이름의 포트가 있더라도 연결되지 않습니다. 넷 라벨은 각 시트에 로컬이며, 즉 시트 간에는 연결되지 않습니다. 단, 전원 포트는 전역입니다. 이름이 같은 모든 전원 포트는 전체 설계에서 서로 연결됩니다. 이 옵션은 어떤 깊이/계층의 설계에도 사용할 수 있으며, 인쇄된 회로도에서 설계 전체에 걸쳐 넷을 추적할 수 있게 해줍니다.
• Strict Hierarchical (Sheet entry <-> port connections, power ports local) – 이 연결 모드는 Hierarchical mode와 동일하게 동작하지만, 전원 포트를 각 시트에 로컬로 유지한다는 점이 다릅니다. 즉, 같은 이름의 전원 포트라도 시트 간에 연결되지 않습니다.
• Global (Netlabels and ports global) – 포트와 넷 라벨이 설계 전체의 모든 시트에 걸쳐 연결됩니다. 이 옵션에서는 같은 넷 라벨을 가진 모든 넷이 모든 시트에서 서로 연결됩니다. 또한 이름이 같은 모든 포트가 모든 시트에서 서로 연결됩니다. 포트에 연결된 넷에 넷 라벨도 존재하면, 해당 넷의 이름은 넷 라벨의 이름이 됩니다. 이 옵션 역시 플랫 다중 시트 설계에 사용할 수 있지만, 회로도에서 넷 이름을 시각적으로 찾는 것이 항상 쉽지 않기 때문에 시트 간 추적이 어렵습니다.

다음 방법을 사용한 핀 스와핑 허용

PCB 편집기에서는, 핀/차동 페어/부품 스왑이 컴포넌트 패드의 넷과 해당 구리 패턴을 서로 교환하는 방식으로 수행됩니다. 변경 사항을 회로도에 병합할 때, 핀 스왑은 다음 두 가지 방식으로 처리할 수 있습니다.

• Adding / Removing Net-Labels – 컴포넌트 심볼에서 핀 스와핑을 허용하려면 활성화합니다. 회로도에서 넷 라벨을 스왑하여 스왑을 수행하는 것은, 핀들이 물리적으로 하드와이어되어 있지 않고 넷 라벨을 통해 연결성이 설정된 경우에만 가능합니다.

  이 접근 방식의 장점은 컴포넌트 심볼이 변경되지 않으며, 나중에 라이브러리에서 업데이트할 수 있다는 점입니다. 이 방식은 FPGA처럼 복잡한 컴포넌트에 가장 적합한 선택인데, 심볼에서 두 핀을 물리적으로 이동하면 I/O 뱅크 기반 심볼이 잘못 표시될 수 있기 때문입니다.

• Changing Schematic Pins – 컴포넌트의 핀에 연결된 와이어의 넷 라벨 스와핑을 허용하려면 활성화합니다. 넷이 컴포넌트에 물리적으로 하드와이어된 경우에는 ‘Swapping Pins’만 사용할 수 있는 유일한 옵션이 됩니다. 이 방법은 단순한 컴포넌트(예: 저항 어레이)나, 회로도 설계 구조상 다른 대안이 없는 경우에 사용할 수 있습니다.

  핀 스와핑은 회로도에서 항상 동작하지만, 그 결과 컴포넌트 심볼 인스턴스가 라이브러리에 정의된 것과 더 이상 동일하지 않을 수 있습니다. 이런 경우, 스왑 정보를 손상시키지 않고는 라이브러리에서 심볼을 업데이트할 수 없습니다. 또한 이 설계에서 동일한 컴포넌트의 다른 인스턴스들이 서로 다른 핀 배열을 갖게 되어, 회로도를 읽는 사람에게 혼란의 원인이 될 수 있습니다.

일반

• Automatic Sheet Numbering – 이 프로젝트의 회로도 시트를 자동으로 번호 매기려면 이 옵션을 활성화합니다. 이를 통해 시트 지정(Sheet Designation)을 제어할 수 있으며, 해당 값이 각 회로도 문서에 파라미터로 저장됩니다.

• Automatic Cross References – 활성 프로젝트의 모든 소스 회로도 문서에 포트, 오프시트 커넥터, 시트 엔트리의 상호 참조(cross-referencing) 정보를 자동으로 추가하려면 이 옵션을 활성화합니다. 이 기능은 비계층 설계에서 넷 연결성을 추적하는 데 도움이 됩니다.

  Cross Reference 값은 Properties 패널에서 Ports, Off Sheet Connectors, 및 Sheet Entries에 대해 표시되며, 선택한 포트 또는 오프시트 커넥터에 적용되는 Cross Reference를 식별하는 작업을 단순화합니다.

• New Indexing of Sheet Symbols – 반복되는 시트 심볼의 첫 번째 또는 마지막 인덱스로 0을 포함한 어떤 숫자/자릿수도 사용할 수 있도록 하려면 활성화합니다. 음수는 허용되지 않습니다. 마지막 인덱스는 항상 첫 번째 인덱스보다 커야 합니다.

상호 참조

• Sheet Style – 프로젝트 내 회로도 시트(들)에서 포트 상호 참조에 사용할 다음 시트 스타일 중 하나를 선택합니다.
  • None – 모든 포트의 상호 참조 문자열에 시트 스타일을 추가하지 않습니다.
  • Name – 포트가 연결된 시트의 이름을 상호 참조 문자열에 추가합니다.
  • Number – 포트가 연결된 시트의 시트 번호를 상호 참조 문자열에 추가합니다.
• Location Style – 프로젝트 내 회로도 시트(들)에서 포트 상호 참조에 사용할 다음 위치 스타일 중 하나를 선택합니다.
  • None – 모든 포트의 상호 참조 문자열에 위치 스타일을 추가하지 않습니다.
  • Zone – 참조 존 번호(시트 테두리에 존이 있음)를, 시트 심볼 위치 등 상위 객체의 위치와 연관된 모든 포트의 상호 참조 문자열에 추가합니다.
  • Location X,Y – 포트의 위치를 대괄호로 표시하여, 시트 심볼 위치 등 상위 객체의 위치와 연관된 모든 포트의 상호 참조 문자열에 게시합니다.
• Follow Cross References settings in Preferences – 이 옵션을 활성화하면 Sheet Style 및 Location Style 옵션 값이 Port Cross References 영역의 Schematic – General page에 있는 Preferences dialog 옵션에서 상속됩니다.
• Display Cross References for:
  • Ports – 드롭다운을 사용하여 포트의 상호 참조 표시 모드를 선택합니다.
    • Disabled – 포트에 상호 참조 를 추가하지 않습니다.
    • Only Related Sheet Entry – 상위 회로도 시트의 연관된 시트 엔트리에 대한 상호 참조 를 표시합니다.
    • Only Related Ports – 연관된 포트에 대한 상호 참조를 표시합니다.
    • Sheet Entry & Ports – 시트 엔트리와 포트 모두에 대한 상호 참조를 표시합니다.
  • Off-sheet Connectors – 오프시트 커넥터 객체의 상호 참조를 표시하려면 이 옵션을 활성화합니다.
  • Sheet Entries – 시트 엔트리 객체의 상호 참조를 표시하려면 이 옵션을 활성화합니다.

차동 페어

• Custom Diff Pair Suffix Grid – 기본 차동 페어 접미사(_P / _N)와 정의된 모든 사용자 지정 차동 페어 접미사를 다음 기준으로 나열합니다.
  • Positive Suffix – 차동 페어의 양(+) 넷에 대한 접미사.
  • Negative Suffix – 차동 페어의 음(-) 넷에 대한 접미사.
  사용자 지정 접미사를 수정하려면 그리드에서 해당 항목을 클릭한 뒤 원하는 접미사를 입력하십시오.
  사용자 지정 접미사의 첫 글자는 밑줄 문자('_')여야 하며, 입력하지 않으면 자동으로 추가됩니다. 사용자 지정 접미사에는 공백 및 다른 밑줄 문자를 포함할 수 없습니다. 사용자 지정 접미사는 비어 있을 수 없고 고유해야 합니다(즉, 다른 접미사로 이미 사용 중이면 추가할 수 없음).
• Add – 클릭하여 목록에 새 접미사 쌍을 추가합니다.
• Remove – 클릭하여 목록에서 선택한 접미사 쌍을 삭제합니다.

xNets 생성

• Sources/Destinations – xNets에서 소스 또는 대상 컴포넌트로 사용할 수 있는 컴포넌트의 설계자(Designator) 접두사 목록을 쉼표로 구분하여 정의합니다.
• Discretes – xNets에서 직렬(Serial) 컴포넌트로 사용할 수 있는 컴포넌트의 설계자 접두사 목록을 쉼표로 구분하여 정의합니다.

Project Options dialog의 Multi-Channel 탭

Multi-Channel 탭은 Project Options 대화상자에서 멀티 채널 설계에 사용할 룸(Room) 이름 지정 방식과 컴포넌트 설계자(Designator) 형식을 정의할 수 있게 해줍니다. 멀티 채널 설계란 프로젝트에서 동일한 하위 시트(sub-sheet)를 여러 번 참조할 수 있는 기능입니다. 이는 동일한 하위 시트를 참조하는 시트 심볼을 여러 개 배치하거나, 시트 심볼의 설계자에 Repeat 키워드를 포함해 여러 번 인스턴스화하는 방식으로 수행할 수 있습니다.

Altium Designer는 진정한 멀티 채널 설계를 제공하며, 이는 프로젝트에서 단일 시트를 반복적으로 참조할 수 있음을 의미합니다. 필요한 변경 사항은 한 곳에서 적용할 수 있고, 프로젝트를 다시 컴파일하면 그 변경이 각 인스턴스에 전파됩니다. Altium Designer는 여러 채널을 지원할 뿐 아니라, 중첩(nested)도 허용합니다.

회로도에서의 단일 논리 컴포넌트를 PCB에서의 여러 물리 인스턴스로 매핑하는 방식은 이 탭에서 정의하는 멀티 채널 설계자 스킴에 의해 제어됩니다.

Options/Controls

Room Naming

• Room Naming Style - 이 필드를 사용하여 룸 이름을 지정하는 데 사용할 스타일을 지정합니다. 목록에서 스타일을 선택하면 아래 이미지가 업데이트되어 설계에 나타날 명명 규칙을 반영합니다. 설계를 컴파일하면 각 뱅크(bank)와 각 하위 레벨 채널을 포함하여, 설계 내 각 시트마다 룸이 생성됩니다. 사용 가능한 스타일은 총 5가지로, 플랫(flat) 2가지와 계층형(hierarchical, 경로 포함) 3가지가 있습니다:
  • Flat Numeric With Names
  • Flat Alpha With Names
  • Numeric Name Path
  • Alpha Name Path
  • Mixed Name Path
  계층형 채널 이름은 해당 채널 경로 계층에서 채널화된 시트 심볼 설계자(ChannelPrefix + ChannelIndex)를 모두 연결(concatenate)하여 형성됩니다.

• Level Separator for Paths - 계층형 명명 스타일(경로를 포함하는 스타일)을 사용할 때 경로 정보를 구분하는 데 사용할 문자/기호를 지정합니다. 기본값으로 밑줄 문자(_)가 사용됩니다.

  레벨 구분자(level separator)로 입력할 수 있는 값에는 제한이 없지만, 시각적 명확성을 유지하려면 영숫자가 아닌 단일 문자로 유지하는 것이 좋습니다.
• Preview - Room Naming Style 및/또는 Designator Format을 변경하면 이 영역의 이미지가 동적으로 업데이트되어 설계에 나타날 명명 규칙을 반영합니다. 이미지는 2 x 2 중첩 채널 설계의 예를 보여줍니다. 더 큰 교차 해칭(cross-hatch) 영역은 두 개의 상위 레벨 채널(또는 뱅크)을 나타내고, 그 안의 음영 처리된 영역은 하위 레벨 채널을 나타냅니다(각각에 샘플 컴포넌트 2개가 표시됨).

Component Naming

• Designator Format - 설계 컴포넌트에 설계자를 할당할 때 사용할 형식을 지정합니다. 이 필드의 드롭다운 목록에서 8개의 사전 정의 형식을 사용할 수 있습니다. 플랫 5가지와, 계층형 컨텍스트(채널 명명 포함)에서 사용할 수 있는 3가지가 있습니다:
  • $Component_$RoomName
  • $RoomName_$Component
  • $Component$ChannelAlpha
  • $Component_$ChannelPrefix$ChannelAlpha
  • $Component_$ChannelIndex
  • $Component_$ChannelPrefix$ChannelIndex
  • $ComponentPrefix_$ChannelIndex_$ComponentIndex
  • $ComponentPrefix_$RoomName_$ComponentIndex
  플랫 설계자 형식은 첫 번째 채널부터 시작하여 각 컴포넌트 설계자를 선형적으로 증가시키며 이름을 지정합니다. 계층형 형식은 컴포넌트 설계자에 룸 이름($RoomName)을 포함합니다. 선택한 Room Naming Style가 가능한 두 가지 플랫 스타일 중 하나라면 컴포넌트 설계자 스타일도 플랫이 됩니다. 하지만 룸 명명에 계층형 스타일을 선택했다면, 형식에 경로 정보가 포함되므로 컴포넌트 설계자도 계층형이 됩니다.

Defining Your Own Designator Format

Designator Format 필드에 직접 입력하여 사용자 정의 컴포넌트 설계자 형식을 정의할 수도 있습니다. 형식 문자열을 구성할 때 다음 키워드를 사용할 수 있습니다:

• $RoomName - Room Naming Style field에서 선택한 스타일에 의해 결정되는 관련 채널의 이름입니다.
• $Component- 컴포넌트의 논리 설계자입니다.
• $ComponentPrefix - 컴포넌트 논리 설계자의 접두사(prefix)입니다(예: U 는 U1의 접두사).
• $ComponentIndex - 컴포넌트 논리 설계자의 인덱스(index)입니다(예: 1 는 U1의 인덱스).
• $ChannelPrefix - 논리 시트 심볼 설계자입니다.
• $ChannelIndex - 채널 인덱스입니다.
• $ChannelAlpha - 문자로 표현된 채널 인덱스입니다.

Notes

• 채널에 대한 알파 인덱싱(alpha indexing)은 설계에 포함된 전체 채널 수가 26개 미만이거나, 계층형 성격의 설계자 형식을 사용하는 경우에만 실질적으로 유용합니다.
• 멀티 채널 설계의 경우, 설계 창에서 회로도 시트 하단에 각 채널(또는 뱅크)마다 하나씩 탭이 표시됩니다. 탭 이름은 시트 심볼 이름에 채널 번호를 더한 형태입니다(예: BANKA). 이는 설계의 컴파일된 뷰(물리 뷰)이며, 논리 설계는 Editor 탭에서 이전과 동일하게 유지됩니다.

Default Prints 탭은 Project Options 대화상자

Default Prints 탭은 Project Options 대화상자에서 Altium Designer의 다양한 편집기에 대한 기본 인쇄 출력(default print outputs)을 설정할 수 있게 해줍니다. 이러한 지정된 기본값은 편집기 메인 메뉴에서 다음 인쇄 명령을 실행할 때 사용됩니다:

• File » Print
• File » Print Preview » Print

Default Prints 탭은 회로도 편집기와 PCB 편집기에서도 메인 메뉴에서 File » Default Prints 명령을 선택하여 접근할 수 있습니다.

Options/Controls

탭의 주요 영역에는 회로도 및 PCB 편집기에서 생성할 수 있는 지원되는 모든 인쇄 기반 출력 목록이 표시됩니다. 출력 유형은 다음 범주로 그룹화됩니다:

• Assembly Outputs
• Documentation Outputs
• Fabrication Outputs
• Other Outputs
• Report Outputs
• Validation Outputs

각 항목에 대해 다음 정보가 표시됩니다:

• Output Description – 이 인쇄 출력 유형을 사용했을 때 출력되는 내용.
• Supports – 이 인쇄 출력 유형이 지원되는 편집기.

• Default Print – 이 인쇄 출력 유형을 기본 인쇄 유형으로 사용할지(활성화) 여부(비활성화)를 나타냅니다.

  각 편집기마다 기본 인쇄 출력 유형은 하나만 설정할 수 있습니다.

Additional Options

• Configure – 이 버튼을 클릭하면 현재 선택된 인쇄 출력을 구성하기 위한 관련 대화상자에 접근합니다. 관련 대화상자는 다음을 포함합니다:
  • Print dialog – Assembly Drawings, Composite Drawing, PCB Prints, PCBLIB Prints, Schematic Prints, Composite Drill Drawing, Drill Drawing/Guides, Final Artwork Prints, Power-Plane Prints, Solder/Paste Mask Prints를 구성합니다.
  • PCB 3D Print Settings dialog – PCB 3D Prints를 구성합니다.
  • PCB 3D Video dialog – PCB 3D Video 출력을 구성합니다.
  • PDF3D dialog – PDF3D 및 PDF3D MBA 출력을 구성합니다.
  • Advanced Text Print Properties dialog – Report Prints 및 Text Prints를 구성합니다. 인쇄 출력 옵션(예: 머리글, 페이지/줄 번호 매기기)을 정의합니다. 또한 특정 글꼴을 사용하도록 지정할 수도 있습니다.
  • Wave Print Properties Form dialog – SimView Prints를 구성합니다.
  • Layer Stack Report Setup dialog – Report Board Stack 출력을 구성합니다.
  • Report Manager dialog – Bill of Materials 및 BOM Compare 보고서를 구성합니다.
  • Comment Export Configuration dialog – Export Comments 보고서를 구성합니다.
  • Differences Setup dialog – Differences Report를 구성합니다.
  • Electrical Rules Check Setup dialog – Electrical Rules Check 검증 보고서를 구성합니다.
• Page Setup – 클릭하면 현재 선택된 인쇄 출력에 대한 페이지 설정 대화상자에 접근합니다. 대화상자에서 선택한 프린터 기준으로 용지, 배율, 색상 설정 측면에서 출력물을 구성할 수 있습니다. 또한 관련 구성 대화상자, 프린터 설정 대화상자에 접근하고, 출력 미리보기를 확인한 뒤, 선택한 프린터로 최종 인쇄할 수 있습니다.

Search Paths 탭은 Project Options 대화상자

Search Paths 탭은 Project Options 대화상자에서 프로젝트의 라이브러리 및 모델 파일에 대한 검색 경로(search paths)를 지정할 수 있게 해줍니다.

Options/Controls

Ordered List of Search Paths

이 그리드는 라이브러리 및 모델 파일(예: PCB 풋프린트 라이브러리, 시뮬레이션 및 신호 무결성 모델)에 대한 검색 경로의 정렬된 목록을 보여줍니다. 각 경로에 대해 필터와 재귀(recursive) 설정을 지정할 수 있습니다.

• Path - 검색 경로의 위치.
• Filter - 검색을 위한 필터. 기본적으로 필터는 모든 파일을 검색합니다.
• Recursive - 검색 경로 디렉터리의 모든 하위 디렉터리까지 검색하려면 체크합니다. 검색 경로를 더블클릭하면 해당 경로를 편집할 수 있습니다.

• Add - Edit Search Path 대화상자를 열어 새 검색 경로를 추가할 때 사용합니다.

지원되는 파일 형식은 다음과 같습니다: 풋프린트 라이브러리(*.PcbLib), Sim 모델 파일(*.mdl), Sim 서브서킷 파일(*.ckt), Ibis 모델 파일(*.ibs).

• Delete - 선택한 검색 경로를 제거할 때 사용합니다.
• Properties - Edit Search Path 대화상자에 접근하여 선택한 검색 경로의 속성을 편집할 때 사용합니다.
• Move Up - 선택한 검색 경로를 한 줄 위로 이동할 때 사용합니다.
• Move Down - 선택한 검색 경로를 한 줄 아래로 이동할 때 사용합니다.

모든 검색 경로에서 찾은 파일

이 그리드는 Ordered List of Search Paths 목록에서 찾은 라이브러리 및 모델 파일을 표시합니다. Refresh List 버튼을 사용해 업데이트된 목록을 확인할 수 있습니다.

Project Options 대화상자의 Parameters 탭

Project Options 대화상자의 Parameters 탭에서는 프로젝트에 대해 정의된 파라미터(흔히 project-level parameters라고도 함)를 관리할 수 있습니다. 프로젝트 레벨에서 정의된 파라미터는 특수 문자열을 통해 프로젝트의 모든 회로도 시트와 PCB 문서에서 사용할 수 있습니다: 회로도에서는 =<ProjectParameterName>(예: =Project), PCB에서는 .<ProjectParameterName>(예: .Project). 파라미터는 추가적인 설계 정보를 제공하는 데 사용할 수 있습니다. 예를 들어 프로젝트 레벨 파라미터는 전역적으로 특수 문자열의 파라메트릭 데이터 소스로 사용되어 회로도 시트 및/또는 PCB 문서에 추가될 수 있는데, PCB 문서는 로컬(문서별) 파라미터를 지원하지 않습니다.

Workspace 측 프로젝트 파라미터는 프로젝트와 함께 Workspace에 저장되며, Workspace의 브라우저 인터페이스에서만 편집할 수 있습니다(Editing a Project에 대한 자세한 내용은 Altium 356 Workspace 또는 On-Prem Enterprise Workspace 참고). 반면, 설계 측 프로젝트 파라미터는 프로젝트 파일(*.PrjPcb)에 저장되며 Altium Designer에서 편집할 수 있습니다. Workspace 측 프로젝트 파라미터는 Project Options 대화상자의 Parameter 탭에서 파란색 아이콘()으로 표시되고, 설계 측 프로젝트 파라미터는 주황색 아이콘()으로 표시됩니다.

옵션/컨트롤

• Parameters Grid – 메인 영역에는 현재 프로젝트에 정의된 모든 파라미터가 다음 항목 기준으로 나열됩니다:
  • Name – 파라미터 이름.
  • Value – 파라미터 값.
  파라미터는 그리드에서 이 두 속성 중 어느 것이든 직접 수정할 수 있습니다.

• Add – Parameter Properties 대화상자를 열어 파라미터를 추가합니다. Name 및 Value 필드를 사용해 각각 용도를 반영하는 의미 있는 이름과 값을 지정하십시오. 두 필드 모두 최대 255자까지 입력할 수 있습니다.

  
  Parameter Properties 대화상자

• Remove – 선택한 파라미터를 파라미터 목록에서 삭제하려면 클릭합니다. Workspace 측 프로젝트 파라미터는 Workspace에서만 제거/편집할 수 있으므로 이 옵션을 사용할 수 없습니다.
• Edit – Parameter Properties 대화상자를 열어 현재 선택된 파라미터의 내용을 수정합니다. Workspace 측 프로젝트 파라미터는 Workspace에서만 제거/편집할 수 있으므로 이 옵션을 사용할 수 없습니다.
• Refresh – 설계 측 프로젝트 파라미터에 대해 마지막으로 변경한 내용을 되돌리려면 클릭합니다. Workspace 측 프로젝트 파라미터의 경우, 파라미터의 최신 버전을 포함하도록(동기화하도록) 클릭합니다. Workspace에서 Workspace 측 프로젝트 파라미터를 변경한 내용은 이 옵션을 사용하기 전까지 이 대화상자에 반영되지 않습니다.

우클릭 메뉴

우클릭 메뉴에서 다음 명령을 사용할 수 있습니다:

• Edit – Parameter Properties 대화상자에서 현재 선택된 파라미터를 수정할 때 사용합니다. Workspace 측 프로젝트 파라미터는 Workspace에서만 제거/편집할 수 있으므로 이 명령을 사용할 수 없습니다.

• Add – Parameter Properties 대화상자에서 새 설계 측 파라미터를 목록에 추가할 때 사용합니다.

• Remove – 선택한 파라미터를 목록에서 삭제할 때 사용합니다. Workspace 측 프로젝트 파라미터는 Workspace에서만 제거/편집할 수 있으므로 이 명령을 사용할 수 없습니다.

• Copy – 선택한 파라미터를 Windows 클립보드로 복사할 때 사용합니다.

• Paste – Windows 클립보드의 파라미터를 파라미터 목록에 붙여넣을 때 사용합니다. Workspace 측 프로젝트 파라미터는 Workspace에서만 제거/편집할 수 있으므로 이 명령을 사용할 수 없습니다.

Project Options 대화상자의 Device Sheets 탭

Project Options 대화상자의 Device Sheets 탭에서는 디바이스 시트를 찾을 수 있는 폴더와 그 순서를 지정할 수 있습니다.

옵션/컨트롤

• Main region - 현재 프로젝트의 Device Sheet Folders 경로를 나열합니다. 나열된 상위 폴더의 하위 폴더를 포함하려면 Include Sub-folders 을(를) 체크합니다.
• Move Up - 선택한 디바이스 시트 폴더를 한 단계씩 위로 이동할 때 사용합니다.
• Move Down - 선택한 디바이스 시트 폴더를 한 단계씩 아래로 이동할 때 사용합니다.
• Add - 새로 추가할 폴더를 찾기 위한 대화상자를 열 때 사용합니다.
• Remove - 선택한 디바이스 시트 폴더를 제거할 때 사용합니다.

Project Options 대화상자의 Managed OutputJobs 탭

Project Options 대화상자의 Managed OutputJobs 탭에서는 연결된 Workspace를 통해 사용할 수 있는 출력 작업 템플릿 목록을 구성하여 프로젝트에 사용할 수 있습니다.

옵션/컨트롤

• Outputjob List - 모든 Workspace outputjob을 Item Revision, Revision State, Description, Name 기준으로 나열합니다.
• Add - Select configuration item (Output Jobs) 대화상자를 열어 원하는 outputjob을 선택하려면 클릭합니다.
• Remove - 선택한 출력 작업을 제거하려면 클릭합니다.

Project Options 대화상자의 Library Options 탭

Project Options 대화상자의 Library Options 탭에서는 통합 라이브러리 프로젝트의 형식을 선택할 수 있습니다.

옵션/컨트롤

• Integrated Library Format
  • Original - 원래의 통합 라이브러리 형식을 사용하도록 선택합니다. 이는 Altium Designer가 등장하기 이전의 Protel DXP(DXP 2002) 소프트웨어와의 호환성을 위해 사용됩니다.

  • Altium Designer- Altium Designer를 통합 라이브러리 형식으로 사용하도록 선택합니다(초기 Altium Designer 2004 이후의 모든 소프트웨어 버전에서 사용).