Controlled Impedance Routing

Com o aumento das velocidades de comutação dos dispositivos, o encaminhamento com impedância controlada tornou-se um tema central para o projetista digital. Esta página apresenta como pode utilizar o motor de análise de Integridade de Sinal para corresponder as impedâncias dos componentes e as capacidades de encaminhamento com impedância controlada no editor de PCB.

Há um ditado nos meios da engenharia: existem apenas dois tipos de engenheiros eletrónicos que trabalham em projeto digital: os que já tiveram problemas de integridade de sinal e os que ainda vão ter. Há não muitos anos, o termo integridade de sinal era algo reservado aos especialistas, e só era necessário lidar com ele em projetos de alta velocidade. No entanto, as velocidades de comutação dos dispositivos nesses projetos de alta velocidade já não têm nada de especial; estão rapidamente a tornar-se a norma. À medida que a evolução da tecnologia dos circuitos integrados reduz o tamanho do transistor, aumenta a velocidade a que estes podem comutar. É esta velocidade de comutação que afeta a integridade dos sinais digitais.

Felizmente, muitos potenciais problemas de integridade de sinal podem ser evitados seguindo bons princípios de projeto e implementando o projeto como uma placa de impedância controlada. Para o conseguir, são necessárias capacidades específicas nas ferramentas de projeto - precisa de ferramentas de análise que detetem nets com potenciais problemas de ringing e reflexões, e de ferramentas de projeto da placa que lhe permitam obter as impedâncias corretas de encaminhamento. O editor de PCB no Altium Designer dispõe destas capacidades.

Esta página irá ajudá-lo a compreender o que causa problemas de integridade de sinal e se é provável que a sua placa venha a sofrer com eles. Irá também abordar as duas abordagens de projeto que deve usar para minimizar potenciais problemas de SI ­- correspondência das impedâncias dos componentes e encaminhamento com impedância controlada.

Quando o Encaminhamento Passa a Fazer Parte do Circuito

À medida que as velocidades de comutação dos dispositivos aumentam, também aumentam as exigências colocadas ao projetista da placa de circuito impresso e ao fabricante. Quando o comprimento da frente de comutação do sinal se torna menor do que o comprimento da pista da PCB que o transporta, essa pista tem de ser tratada como parte do circuito. Essa pista tem uma impedância, designada por characteristic impedance (Zo).

A melhor forma de gerir o impacto destes elementos adicionais do circuito é projetar o encaminhamento da pista de modo a que a impedância característica seja consistente ao longo do seu comprimento - uma técnica chamada controlled impedance routing.

A impedância do encaminhamento da pista é definida por:

• Cross-sectional area of the trace - determinada pela largura, pela altura (espessura do cobre) e pela inclinação das arestas da pista criadas durante o processo de gravação.
• Distance from the trace to the reference plane(s) - o caminho de retorno da energia do sinal é tão importante como o percurso do próprio sinal. Este caminho de retorno segue o percurso do sinal no(s) plano(s) de referência adjacente(s).
• Properties of the surrounding materials - a energia no sinal não está contida apenas no cobre da pista; devido ao efeito pelicular, também se propaga através do material dielétrico que rodeia a pista. A permissividade do material dielétrico mede o quanto o dielétrico afeta o fluxo dessa energia.

   
A calculadora de impedância Simbeor calcula a(s) largura(s) necessária(s) para atingir a impedância especificada.

Preciso de Encaminhamento com Impedância Controlada?

Pergunta se precisa realmente de se preocupar com encaminhamento com impedância controlada?

Numa situação ideal, toda a energia que sai do pino de saída de um componente seria acoplada à pista ligada na PCB, percorreria o encaminhamento da PCB até ao pino de entrada da carga na outra extremidade e seria absorvida por essa carga. Se nem toda a energia for absorvida pela carga, então a energia remanescente pode ser refletida de volta para o encaminhamento da PCB, fluindo para o pino de saída da fonte. Esta energia refletida pode interagir com o sinal original, somando-se e subtraindo-se a ele (dependendo da polaridade da energia), resultando em ringing. Se o ringing for suficientemente grande, afetará a integridade do sinal, resultando num comportamento do circuito imprevisível e incorreto.

Então, como sabe se isto pode acontecer? Se o pino da fonte conseguir completar a sua transição de frente antes de o sinal chegar ao pino da carga, existem condições para que o seu projeto seja afetado por energia refletida. Uma regra prática comum usada para determinar se é provável haver problemas de SI é a regra de "1/3 do tempo de subida". Esta regra estabelece que, se a pista tiver um comprimento superior a 1/3 de um tempo de subida, podem ocorrer reflexões (ringing). Se o pino da fonte tiver um tempo de subida de 1 nSec, um percurso superior a .33 nSec (aproximadamente 2 polegadas em FR4) deve ser considerado uma linha de transmissão, sendo um candidato a problemas de integridade de sinal. Se os seus dispositivos tiverem este tipo de tempo de subida e souber que vai ter encaminhamentos com este tipo de comprimento, então poderá acabar por ter problemas de integridade de sinal na PCB.

Como Controlo as Impedâncias?

Como evita a situação em que a energia é refletida para trás e para a frente entre a fonte e a carga? Evita-a fazendo a correspondência das impedâncias. A adaptação de impedâncias garante que toda a energia é acoplada da fonte para o encaminhamento e depois do encaminhamento para a carga. Encaminhar a placa tendo em consideração a impedância é designado por encaminhamento com impedância controlada ou, dito de outra forma, uma placa em que as impedâncias foram geridas chama-se uma PCB de impedância controlada.

Existem dois elementos distintos para conseguir a adaptação de impedâncias: o primeiro é adaptar os componentes; o segundo é encaminhar a placa para obter a impedância necessária.

Adaptação de Impedâncias dos Componentes

Não é possível obter uma PCB de impedância controlada apenas com o encaminhamento. Primeiro, tem de verificar e, se necessário, adaptar as impedâncias dos componentes.

Idealmente, pretende detetar nets que possam ter potenciais problemas de integridade de sinal durante a fase de captura do projeto para que quaisquer componentes de terminação adicionais possam ser incluídos antes de o processo de projeto da placa começar. Como os pinos de saída têm baixa impedância e os pinos de entrada têm elevada impedância, é provável que tenha de adicionar componentes de terminação ao projeto para conseguir a adaptação de impedâncias.

Pode realizar uma análise de integridade de sinal no seu projeto na fase de captura esquemática. Quando executa o comando Tools » Signal Integrity, a caixa de diálogo Errors or Warnings aparece frequentemente, indicando que nem todos os componentes têm modelos de integridade de sinal atribuídos. O motor de análise de Integridade de Sinal selecionará automaticamente modelos predefinidos com base nos designadores dos componentes; clique em Continue para usar as predefinições ou em Model Assignments para analisar e alterar os modelos. Pode aceder à caixa de diálogo Signal Integrity Model Assignments em qualquer altura, através do botão Model Assignments no painel Signal Integrity.

Analisar o Projeto

Quando o comando Tools » Signal Integrity é executado, o projeto é analisado e quaisquer nets com potenciais problemas são identificadas no painel Signal Integrity, como mostrado abaixo.

Testar o projeto quanto a potenciais problemas de integridade de sinal durante a captura do projeto.

A partir do painel, pode efetuar uma análise de reflexão numa net selecionada (ou em várias nets). À esquerda estão os resultados da análise para todas as nets do projeto. Selecione uma net e clique no botão  (ou faça duplo clique no nome de uma net) para transferir essa net para o campo Net à direita do painel, onde poderá efetuar uma análise detalhada dessa net, incluindo:

• Examinar os pinos dessa net, onde pode fazer um clique simples para cross-probing até esse pino no esquemático ou duplo clique para verificar e configurar o modelo atribuído a esse pino.
• Ativar uma ou mais opções teóricas de terminação para essa net.
• Efetuar uma Análise de Reflexão na net, produzindo um conjunto de formas de onda que mostram o comportamento em cada pino da net.

O painel permite-lhe experimentar possíveis configurações e valores de terminação. Note que a região Termination do painel Signal Integrity mostrada na imagem acima tem a opção Serial Res ativada. A secção do painel abaixo mostra uma resistência de terminação em série. É aqui que define os valores mínimos e máximos teóricos da resistência de terminação em série que serão usados para a análise de reflexão (desative a caixa de verificação Suggest para introduzir os seus próprios valores).

Explorar os Resultados

Quando se clica no botão Reflection Waveforms, é efetuada uma análise de reflexão precisa nessa net, sendo os resultados apresentados numa nova janela de formas de onda (*.SDF).

A janela de formas de onda incluirá:

• Um gráfico para cada net a ser analisada; clique nos separadores na parte inferior da janela para alternar entre gráficos.
• Cada gráfico incluirá um Plot para cada pino nessa net, mostrando o comportamento do sinal nesse pino.

As imagens abaixo mostram dois gráficos dos resultados no pino de entrada da net selecionada na imagem do painel anterior. O primeiro gráfico mostra o pino de entrada na net sem terminação; o segundo gráfico mostra seis varrimentos, um para a net original sem terminação, e depois cinco varrimentos com a resistência teórica de terminação em série incluída no pino de origem.

Foram efetuadas cinco passagens da análise de reflexão (Sweep Steps valor da opção = 5), com a resistência teórica de terminação a variar de Min = 20 ohms até Max = 60 ohms. As cinco passagens (primeira passagem a 20 ohms, última passagem a 60 ohms) estão listadas no lado direito do gráfico. Clicar em cada etiqueta destaca esse resultado e apresenta o valor teórico da resistência de terminação no canto inferior direito. Para esta net, uma resistência de terminação em série de 40 ohms produziria o gráfico selecionado na imagem à direita.

O gráfico à esquerda mostra a análise de reflexão de uma net com potenciais problemas de integridade de sinal; o gráfico à direita é a mesma net com uma resistência teórica de terminação em série de aproximadamente 40 ohms adicionada.

O que Determina a Impedância de Encaminhamento?

A segunda parte para obter uma PCB de impedância controlada é encaminhar a placa de modo a que as pistas tenham uma impedância definida. Há vários fatores que influenciam a impedância do encaminhamento do seu sinal, incluindo as dimensões das pistas e as propriedades dos materiais utilizados para fabricar a PCB.

O editor de PCB inclui o motor eletromagnético de Integridade de Sinal Simbeor® da Simberian. A precisão do modelo do Simbeor é validada utilizando algoritmos avançados para análise 3D full wave, benchmarking e validação experimental. O motor Simbeor suporta todas as estruturas e materiais de placa modernos.

Versão do Simbeor

O Simbeor SFS

As impedâncias são calculadas pelo Simbeor SFS, um resolvedor de campo quase-estático. O Simbeor SFS é um resolvedor avançado de campo 2D quase-estático baseado no Método dos Momentos, que foi validado por convergência, comparações e medições. O resolvedor cria uma malha nas fronteiras do dielétrico e do condutor e resolve as equações correspondentes para construir matrizes RLGC dependentes da frequência para as equações do Telégrafo.

O Simbeor SFS não é um resolvedor full-wave, uma vez que isso não é necessário para avaliar a impedância, o atraso ou a atenuação em interligações de PCB, devido à natureza quase-TEM das ondas que aí se propagam. Essas ondas podem ser simuladas com precisão com parâmetros RLGC extraídos com um resolvedor de campo 2D quase-estático.

Uma propriedade única do resolvedor Simbeor SFS é o facto de suportar modelos de rugosidade do condutor. Note que não suporta um modelo de condutor multicamada (revestimento), e a rugosidade é comum a todos os condutores. O resolvedor é quase-estático porque a solução não inclui a dispersão de alta frequência que ocorre em linhas microstrip (maior concentração de campos num dielétrico com constante dielétrica mais elevada a altas frequências).

► Saiba mais sobre a tecnologia eletromagnética de integridade de sinal da Simberian

Estruturas de PCB Suportadas

As impedâncias podem ser calculadas para as seguintes estruturas de PCB:

• Microstrip
• Stripline simétrica
• Stripline assimétrica
• Estruturas coplanares simples e diferenciais
• Múltiplas camadas dielétricas adjacentes com diferentes propriedades dielétricas.

Configurar a PCB para Encaminhamento com Impedância Controlada

O encaminhamento com impedância controlada consiste em configurar as dimensões das pistas e as propriedades dos materiais da placa para fornecer uma impedância específica. Isto é feito no Layer Stack Manager do editor de PCB. Para abrir o Layer Stack Manager, selecione Design » Layer Stack Manager nos menus principais. O Layer Stack Manager abre num editor de documentos da mesma forma que uma folha esquemática, a PCB e outros tipos de documento.

A largura da pista necessária para fornecer uma impedância específica é calculada como parte do perfil de impedância, configurado no separador Impedance do Layer Stack Manager.

Com base em:

• Os valores de Target Impedance, Target Tolerance e Roughness que configurar no separador Impedance, e
• as definições de materiais definidas no separador Stackup, incluindo:
  • a espessura da camada de sinal,
  • a espessura das camadas dielétricas circundantes (as distâncias ao(s) plano(s) de referência), e 
  • as propriedades do material dielétrico (permissividade Dk e fator de dissipação Df).

Quando estes parâmetros estão corretamente configurados, a calculadora de impedância dispõe de informação suficiente para calcular o seguinte:

• Largura da pista
• Impedância calculada (Z)
• Impedância de modo comum (Zcomm)
• Desvio de impedância (Desvio de Z)
• Atraso de propagação (Tp)
• Indutância por unidade de comprimento (p.u.l.)
• Capacitância por unidade de comprimento (p.u.l.)

Os valores calculados são apresentados na secção Transmission Line do painel Properties quando o separador Impedance está selecionado no Layer Stack Manager, como mostrado abaixo.

Um perfil de impedância de 50Ω definido para nets simples encaminhadas na camada superior. Passe o cursor sobre a imagem para apresentar as definições do mesmo perfil para a camada L3 (imagem cortesia da FEDEVEL Open Source, www.fedevel.com).

Configurar o Empilhamento de Camadas

Main page: Definir o Empilhamento de Camadas

As camadas de fabrico de cobre e dielétrico são configuradas no separador Stackup do Layer Stack Manager.

• As camadas são adicionadas, removidas e configuradas neste separador. Num projeto rigid-flex, as camadas também são ativadas e desativadas neste separador.
• As propriedades da camada atualmente selecionada podem ser editadas diretamente na grelha ou no painel Properties. Clique no botão  na parte inferior da área de desenho para ativar o painel.
• Clique com o botão direito na grelha de camadas ou use os comandos Edit » Add Layer para adicionar uma camada. Ao adicionar uma camada de cobre, também será adicionada uma camada dielétrica quando uma camada adjacente existente também for de cobre.
• Se a opção Stack Symmetry estiver ativada na secção Board do painel Properties, as camadas são adicionadas em pares correspondentes centrados em torno da camada dielétrica intermédia.
• O Material da camada pode ser introduzido na célula Material selecionada ou selecionado na caixa de diálogo Select Material; clique no botão de reticências () para a abrir.
• Pode ser adicionado um acabamento superficial a uma camada de cobre. Utilize o submenu Add Layer para adicionar uma camada Surface Finish à camada de cobre atualmente selecionada e, em seguida, clique no botão de reticências da nova camada de acabamento superficial para selecionar o tipo de acabamento.
• A camada selecionada pode ser movida para cima ou para baixo dentro das camadas do mesmo tipo utilizando os menus do botão direito do rato ou Edit.
• A região Board do painel Properties inclui opções para impor Stack Symmetry e Library Compliance. Mais detalhes abaixo.
• A região Board do painel Properties apresenta um resumo do empilhamento atualmente selecionado (ou subempilhamento para um projeto rigid/flex de múltiplos empilhamentos).

Considerações sobre o Empilhamento de Camadas

Um requisito fundamental para controlar a impedância é incluir um caminho de retorno do sinal por baixo de cada caminho de sinal. O motor SI Simbeor suporta tanto camadas de plano como camadas de sinal cobertas por um polígono. Estas camadas de caminho de retorno devem ser distribuídas ao longo do empilhamento da placa. Idealmente, são dispostas de forma que pelo menos uma camada de caminho de retorno fique adjacente a cada camada de sinal que transporte encaminhamento com impedância controlada. A camada adjacente de caminho de retorno fornece o caminho de retorno do sinal e, por razões que não serão abordadas aqui, fá-lo independentemente da tensão DC distribuída por esse plano.

A corrente do caminho de retorno que flui através do plano tentará seguir o mesmo percurso físico que a rota na camada de sinal, pelo que é importante evitar a introdução de descontinuidades, como uma divisão ou recorte na camada de caminho de retorno por baixo de qualquer encaminhamento de sinal crítico.

Além de selecionar uma ordem adequada para as camadas de sinal e de plano, também é necessário definir as propriedades do material de cada camada, incluindo:

• Espessura do cobre
• Espessura do dielétrico
• Constante dielétrica

Estes valores e a largura de encaminhamento contribuem todos para a impedância final. Alcançar a impedância pretendida passa então por ajustar todos estes valores. Lembre-se de que os valores possíveis de espessura do cobre e do dielétrico também podem ser limitados, sendo determinados pelos materiais disponíveis do seu fabricante de PCB.

► Saiba mais sobre possíveis empilhamentos de camadas

Definir os Perfis de Impedância

O motor Simbeor está integrado no Layer Stack Manager do editor PCB Design » Layer Stack Manager. Para configurar o empilhamento de camadas para encaminhamento com impedância controlada, mude para o separador Layer Stack Manager's Impedance, onde pode adicionar e configurar um perfil de impedância.

Um perfil de impedância de 50Ω definido para redes individuais encaminhadas na camada superior. Passe o cursor sobre a imagem para apresentar as definições do mesmo perfil para a camada L3.

Notas sobre a criação e configuração de um Perfil de Impedância:

1. No Layer Stack Manager mude para o separador Impedance, como mostrado acima.
2. Clique no botão (ou no botão se já existir um perfil definido) para adicionar um novo perfil.
3. Defina a Type de impedância pretendida, Target Impedance e Target Tolerance no painel Properties. O Description é opcional; será apresentado em qualquer local onde seja apresentado o nome do Perfil de Impedância.
4. A grelha de camadas está dividida em 2 regiões; as camadas do empilhamento são apresentadas à esquerda e, depois, para cada camada de sinal no empilhamento, existe uma camada apresentada na região do Perfil de Impedância à direita. Use a caixa de seleção da camada na região do Perfil para ativar o cálculo de impedância para essa camada. Usando a imagem acima como exemplo e referindo-se ao número da camada mostrado na coluna mais à esquerda, as camadas L1, L3, L10 e L12 têm a respetiva caixa de seleção da camada assinalada, ativando-as para os cálculos de impedância.
5. Quando clica numa camada ativada na região do Perfil, todas as camadas no empilhamento esbatem-se, exceto aquelas que estão a ser usadas para calcular a impedância dessa camada de sinal selecionada (como mostrado na imagem acima). Edite a(s) camada(s) de referência dessa camada nas colunas Top Ref e Bottom Ref da região Impedance Profile . Tenha em atenção que a(s) camada(s) de referência pode(m) ter um Type de camada de tipo Plane ou Signal. Por exemplo, na imagem acima, a camada L10 no empilhamento está ativada para cálculos de impedância, com o Top Ref definido como 9-L9, que é uma camada Plane, e o Bottom Ref definido como 11-L11, que é uma camada Signal . O software assume que, se uma camada de sinal estiver a ser usada como plano de referência, contém um plano contínuo de cobre ligado a uma rede de alimentação ou de massa.
6. Ative a caixa de seleção Impedance Profile para cada outra camada que transportará encaminhamento com esta impedância e configure o(s) plano(s) de referência. Passe o cursor sobre a imagem acima para apresentar o Perfil de Impedância S50 para a camada L3.
7. Se a largura calculada da pista de encaminhamento for um valor que não pode ser encomendado, pode ajustar as definições de largura e espaçamento.

Ajustar as Definições de Largura e Espaçamento

O software calcula a Largura da Pista a partir da impedância-alvo e da tolerância. Não é invulgar que a largura calculada da pista seja um valor que não pode ser encomendado, por exemplo, 0,0683 mm. O fabricante indicará quais as espessuras de material disponíveis e que precisão consegue atingir nas larguras das pistas. Depois, torna-se um processo de começar nos valores desejados e testar o impacto nos valores de impedância calculados quando as dimensões são ajustadas ao que está disponível.

Para suportar este processo de teste e afinação das definições, as calculadoras de impedância suportam cálculos de impedância diretos e inversos. O modo predefinido é o direto (introduz-se a impedância, o software calcula a largura). O ícone  indica a variável calculada.

  Uma Impedância-Alvo de 50Ω produz uma largura calculada em modo direto (W1) de 94,6 µm. A imagem à direita mostra o cálculo inverso quando a largura (W1) é definida como 95 µm.

Para inverter o cálculo e explorar diferentes larguras de pista para a camada selecionada, introduza o novo valor de Width (W1) e prima Enter no teclado. Os valores calculados serão atualizados para refletir o impacto da alteração para essa largura. Clique no botão  para repor a calculadora no modo de cálculo direto. Introduzir um novo valor em Width (W2) irá alterar o valor Etch.

Para explorar os resultados da linha de transmissão de pares diferenciais, selecione a variável calculada — Trace Width ou Trace Gap — clicando no botão apropriado. Edite a outra variável para alterar o Target Impedance ou, em alternativa, altere o Target Impedance para explorar o impacto na outra variável.

Fator de Gravação

As pistas de sinal numa PCB são fabricadas por gravação química do cobre não desejado. Como o agente de gravação começa por remover o cobre à superfície, esse cobre permanece mais tempo em contacto com o agente de gravação. O resultado é que as arestas finais da pista terão uma inclinação, reduzindo a área da secção transversal da pista final, como mostrado na imagem abaixo.

A área de cobre perdida na aresta da pista (em ambas as arestas) durante a gravação = X * Y

A quantidade de inclinação é designada por Fator de Gravação, em que:

Etch Factor = Y/X

Se Y = X, então o Etch Factor = 1

Referindo-se à imagem apresentada no painel Properties:

Passe o cursor sobre o ? para ver a fórmula.

A definição padrão de Fator de Gravação consiste em especificá-lo como a razão de  trace thickness / amount of over-etching. Isto resulta na seguinte fórmula:

Etch Factor = T/[0.5(W1-W2)]

A desvantagem desta abordagem é que, para especificar ausência de sobregravação (ou seja, as arestas da pista são verticais), teria de introduzir um valor de inf (infinito) para o fator de gravação. Para simplificar a especificação da quantidade de gravação, a fórmula foi invertida para que possa ser introduzido um valor de 0 (zero) para indicar que não existe sobregravação.

Etch = [0.5(W1-W2)]/T

Orientação do cobre

Outro detalhe de fabrico que contribui para o fator de gravação é a orientação do cobre. As pistas de PCB são formadas por gravação do cobre não desejado a partir de uma folha contínua de cobre laminada sobre um substrato dielétrico. A orientação do cobre define a direção em que o cobre se projeta para fora desse substrato. Também pode ser entendida como a direção a partir da qual o cobre é gravado, por cima ou por baixo.

  Clique na caixa de seleção Trace Inverted para alternar a Orientação do Cobre de Above para Below.

Rugosidade Superficial do Condutor

A superfície de cada camada de cobre numa placa de circuito impresso apresenta um certo grau de rugosidade. Durante o fabrico da PCB, a superfície das camadas de cobre é tratada para aumentar a rugosidade, de modo a melhorar a aderência entre as camadas de cobre e dielétricas. Esta rugosidade superficial torna-se um contributo significativo para a impedância do condutor a velocidades de comutação acima de 10 GB/s. Através de investigação e análise extensivas, os especialistas da indústria concluíram que a rugosidade superficial pode ser modelada por um coeficiente de correção de rugosidade derivado dos valores Surface Roughness e Roughness Factor.

RoughnessAs definições de estão disponíveis no modo Properties do painel. Estes parâmetros são usados apenas para camadas condutoras.

A rugosidade superficial é incluída no cálculo da impedância característica.

Rugosidade:

• Model Type - modelo preferencial para calcular o impacto da rugosidade superficial (consulte os artigos abaixo para mais informações sobre os vários modelos). Aplica-se a todas as camadas de cobre no substack.

• Surface Roughness - valor da rugosidade superficial (disponível junto do seu fabricante). Introduza um valor entre 0 e 10µm; o valor predefinido é 0,1µm

• Roughness Factor - caracteriza o aumento máximo esperado nas perdas do condutor devido ao efeito da rugosidade. Introduza um valor entre 1 e 100; o valor predefinido é 2.

Leitura adicional

• Metodologia prática para analisar o efeito da rugosidade do condutor nas perdas de sinal e na dispersão em interligações: Y. Shlepnev, C. Nwachukwu, DesignCon2012.
• Abordagem unificada à modelação da rugosidade da superfície do condutor em interligações: Y. Shlepnev, 2017 IEEE 26th Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS2017)

Suporte para estruturas de linha de transmissão coplanar

A calculadora de impedância no Layer Stack Manager suporta estruturas coplanares simples e diferenciais. Crie um novo perfil de impedância e, em seguida, selecione Single-Coplanar ou Differential-Coplanar na lista pendente Type do Perfil de Impedância.

Trabalhar com estruturas coplanares:

• À semelhança das impedâncias simples e diferenciais padrão, os valores de cada variável são calculados automaticamente com base nos valores definidos pelo utilizador para Target Impedance e Target Tolerance e nas propriedades físicas das camadas da placa. Estes valores calculados automaticamente podem ser ajustados introduzindo novos valores nas caixas de edição do modo Layer Stack Manager do painel Properties.
• Para definir as nets de sinal que pretende encaminhar com uma estrutura coplanar, configure uma regra de desenho Largura de Encaminhamento (ou Encaminhamento de Pares Diferenciais) com a opção Use Impedance Profile ativada e com o Perfil de Impedância Coplanar pretendido selecionado.
• As estruturas coplanares exigem um plano de referência em ambos os lados do percurso do sinal; este pode ser criado por um polígono que coloque ou, se forem adicionadas vias de costura, pelo comando Add Shielding to Net (mais informações abaixo). Se colocar um polígono, a separação entre esse polígono e o percurso do sinal é definida pelo valor Clearance (S) determinado pela calculadora de impedância Simbeor (apresentado no painel Properties, mostrado nas imagens acima e abaixo). Configure uma regra de desenho de afastamento para controlar o afastamento entre o polígono de referência e o percurso do sinal (mostrar imagem).
• É prática comum incluir uma vedação de vias ao longo de cada lado da pista de sinal quando a estrutura coplanar está ligada à massa. Utilize o comando Tools » Via Stitching/Shielding » Add Shielding to Net no editor PCB para o fazer. Para além de colocar vias, ao ativar a opção Add shielding copper este comando também pode colocar um polígono em torno do encaminhamento do sinal para cobrir a vedação de vias, como mostrado na imagem à direita abaixo.
  ► Saiba mais sobre Blindagem por Vias

  A calculadora de impedância determina as propriedades do sinal e os afastamentos (primeira imagem); utilize esse afastamento na definição Distância da blindagem por vias.

Selecionar o material da camada

Num projeto de impedância controlada, a seleção dos materiais utilizados no empilhamento de camadas é muito importante.

Por exemplo, o material mais comum para fabricar PCBs é resina epóxi reforçada com fibra de vidro, com folha de cobre aderida a cada lado. A densidade da tecelagem do tecido de fibra de vidro afeta o valor e a consistência da constante dielétrica Dk (permissividade) e da tangente de perdas Df. Em torno do tecido de fibra de vidro entrançado existe resina — a percentagem de resina utilizada também é importante para o desempenho do material.

Existe uma grande variedade de tecelagens de fibra de vidro disponíveis. Para ajudar a garantir a previsibilidade e o desempenho dos materiais à base de fibra de vidro utilizados no fabrico de PCBs, a IPC dispõe de uma norma para tecelagens:

IPC standard IPC-4412B: Specification for Finished Fabric Woven from "E" Glass for Printed Boards

A Biblioteca de Materiais

Como projetista, pode editar diretamente as propriedades do material no Layer Stack Manager ou selecionar materiais a partir da Altium Material Library.

Toda a biblioteca pode ser visualizada (e ampliada) na caixa de diálogo Altium Material Library dialog (Tools » Material Library).

Os materiais estão organizados em categorias de utilização, acessíveis através de uma estrutura em árvore no lado esquerdo da caixa de diálogo. Abaixo deste nível, cada categoria de utilização está dividida em categorias funcionais, tais como Conductive layer material, Dielectric layer material, e Surface Layer Material ina categoria PCB layer material.

Adicionar, guardar e carregar material

É possível adicionar novo material à biblioteca quando uma categoria específica de material está selecionada na árvore. Os materiais definidos numa biblioteca de materiais externa podem ser carregados (botão Load) e o material definido pelo utilizador que tenha sido adicionado na caixa de diálogo Altium Material Library também pode ser guardado numa biblioteca do utilizador (botão Save). Apenas o material definido pelo utilizador é guardado.

Adicionar propriedades personalizadas ao material

Podem ser adicionadas propriedades personalizadas ao material detalhado na biblioteca (material predefinido e material definido pelo utilizador). Para adicionar uma propriedade personalizada, selecione primeiro o nó correto na árvore à esquerda para definir a que material(is) será adicionada e, em seguida, clique no botão para abrir a caixa de diálogo Material Library Settings.

O valor pretendido pode depois ser adicionado ao material selecionado na caixa de diálogo Altium Material Library; selecione a linha e clique no botão Edit.

Painel Propriedades

Quando o separador Impedance do documento Layer Stack está ativo, o painel Properties permite configurar os requisitos do Perfil de Impedância. O Perfil de Impedância necessário pode depois ser selecionado nas regras de desenho Routing Width ou Differential Pairs Routing.

• Impedance Profile
  • Description – introduza uma descrição significativa. Este campo é opcional e será apresentado onde quer que o nome do Perfil de Impedância seja apresentado.
  • Type – utilize a lista pendente para escolher o tipo de impedância. As opções são Single, Differential, Single-Coplanar e Differential-Coplanar.

• Target Impedance – introduza a impedância que pretende obter.
• Target Tolerance – introduza a tolerância que pretende obter. Deve consultar o fabricante para encontrar um valor de tolerância realista que este consiga fornecer.
• Transmission Line
  • Trace inverted – ative esta opção para inverter a pista, tal como demonstrado no painel Properties. Esta opção é a mesma que a opção Copper Orientation apresentada quando o separador Stackup está ativo e define a direção em que o cobre é laminado sobre o núcleo. A orientação do cobre define a direção em que o cobre se projeta para fora desse substrato. Também pode ser encarada como a direção a partir da qual o cobre é gravado, por cima ou por baixo.
  • Etch – o Fator de Gravação é = T/[(W1-W2)/2], o que reduz a área total da secção transversal da pista pela espessura do cobre ao quadrado. Consulte o fabricante da placa para obter informações sobre o Etch criado pelos seus processos.

• Width (W1) / (W2) – W1 é a largura da pista que encaminha; W2 é a largura da superfície superior dessa pista depois de gravada, com o fator Etch aplicado. Está disponível uma funcionalidade de cálculo direto/inverso para a largura da pista. Por predefinição, a largura é calculada com base no valor Target Impedance que introduziu (cálculo direto). Essa largura pode ser um valor que o fabricante talvez não consiga fornecer, como 5,978, e ele pretenderá um valor mais sensato, como 6,0. Pode introduzir 6,0 no campo Width e premir Enter no teclado para recalcular os valores calculados (Impedance, Deviation, etc.). O botão fica cinzento (torna-se inativo) e entra agora no modo de cálculo inverso. Se clicar no botão para o ativar, volta ao modo direto e o Width (W1) regressará ao valor calculado. Esta funcionalidade permite-lhe explorar opções de largura realistas e fabricáveis. A introdução manual de um valor para W2 atualizará o fator de gravação em conformidade.
• Impedance – o software calcula a impedância com base nas propriedades dos materiais utilizados para fabricar a placa (cobre, núcleo e prepreg) e na área da secção transversal da pista (determinada pela largura, espessura e fator de gravação da pista).
• Deviation – esta é uma medida da diferença entre o que pretendia (impedância-alvo) e o que obteve (impedância calculada). O software calcula o desvio de impedância (o que irá realmente obter com base no material e nas dimensões introduzidos) com base nas propriedades dos materiais utilizados para fabricar a placa (cobre, núcleo e prepreg) e na área da secção transversal da pista (determinada pela largura, espessura e fator de ataque químico da pista).
• Delay – este é o tempo que o sinal demora a viajar do emissor para o recetor.
• Inductance – a calculadora de impedância utiliza o valor Impedance para calcular a indutância por unidade de comprimento.
• Capacitance – a calculadora de impedância utiliza o valor Impedance para calcular a capacitância por unidade de comprimento.

• Board
  • Stack Symmetry – ative para adicionar camadas em pares correspondentes centrados em torno da camada dielétrica intermédia. Quando ativado, o empilhamento de camadas é imediatamente verificado quanto à simetria em torno da camada dielétrica central. Se algum par de camadas que esteja à mesma distância da camada dielétrica central de referência não for idêntico, a caixa de diálogo Stack is not symmetric dialog é aberta.
  • Library Compliance – quando ativado, para cada camada que tenha sido selecionada da Biblioteca de Materiais, as propriedades atuais da camada são verificadas em relação aos valores dessa definição de material na biblioteca.

• Substack – esta informação refere-se ao sub-stack atualmente selecionado (camadas, dielétrico, espessuras, etc.). À medida que alterna de um sub-stack para outro, esta informação será atualizada em conformidade (para o sub-stack atualmente selecionado).

• Stack Name – introduza um nome significativo para o sub-stack. Este campo é útil quando a região de stackup X/Y está a ser atribuída a um sub-stack de camadas.
• Is Flex – ative se o sub-stack for flexível.
• Layers – o número total de camadas.
• Dielectrics – o número total de dielétricos.
• Conductive Thickness – a espessura da(s) camada(s) condutora(s). As camadas de sinal de cobre são designadas por camadas condutoras.
• Dielectric Thickness – a espessura da(s) camada(s) dielétrica(s).
• Total Thickness – a espessura total da placa.

• Other
• Roughness – mostra a rugosidade das camadas condutoras.
  • Model Type – modelo preferido para calcular o impacto da rugosidade superficial (consulte os artigos abaixo para mais informações sobre os vários modelos). Aplica-se a todas as camadas de cobre no stack (deverá ser ao sub-stack?).
  • Surface Roughness – valor da rugosidade superficial (disponível junto do seu fabricante). Introduza um valor entre 0 e 10 µm; o valor predefinido é 0,1 µm
  • Roughness Factor – caracteriza o aumento máximo esperado das perdas no condutor devido ao efeito da rugosidade. Introduza um valor entre 1 e 100; o valor predefinido é 2.

Configurar as Regras de Design

A impedância de encaminhamento é determinada pela largura e altura do traçado e pelas propriedades dos materiais dielétricos circundantes. Com base nas propriedades dos materiais definidas em Layer Stack Manager, as larguras de encaminhamento necessárias são calculadas quando cada perfil de impedância é criado. Dependendo das propriedades do material, a largura pode mudar à medida que a camada de encaminhamento muda. Este requisito de alterar as larguras quando muda de camada de encaminhamento é gerido automaticamente pela regra de design de encaminhamento aplicável configurada no PCB Rules and Constraints Editor (Design » Rules).

Para a maioria dos designs de placas, um conjunto específico de nets será encaminhado com impedância controlada. Uma abordagem comum é criar uma classe de nets ou uma classe de pares diferenciais que inclua essas nets e, em seguida, criar uma regra de encaminhamento direcionada a essa classe, como mostrado nas imagens abaixo.

Normalmente, define manualmente os valores de Min, Max e Preferred Widths, quer nas definições de restrição superiores para os aplicar a todas as camadas, quer individualmente para cada camada na grelha de camadas. Para encaminhamento com impedância controlada, ativa em vez disso a opção Use Impedance Profile e seleciona depois o Perfil de Impedância necessário na lista pendente. Quando isto é feito, a região Constraints da regra muda. A primeira coisa que irá notar é que a região de camadas disponíveis deixará de mostrar todas as camadas de sinal da placa. Passará a mostrar apenas as camadas ativadas no Perfil de Impedância selecionado. Os valores de Preferred Width (e o espaçamento do par diferencial) serão atualizados para refletir as larguras (e espaçamentos) calculados para cada camada. Estes valores Preferred não podem ser editados, mas os valores Min e Max podem. Defina-os para valores inferiores/superiores adequados. As nets podem depois ser encaminhadas interativamente da forma habitual.

Regra de Design de Largura de Encaminhamento

Para nets de um só lado, a largura de encaminhamento é definida pela regra de design Routing Width.

Quando escolhe Use an Impedance Profile, as camadas disponíveis e as Preferred Widths são controladas pelo perfil selecionado.

Regra de Design de Encaminhamento de Pares Diferenciais

O encaminhamento de pares diferenciais é controlado pela regra de design Differential Pair Routing.

Para um par diferencial, as camadas disponíveis, a Preferred Width e a Preferred Gap são controladas pelo perfil selecionado.

► Saiba mais sobre Differential Pair Routing

Regra de Design Return Path

Interrupções ou estreitamentos no caminho de retorno podem ser detetados pela regra de design Return Path. A regra de design Return Path verifica a existência de um caminho de retorno de sinal contínuo na(s) camada(s) de referência designada(s) acima ou abaixo do(s) sinal(is) visado(s) pela regra. O caminho de retorno pode ser criado a partir de fills, regiões e polygon pours colocados na camada de sinal de referência ou numa camada plane.

As camadas de caminho de retorno são as camadas de referência definidas em Impedance Profile selecionado na regra de design Return Path. Estas camadas são verificadas para garantir que a Minimum Gap especificada (largura para além da extremidade do sinal) existe ao longo do percurso do sinal. Adicione uma nova regra de design Return Path na categoria de regras High Speed.

As camadas de caminho de retorno são definidas no Impedance Profile selecionado, e a largura do caminho (para além da extremidade do sinal) é definida por Minimum Gap.

A imagem abaixo mostra erros de caminho de retorno detetados para o sinal, NetXcom uma definição de Minimum Gap de 0.1mm. Pode ser mais fácil localizar erros de Return Path configurando DRC Violation Display Style para mostrar Violation Details mas não o Violation Overlay ( show image) na caixa de diálogo Preferences. Ao fazer isto, são realçados os locais exatos onde a regra falhou em vez do(s) objeto(s) inteiro(s) em violação. 

► Saiba mais sobre High Speed Design in Altium Designer

Encaminhar Nets com a Impedância Necessária

À medida que encaminha a placa e muda de camada, o software ajusta automaticamente a largura da pista para a dimensão necessária para atingir a impedância especificada. Este encaminhamento interativo com impedância controlada simplifica bastante a tarefa de conceber uma PCB com impedância controlada.

Ajuste de Comprimento dos Encaminhamentos

Dois dos principais desafios no encaminhamento de um design de alta velocidade são controlar a impedância dos encaminhamentos e igualar os comprimentos das nets críticas. O encaminhamento com impedância controlada garante que o sinal que sai de um pino de saída é corretamente recebido pelos pinos de entrada de destino. A correspondência dos comprimentos dos encaminhamentos garante que os sinais críticos em termos de temporização chegam aos respetivos pinos de destino ao mesmo tempo. O ajuste e a correspondência dos comprimentos dos encaminhamentos são também um elemento essencial do encaminhamento de pares diferenciais.

Foram adicionados padrões em acordeão ao encaminhamento para garantir que os pares diferenciais têm comprimentos correspondentes.

Os comandos Interactive Length Tuning e Interactive Diff Pair Length Tuning (menu Route) fornecem um meio dinâmico de otimizar e controlar os comprimentos de nets ou pares diferenciais, permitindo a inserção de padrões de onda de amplitude variável (acordeões) de acordo com o espaço disponível, as regras e os obstáculos do seu design.

► Saiba mais sobre Length Tuning

Testar a Integridade de Sinal da Placa Encaminhada

Tal como testou as nets durante a captura do design utilizando um comprimento de encaminhamento e uma impedância de encaminhamento assumidos, assim que o encaminhamento estiver concluído, deve repetir este processo na placa para verificar a existência de possíveis incompatibilidades de impedância e problemas de reflexão. Inicie o comando Signal Integrity a partir do menu Tools do editor PCB. Uma vez que a PCB faz parte do projeto, as propriedades e dimensões dos materiais definidas em Layer Stack Manager e as larguras reais dos encaminhamentos na placa serão utilizadas para calcular as impedâncias usadas nos testes de integridade de sinal.

Alcançar as Impedâncias Especificadas

Para além do processo iterativo de ajuste de dimensões pelo qual passa para obter as impedâncias corretas, existem outros fatores que influenciam a impedância final que será alcançada na sua PCB fabricada. Estes incluem a consistência e a estabilidade do material dielétrico utilizado na PCB, bem como a consistência e a qualidade do processo de gravação. Se necessitar de uma PCB com impedância controlada, deverá discutir esse requisito com o fabricante da sua PCB. Alguns fabricantes podem aconselhar sobre as geometrias das pistas, caso lhes forneça a stackup pretendida. Muitos também poderão incluir um cupão de teste de impedância em cada painel que fabricam — este pode ser usado para medir as impedâncias reais obtidas na placa.

Leitura adicional e recursos

Este artigo apresenta uma introdução ao tema da integridade do sinal e do design de PCB com impedância controlada. Utilize as seguintes ligações para saber mais e aceder a recursos desenvolvidos por especialistas reconhecidos da indústria.

• http://www.speedingedge.com/
• http://www.sigcon.com/
• http://www.bethesignal.com
• http://www.epanorama.net/links/basics.html#highspeed