Roteamento de Impedância Controlada

Com o aumento das velocidades de comutação dos dispositivos, o roteamento com impedância controlada tornou-se um tema importante para o projetista digital. Esta página apresenta como você pode usar o mecanismo de análise de Integridade de Sinal para corresponder as impedâncias dos componentes e os recursos de roteamento com impedância controlada no editor de PCB.

Existe um ditado nos círculos de engenharia: há apenas dois tipos de engenheiros eletrônicos que trabalham com projeto digital: os que já tiveram problemas de integridade de sinal e os que terão. Não faz tantos anos assim, o termo integridade de sinal era algo para especialistas, e você só precisava lidar com isso em projetos de alta velocidade. No entanto, as velocidades de comutação dos dispositivos nesses projetos de alta velocidade já não são mais algo especial; estão rapidamente se tornando a norma. À medida que o avanço da tecnologia de circuitos integrados reduz o tamanho do transistor, aumentam as velocidades com que eles podem comutar. É essa velocidade de comutação que afeta a integridade dos sinais digitais.

Felizmente, muitos problemas potenciais de integridade de sinal podem ser evitados seguindo bons princípios de projeto e implementando o projeto como uma placa de impedância controlada. Para isso, são necessários recursos específicos na ferramenta de projeto: você precisa de ferramentas de análise que detectem nets com possíveis problemas de ringing e reflexão, e de ferramentas de projeto de placas que permitam obter as impedâncias corretas de roteamento. O editor de PCB do Altium Designer dispõe desses recursos.

Esta página ajudará você a entender o que causa problemas de integridade de sinal e se a sua placa provavelmente sofrerá com eles. Ela também discutirá as duas abordagens de projeto que você deve empregar para minimizar possíveis problemas de SI ­- correspondência das impedâncias dos componentes e roteamento com impedância controlada.

Quando o Roteamento Passa a Fazer Parte do Circuito

À medida que as velocidades de comutação dos dispositivos aumentam, também aumentam as exigências sobre o projetista de placas de circuito impresso e o fabricante. Quando o comprimento da borda de comutação do sinal se torna menor que o comprimento da trilha de PCB que o conduz, a trilha precisa ser tratada como parte do circuito. Essa trilha tem uma impedância, que é chamada de characteristic impedance (Zo).

A melhor maneira de gerenciar o impacto desses elementos adicionais do circuito é projetar o roteamento das trilhas de forma que a impedância característica seja consistente ao longo de todo o comprimento - uma técnica chamada controlled impedance routing.

A impedância do roteamento da trilha é definida por:

• Cross-sectional area of the trace - determinada pela largura, pela altura (espessura do cobre) e pela inclinação das bordas da trilha criadas durante o processo de corrosão.
• Distance from the trace to the reference plane(s) - o caminho de retorno da energia do sinal é tão importante quanto o caminho do sinal. Esse caminho de retorno acompanha o caminho do sinal no(s) plano(s) de referência adjacente(s).
• Properties of the surrounding materials - a energia no sinal não está contida apenas no cobre da trilha; devido ao efeito pelicular, ela também se propaga pelo material dielétrico ao redor da trilha. A permissividade do material dielétrico mede o quanto o dielétrico impacta o fluxo dessa energia.

   
A calculadora de impedância Simbeor calcula a(s) largura(s) necessária(s) para atingir a impedância especificada.

Preciso de Roteamento com Impedância Controlada?

Você pergunta: preciso mesmo me preocupar com roteamento com impedância controlada?

Em uma situação ideal, toda a energia que sai do pino de saída de um componente seria acoplada à trilha conectada na PCB, fluiria pelo roteamento da PCB até o pino de entrada da carga na outra extremidade e seria absorvida por essa carga. Se nem toda a energia for absorvida pela carga, a energia restante pode ser refletida de volta para o roteamento da PCB, fluindo até o pino de saída da fonte. Essa energia refletida pode interagir com o sinal original, somando-se a ele ou subtraindo-se dele (dependendo da polaridade da energia), resultando em ringing. Se o ringing for grande o suficiente, ele afetará a integridade do sinal, resultando em um comportamento imprevisível e incorreto do circuito.

Então, como saber se isso pode ocorrer? Se o pino de origem conseguir completar sua transição de borda antes que o sinal alcance o pino da carga, existem condições para que seu projeto seja impactado pela energia refletida. Uma regra prática comum usada para determinar se é provável haver problemas de SI é a regra do "1/3 do tempo de subida". Essa regra afirma que, se a trilha tiver mais de 1/3 do comprimento correspondente a um tempo de subida, podem ocorrer reflexões (ringing). Se o pino de origem tiver um tempo de subida de 1 nSec, um roteamento maior que 0,33 nSec (aproximadamente 2 polegadas em FR4) deve ser considerado uma linha de transmissão, candidata a problemas de integridade de sinal. Se os seus dispositivos tiverem esse tipo de tempo de subida e você souber que terá roteamentos com esse tipo de comprimento, então poderá acabar tendo problemas de integridade de sinal na PCB.

Como Eu Controlo as Impedâncias?

Como evitar a situação em que a energia é refletida de um lado para o outro entre a fonte e a carga? Você evita isso fazendo a correspondência das impedâncias. A correspondência de impedâncias garante que toda a energia seja acoplada da fonte para o roteamento e, em seguida, do roteamento para a carga. Roteiar a placa levando em consideração a impedância é chamado de roteamento com impedância controlada, ou, de outra forma, uma placa em que as impedâncias foram gerenciadas é chamada de PCB de impedância controlada.

Há dois elementos distintos para alcançar a correspondência de impedâncias: o primeiro é corresponder os componentes; o segundo é rotear a placa para fornecer a impedância necessária.

Correspondência de Impedância dos Componentes

Você não consegue obter uma PCB de impedância controlada apenas com o roteamento. Primeiro, é preciso verificar e, se necessário, corresponder as impedâncias dos componentes.

Idealmente, você deve detectar nets que possam ter problemas potenciais de integridade de sinal durante a fase de captura do projeto para que quaisquer componentes adicionais de terminação possam ser incluídos antes do início do processo de projeto da placa. Como os pinos de saída têm baixa impedância e os pinos de entrada têm alta impedância, é provável que você precise adicionar componentes de terminação ao projeto para obter a correspondência de impedâncias.

Você pode executar uma análise de integridade de sinal no seu projeto na fase de captura esquemática. Ao executar o comando Tools » Signal Integrity, a caixa de diálogo Errors or Warnings frequentemente aparecerá, indicando que nem todos os componentes têm modelos de integridade de sinal atribuídos. O mecanismo de análise de Integridade de Sinal selecionará automaticamente modelos padrão com base nos designadores dos componentes; clique em Continue para usar os padrões ou em Model Assignments para examinar e alterar os modelos. Você pode acessar a caixa de diálogo Signal Integrity Model Assignments a qualquer momento, por meio do botão Model Assignments no painel Signal Integrity.

Analisando o Projeto

Quando o comando Tools » Signal Integrity é executado, o projeto é analisado, e quaisquer nets com problema potencial são identificadas no painel Signal Integrity, conforme mostrado abaixo.

Testando o projeto quanto a possíveis problemas de integridade de sinal durante a captura do projeto.

No painel, você pode executar uma análise de reflexão em uma net selecionada (ou nets). À esquerda estão os resultados da análise para todas as nets no projeto. Selecione uma net e clique no botão  (ou clique duas vezes no nome de uma net) para transferir essa net para o campo Net à direita do painel, onde você pode realizar uma análise detalhada dessa net, incluindo:

• Examinar os pinos dessa net, onde você pode clicar uma vez para fazer cross-probe até esse pino no esquemático ou clicar duas vezes para verificar e configurar o modelo atribuído a esse pino.
• Habilitar uma ou mais opções teóricas de terminação para essa net.
• Executar uma Análise de Reflexão na net, produzindo um conjunto de formas de onda que mostram o comportamento em cada pino da net.

O painel permite que você experimente possíveis configurações e valores de terminação. Observe que a região Termination do painel Signal Integrity mostrada na imagem acima está com a opção Serial Res habilitada. A seção do painel abaixo mostra um resistor de terminação em série. É aí que você define os valores mínimo e máximo teóricos da resistência de terminação em série que serão usados para a análise de reflexão (desative a caixa de seleção Suggest para inserir seus próprios valores).

Explorando os Resultados

Quando o botão Reflection Waveforms é clicado, uma análise de reflexão precisa é executada nessa net, com os resultados apresentados em uma nova janela de formas de onda (*.SDF).

A janela de formas de onda incluirá:

• Um gráfico para cada net que estiver sendo analisada; clique nas abas na parte inferior da janela para alternar entre os gráficos.
• Cada gráfico incluirá um plot para cada pino nessa net, mostrando o comportamento do sinal nesse pino.

As imagens abaixo mostram dois gráficos dos resultados no pino de entrada da net selecionada na imagem do painel anterior. O primeiro gráfico é do pino de entrada na net sem terminação; o segundo gráfico mostra seis varreduras, uma para a net original sem terminação e, em seguida, cinco varreduras com a resistência teórica de terminação em série incluída no pino de origem.

Foram executadas cinco passagens da análise de reflexão (Sweep Steps valor da opção = 5), com o resistor teórico de terminação variando de Min = 20 ohms até Max = 60 ohms. As cinco passagens (primeira passagem em 20 ohms, última passagem em 60 ohms) estão listadas no lado direito do gráfico. Clicar em cada rótulo destaca esse resultado e exibe o valor teórico da resistência de terminação no canto inferior direito. Para essa net, uma resistência de terminação em série de 40 ohms produziria o gráfico selecionado na imagem à direita.

O gráfico à esquerda mostra a análise de reflexão de uma net com possíveis problemas de integridade de sinal; o gráfico à direita é a mesma net com um resistor teórico de terminação em série de aproximadamente 40 ohms adicionado.

O Que Determina a Impedância de Roteamento?

A segunda parte para obter um PCB de impedância controlada é rotear a placa de modo que as trilhas tenham uma impedância definida. Há diversos fatores que influenciam a impedância do seu roteamento de sinais, incluindo as dimensões das rotas e as propriedades dos materiais usados para fabricar o PCB.

O editor de PCB inclui o mecanismo eletromagnético de Integridade de Sinal Simbeor® da Simberian. A precisão do modelo do Simbeor é validada usando algoritmos avançados para análise 3D full wave, benchmarking e validação experimental. O mecanismo Simbeor oferece suporte a todas as estruturas e materiais modernos de placas.

Versão do Simbeor

O Simbeor SFS

As impedâncias são calculadas pelo Simbeor SFS, um solucionador de campo quase estático. O Simbeor SFS é um avançado solucionador de campo 2D quase estático baseado no Método dos Momentos, validado por convergência, comparações e medições. O solucionador malha os limites dielétricos e dos condutores e resolve as equações correspondentes para construir matrizes RLGC dependentes da frequência para as equações do Telégrafo.

O Simbeor SFS não é um solucionador full-wave, pois isso não é necessário para avaliar a impedância, o atraso ou a atenuação em interconexões de PCB devido à natureza quase-TEM das ondas que se propagam nelas. Essas ondas podem ser simuladas com precisão usando parâmetros RLGC extraídos com um solucionador de campo 2D quase estático.

Uma propriedade exclusiva do solucionador Simbeor SFS é que ele oferece suporte a modelos de rugosidade do condutor. Observe que ele não oferece suporte a um modelo de condutor multicamada (metalização), e a rugosidade é comum a todos os condutores. O solucionador é quase estático porque a solução não inclui a dispersão em alta frequência que ocorre em linhas microstrip (maior concentração de campos em um dielétrico com constante dielétrica mais alta em altas frequências).

► Saiba mais sobre a tecnologia eletromagnética de integridade de sinal da Simberian

Estruturas de PCB Suportadas

As impedâncias podem ser calculadas para as seguintes estruturas de PCB:

• Microstrip
• Stripline simétrica
• Stripline assimétrica
• Estruturas coplanares simples e diferenciais
• Múltiplas camadas dielétricas adjacentes com diferentes propriedades dielétricas.

Configurando o PCB para Roteamento com Impedância Controlada

O roteamento com impedância controlada consiste em configurar as dimensões das rotas e as propriedades dos materiais da placa para fornecer uma impedância específica. Isso é feito no Layer Stack Manager do editor de PCB. Para abrir o Layer Stack Manager, selecione Design » Layer Stack Manager nos menus principais. O Layer Stack Manager é aberto em um editor de documentos da mesma forma que uma folha esquemática, o PCB e outros tipos de documento.

A largura da trilha necessária para fornecer uma impedância específica é calculada como parte do perfil de impedância, configurado na aba Impedance do Layer Stack Manager.

Com base em:

• Os valores de Target Impedance, Target Tolerance e Roughness que você configurar na aba Impedance, e
• as configurações de materiais definidas na aba Stackup, incluindo:
  • a espessura da camada de sinal,
  • a espessura das camadas dielétricas ao redor (as distâncias em relação ao(s) plano(s) de referência), e 
  • as propriedades do material dielétrico (permissividade Dk e fator de dissipação Df).

Quando esses itens estão configurados corretamente, a calculadora de impedância tem informações suficientes para calcular o seguinte:

• Largura da Trilha
• Impedância Calculada (Z)
• Impedância de Modo Comum (Zcomm)
• Desvio de Impedância (Z Deviation)
• Atraso de Propagação (Tp)
• Indutância por unidade de comprimento (p.u.l.)
• Capacitância por unidade de comprimento (p.u.l.)

Os valores calculados são exibidos na seção Transmission Line do painel Properties quando a aba Impedance está selecionada no Layer Stack Manager, conforme mostrado abaixo.

Um perfil de impedância de 50Ω definido para nets simples roteadas na camada superior. Passe o cursor sobre a imagem para exibir as configurações do mesmo perfil para a camada L3 (imagem cortesia da FEDEVEL Open Source, www.fedevel.com).

Configurando o Empilhamento de Camadas

Main page: Definindo o Empilhamento de Camadas

As camadas de fabricação de cobre e dielétrico são configuradas na aba Stackup do Layer Stack Manager.

• As camadas são adicionadas, removidas e configuradas nesta aba. Em um projeto rigid-flex, as camadas também são habilitadas e desabilitadas nesta aba.
• As propriedades da camada atualmente selecionada podem ser editadas diretamente na grade ou no painel Properties. Clique no botão  na parte inferior da área de design para habilitar o painel.
• Clique com o botão direito na grade de camadas ou use os comandos Edit » Add Layer para adicionar uma camada. Ao adicionar uma camada de cobre, uma camada dielétrica também será adicionada quando uma camada adjacente existente também for de cobre.
• Se a opção Stack Symmetry estiver habilitada na seção Board do painel Properties, as camadas serão adicionadas em pares correspondentes centralizados em torno da camada dielétrica intermediária.
• O Material da camada pode ser digitado diretamente na célula Material selecionada ou selecionado na caixa de diálogo Select Material; clique no botão de reticências () para abri-la.
• Um acabamento de superfície pode ser adicionado a uma camada de cobre. Use o submenu Add Layer para adicionar uma camada Surface Finish à camada de cobre atualmente selecionada e, em seguida, clique no botão de reticências da nova camada de acabamento de superfície para selecionar o tipo de acabamento.
• A camada selecionada pode ser movida para cima ou para baixo dentro das camadas do mesmo tipo usando o menu do botão direito ou os menus Edit.
• A região Board do painel Properties inclui opções para impor Stack Symmetry e Library Compliance. Mais sobre isso abaixo.
• A região Board do painel Properties exibe um resumo do stack atualmente selecionado (ou substack em um projeto rigid/flex de múltiplos stacks).

Considerações sobre o Empilhamento de Camadas

Um requisito fundamental para controlar a impedância é incluir um caminho de retorno do sinal abaixo de cada caminho de sinal. O mecanismo de SI Simbeor oferece suporte tanto a camadas de plano quanto a camadas de sinal cobertas por um polígono. Essas camadas de caminho de retorno devem ser distribuídas ao longo do empilhamento da placa. Idealmente, elas devem ser organizadas de forma que pelo menos uma camada de caminho de retorno fique adjacente a cada camada de sinal que transporta roteamento de impedância controlada. A camada adjacente de caminho de retorno fornece o caminho de retorno do sinal e, por motivos que não serão abordados aqui, faz isso independentemente da tensão DC distribuída por esse plano.

A corrente de retorno que flui pelo plano tentará seguir o mesmo caminho físico da rota na camada de sinal, por isso é importante evitar a introdução de descontinuidades, como uma divisão ou recorte na camada de caminho de retorno abaixo de qualquer roteamento de sinal crítico.

Além de selecionar uma ordem adequada para as camadas de sinal e de plano, você também precisa definir as propriedades do material de cada camada, incluindo:

• Espessura do cobre
• Espessura do dielétrico
• Constante dielétrica

Esses valores e a largura do roteamento contribuem para a impedância final. Alcançar a impedância necessária passa então a ser um processo de ajuste fino de todos esses valores. Lembre-se de que os valores possíveis de espessura de cobre e de dielétrico também podem ser limitados, conforme os materiais disponíveis no seu fabricante de PCB.

► Saiba mais sobre possíveis empilhamentos de camadas

Definindo os Perfis de Impedância

O mecanismo Simbeor está integrado ao Layer Stack Manager do editor de PCB (Design » Layer Stack Manager). Para configurar o empilhamento de camadas para roteamento com impedância controlada, mude para a aba Layer Stack Manager's Impedance, na qual você pode adicionar e configurar um perfil de impedância.

Um perfil de impedância de 50Ω definido para nets individuais roteadas na camada superior. Passe o cursor sobre a imagem para exibir as configurações do mesmo perfil para a camada L3.

Notas sobre a criação e configuração de um Perfil de Impedância:

1. Na Layer Stack Manager alterne para a guia Impedance, como mostrado acima.
2. Clique no botão (ou no botão se um perfil já estiver definido) para adicionar um novo perfil.
3. Defina a Type, Target Impedance e Target Tolerance de impedância necessárias no painel Properties. O Description é opcional; ele será exibido em todos os locais onde o nome do Perfil de Impedância for exibido.
4. A grade de camadas é dividida em 2 regiões; as camadas no stackup são exibidas à esquerda e, em seguida, para cada camada de sinal no stackup, há uma camada exibida na região Perfil de Impedância à direita. Use a caixa de seleção da camada na região Perfil para habilitar o cálculo de impedância para essa camada. Usando a imagem acima como exemplo e consultando o número da camada mostrado na coluna mais à esquerda, as camadas L1, L3, L10 e L12 têm sua caixa de seleção marcada, habilitando-as para cálculos de impedância.
5. Quando você clica em uma camada habilitada na região Perfil, todas as camadas da pilha de camadas desaparecerão, exceto aquelas que estão sendo usadas para calcular a impedância dessa camada de sinal selecionada (como mostrado na imagem acima). Edite a(s) camada(s) de referência dessa camada nas colunas Top Ref e Bottom Ref da região Impedance Profile . Observe que a(s) camada(s) de referência pode(m) ter um Type de camada igual a Plane ou Signal. Por exemplo, na imagem acima, a camada L10 no stackup está habilitada para cálculos de impedância, com o Top Ref definido como 9-L9, que é uma camada Plane, e o Bottom Ref definido como 11-L11, que é uma camada Signal . O software assume que, se uma camada de sinal estiver sendo usada como plano de referência, ela contém um plano contínuo de cobre conectado a uma net de alimentação ou de terra.
6. Habilite a caixa de seleção Impedance Profile para cada outra camada que conduzirá roteamento nesta impedância e configure o(s) plano(s) de referência. Passe o cursor sobre a imagem acima para exibir o Perfil de Impedância S50 da camada L3.
7. Se a largura calculada da trilha de roteamento for um valor que não pode ser encomendado, você pode ajustar as configurações de largura e espaçamento.

Ajuste das Configurações de Largura e Espaçamento

O software calcula a Largura da Trilha a partir da impedância-alvo e da tolerância. Não é incomum que a largura calculada da trilha seja um valor que não pode ser encomendado, por exemplo, 0,0683 mm. O fabricante informará quais espessuras de material estão disponíveis e qual precisão ele pode atingir para as larguras das trilhas. A partir daí, o processo consiste em começar pelos valores desejados e depois testar o impacto nos valores calculados de impedância quando as dimensões são ajustadas para o que está disponível.

Para dar suporte a esse processo de teste e ajuste das configurações, os calculadores de impedância oferecem cálculos de impedância direto e reverso. O modo padrão é o direto (insira a impedância, e o software calcula a largura). O ícone  indica a variável calculada.

  Uma Impedância-Alvo de 50Ω resulta em uma largura calculada no modo direto (W1) de 94,6 µm. A imagem à direita mostra o cálculo reverso quando a largura (W1) é definida como 95 µm.

Para inverter o cálculo e explorar diferentes larguras de trilha para a camada selecionada, digite o novo valor de Width (W1) e pressione Enter no teclado. Os valores calculados serão atualizados para refletir o impacto da alteração para essa largura. Clique no botão para retornar o calculador ao modo de cálculo direto. Inserir um novo valor em Width (W2) alterará o valor de Etch.

Para explorar os resultados da linha de transmissão de par diferencial, defina a variável calculada — Trace Width ou Trace Gap — clicando no botão apropriado. Edite a outra variável para alterar o Target Impedance ou, alternativamente, altere o Target Impedance para explorar o impacto na outra variável.

Fator de Ataque Químico

As trilhas de sinal em uma PCB são fabricadas removendo-se por ataque químico o cobre indesejado. Como o agente químico começa a remover o cobre pela superfície, esse cobre permanece mais tempo em contato com o agente. Como resultado, as bordas finais da trilha terão uma inclinação, reduzindo a área da seção transversal da trilha finalizada, como mostrado na imagem abaixo.

A área de cobre perdida na borda da trilha (em ambas as bordas) durante o ataque químico = X * Y

A quantidade de inclinação é chamada de Fator de Ataque Químico, onde:

Etch Factor = Y/X

Se Y = X, então o Etch Factor = 1

Referindo-se à imagem mostrada no painel Properties:

Passe o cursor sobre o ? para mostrar a fórmula.

A definição padrão de Fator de Ataque Químico é especificá-lo como a razão de trace thickness / amount of over-etching. Isso resulta na seguinte fórmula:

Etch Factor = T/[0.5(W1-W2)]

A desvantagem dessa abordagem é que, para especificar ausência de sobregravação química (o que significa que as bordas da trilha são verticais), seria necessário inserir um valor de inf (infinito) para o fator de ataque químico. Para simplificar a especificação da quantidade de ataque químico, a fórmula foi invertida para que um valor de 0 (zero) possa ser inserido para indicar que não há sobregravação química.

Etch = [0.5(W1-W2)]/T

Orientação do cobre

Outro detalhe de fabricação que contribui para o fator de ataque químico é a orientação do cobre. As trilhas de PCB são formadas pela remoção por ataque químico do cobre indesejado de uma folha contínua de cobre laminada sobre um substrato dielétrico. A orientação do cobre define a direção em que o cobre se projeta para fora desse substrato. Você também pode pensar nisso como a direção a partir da qual o cobre é atacado quimicamente, seja por cima ou por baixo.

  Clique na caixa de seleção Trace Inverted para alternar a Orientação do Cobre de Above para Below.

Rugosidade da superfície do condutor

A superfície de cada camada de cobre em uma placa de circuito impresso possui um certo grau de rugosidade. Durante a fabricação da PCB, a superfície das camadas de cobre é tratada para aumentar a rugosidade, melhorando a adesão entre as camadas de cobre e dielétricas. Essa rugosidade superficial torna-se um fator significativo na impedância do condutor em velocidades de comutação acima de 10 GB/s. Por meio de ampla pesquisa e análise, especialistas do setor concluíram que a rugosidade superficial pode ser modelada por um coeficiente de correção de rugosidade derivado dos valores Surface Roughness e Roughness Factor.

RoughnessAs configurações estão disponíveis no modo Layer Stack Manager do painel Properties . Esses parâmetros são usados apenas para camadas condutivas.

A rugosidade superficial está incluída no cálculo da impedância característica.

Rugosidade:

• Model Type - modelo preferido para calcular o impacto da rugosidade superficial (consulte os artigos abaixo para obter mais informações sobre os vários modelos). Aplica-se a todas as camadas de cobre no substack.

• Surface Roughness - valor da rugosidade superficial (disponível com o seu fabricante). Insira um valor entre 0 e 10 µm; o padrão é 0,1 µm

• Roughness Factor - caracteriza o aumento máximo esperado nas perdas do condutor devido ao efeito de rugosidade. Insira um valor entre 1 e 100; o padrão é 2.

Leitura adicional

• Metodologia prática para analisar o efeito da rugosidade do condutor nas perdas e dispersão do sinal em interconexões: Y. Shlepnev, C. Nwachukwu, DesignCon2012.
• Abordagem unificada para modelagem da rugosidade superficial do condutor em interconexões: Y. Shlepnev, 2017 IEEE 26th Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS2017)

Suporte para estruturas de linha de transmissão coplanar

O calculador de impedância em Layer Stack Manager oferece suporte a estruturas coplanares simples e diferenciais. Crie um novo perfil de impedância e, em seguida, selecione Single-Coplanar ou Differential-Coplanar na lista suspensa Type do Perfil de Impedância.

Trabalhando com estruturas coplanares:

• Assim como nas impedâncias simples e diferenciais padrão, os valores de cada variável são calculados automaticamente com base na Target Impedance e Target Tolerance definidas pelo usuário e nas propriedades físicas das camadas da placa. Esses valores calculados automaticamente podem ser ajustados inserindo novos valores nas caixas de edição do modo Layer Stack Manager do painel Properties.
• Para direcionar as nets de sinal que você deseja rotear com uma estrutura coplanar, configure uma regra de projeto Routing Width (ou Differential Pairs Routing) com a opção Use Impedance Profile habilitada e o Perfil de Impedância Coplanar necessário selecionado.
• Estruturas coplanares exigem um plano de referência em ambos os lados do roteamento do sinal; isso pode ser criado por um polígono que você inserir ou, se vias de costura forem adicionadas, pelo comando Add Shielding to Net (mais informações abaixo). Se você inserir um polígono, a separação entre esse polígono e o roteamento do sinal será definida pelo valor Clearance (S) determinado pela calculadora de impedância Simbeor (exibido no painel Properties, mostrado nas imagens acima e abaixo). Configure uma regra de projeto de Clearance para controlar o espaçamento entre o polígono de referência e o roteamento do sinal (mostrar imagem).
• É prática comum incluir uma cerca de vias ao longo de cada lado da trilha de sinal quando a estrutura coplanar é aterrada. Use o comando Tools » Via Stitching/Shielding » Add Shielding to Net no editor de PCB para fazer isso. Além de posicionar vias, ao habilitar a opção Add shielding copper, esse comando também pode inserir um polígono ao redor do roteamento do sinal para cobrir a cerca de vias, como mostrado na imagem à direita abaixo.
  ► Saiba mais sobre Blindagem por Vias

  A calculadora de impedância determina as propriedades do sinal e os espaçamentos (primeira imagem); use esse espaçamento na configuração Distance da blindagem por vias.

Selecionando o Material da Camada

Em um projeto de impedância controlada, selecionar os materiais usados no empilhamento de camadas é muito importante.

Por exemplo, o material mais comum para fabricar PCBs é resina epóxi reforçada com fibra de vidro (fiberglass), com folha de cobre aderida em cada lado. O grau de fechamento da trama do tecido de fibra de vidro afeta o valor e a consistência da constante dielétrica Dk (permissividade) e da tangente de perdas Df. Ao redor do tecido de fibra de vidro trançado há resina — a porcentagem de resina usada também é importante no desempenho do material.

Há uma grande variedade de tramas de fibra de vidro disponíveis. Para ajudar a garantir a previsibilidade e o desempenho dos materiais à base de fibra de vidro usados na fabricação de PCBs, a IPC possui um padrão para tramas:

IPC standard IPC-4412B: Specification for Finished Fabric Woven from "E" Glass for Printed Boards

A Biblioteca de Materiais

Como projetista, você pode editar diretamente as propriedades do material no Layer Stack Manager ou selecionar materiais a partir do Altium Material Library.

A biblioteca inteira pode ser visualizada (e ampliada) na caixa de diálogo Altium Material Library dialog (Tools » Material Library).

Os materiais são organizados em categorias de uso, acessadas por meio de uma estrutura em árvore à esquerda da caixa de diálogo. Abaixo desse nível, cada categoria de uso é dividida em categorias funcionais, como Conductive layer material, Dielectric layer material, e Surface Layer Material i na categoria PCB layer material.

Adicionando, Salvando e Carregando Material

Um novo material pode ser adicionado à biblioteca quando uma categoria específica de material é selecionada na árvore. Materiais definidos em uma biblioteca externa de materiais podem ser carregados (botão Load), e materiais definidos pelo usuário que foram adicionados na caixa de diálogo Altium Material Library também podem ser salvos em uma biblioteca do usuário (botão Save). Somente materiais definidos pelo usuário são salvos.

Adicionando Propriedades Personalizadas ao Material

Propriedades personalizadas podem ser adicionadas aos materiais detalhados na biblioteca (materiais padrão e definidos pelo usuário). Para adicionar uma propriedade personalizada, primeiro selecione o nó correto na árvore à esquerda para definir a quais materiais ela será adicionada e, em seguida, clique no botão para abrir a caixa de diálogo Material Library Settings.

O valor necessário pode então ser adicionado ao material selecionado na caixa de diálogo Altium Material Library; selecione a linha e clique no botão Edit.

Painel Properties

Quando a guia Impedance do documento Layer Stack estiver ativa, o painel Properties permite configurar os requisitos do Perfil de Impedância. O Perfil de Impedância necessário pode então ser selecionado nas regras de projeto Routing Width ou Differential Pairs Routing.

• Impedance Profile
  • Description – insira uma descrição significativa. Este campo é opcional e será exibido em todos os locais onde o nome do Perfil de Impedância for mostrado.
  • Type – use a lista suspensa para escolher o tipo de impedância. As opções são Single, Differential, Single-Coplanar e Differential-Coplanar.

• Target Impedance – insira a impedância que você deseja atingir.
• Target Tolerance – insira a tolerância que você deseja atingir. Você deve consultar o fabricante para encontrar um valor realista de tolerância que ele consiga fornecer.
• Transmission Line
  • Trace inverted – habilite esta opção para inverter a trilha, como demonstrado no painel Properties. Esta opção é a mesma que a opção Copper Orientation exibida quando a guia Stackup está ativa e define a direção em que o cobre é laminado sobre o núcleo. A orientação do cobre define a direção em que o cobre se projeta para longe desse substrato. Você também pode pensar nisso como a direção a partir da qual o cobre é atacado, seja por cima ou por baixo.
  • Etch – o Fator de Ataque é = T/[(W1-W2)/2], o que reduz a área total da seção transversal da trilha pela espessura do cobre ao quadrado. Consulte o fabricante da placa para obter informações sobre o Etch criado pelos processos dele.

• Width (W1) / (W2) – W1 é a largura da trilha que você roteia; W2 é a largura da superfície superior dessa trilha depois que ela foi atacada, com o fator Etch aplicado. Há um recurso de cálculo direto/reverso disponível para a largura da trilha. O padrão é que a largura seja calculada com base no Target Impedance que você inseriu (cálculo direto). Essa largura pode resultar em um valor que o fabricante talvez não consiga fornecer, como 5,978, e ele vai querer um valor mais adequado, como 6,0. Você pode inserir 6,0 no campo Width e pressionar Enter no teclado para recalcular os valores calculados (Impedance, Deviation etc.). O botão fica cinza (torna-se inativo) e você passa a estar no modo de cálculo reverso. Se clicar no botão para torná-lo ativo, você volta ao modo direto, e o Width (W1) retornará ao valor calculado. Esse recurso permite explorar opções realistas de largura fabricável. Inserir manualmente um valor para W2 atualizará o fator de ataque adequadamente.
• Impedance – o software calcula a impedância com base nas propriedades dos materiais usados para fabricar a placa (cobre, núcleo e prepreg) e na área da seção transversal da trilha (determinada pela largura, espessura e fator de ataque da trilha).
• Deviation – esta é uma medida da diferença entre o que você queria (impedância-alvo) e o que obteve (impedância calculada). O software calcula o desvio de impedância (o que você realmente obterá com base no material e nas dimensões inseridos) com base nas propriedades dos materiais usados para fabricar a placa (cobre, núcleo e prepreg) e na área da seção transversal da trilha (determinada pela largura, espessura e fator de ataque da trilha).
• Delay – este é o tempo que o sinal leva para viajar do emissor ao receptor.
• Inductance – a calculadora de impedância usa o valor Impedance para calcular a indutância por unidade de comprimento.
• Capacitance – a calculadora de impedância usa o valor Impedance para calcular a capacitância por unidade de comprimento.

• Board
  • Stack Symmetry – habilite para adicionar camadas em pares correspondentes, centralizados em torno da camada dielétrica intermediária. Quando habilitado, o empilhamento de camadas é verificado imediatamente quanto à simetria em torno da camada dielétrica central. Se qualquer par de camadas equidistantes da camada dielétrica de referência central não for idêntico, a caixa de diálogo Stack is not symmetric dialog será aberta.
  • Library Compliance – quando habilitado, para cada camada que tiver sido selecionada na Material Library, as propriedades atuais da camada serão comparadas com os valores dessa definição de material na biblioteca.

• Substack – estas informações são para a subpilha atualmente selecionada (camadas, dielétrico, espessuras etc.). À medida que você alterna de uma subpilha para outra, essas informações serão atualizadas adequadamente (para a subpilha atualmente selecionada).

• Stack Name – insira um nome significativo para o substack. Este campo é útil quando a região de empilhamento X/Y está sendo atribuída a um substack de camadas.
• Is Flex – habilite se o substack for flexível.
• Layers – o número total de camadas.
• Dielectrics – o número total de dielétricos.
• Conductive Thickness – a espessura da(s) camada(s) condutora(s). As camadas de sinal de cobre são chamadas de camadas condutoras.
• Dielectric Thickness – a espessura da(s) camada(s) dielétrica(s).
• Total Thickness – a espessura total da placa.

• Other
• Roughness – mostra a rugosidade das camadas condutoras.
  • Model Type – modelo preferido para calcular o impacto da rugosidade superficial (consulte os artigos abaixo para obter mais informações sobre os vários modelos). Aplica-se a todas as camadas de cobre no stack (deveria ser no substack?).
  • Surface Roughness – valor da rugosidade superficial (disponível com o seu fabricante). Insira um valor entre 0 e 10µm; o padrão é 0,1µm
  • Roughness Factor – caracteriza o aumento máximo esperado nas perdas do condutor devido ao efeito da rugosidade. Insira um valor entre 1 e 100; o padrão é 2.

Configurando as Regras de Projeto

A impedância de roteamento é determinada pela largura e altura da trilha e pelas propriedades dos materiais dielétricos ao redor. Com base nas propriedades dos materiais definidas no Layer Stack Manager, as larguras de roteamento necessárias são calculadas quando cada perfil de impedância é criado. Dependendo das propriedades do material, a largura pode mudar conforme a camada de roteamento muda. Esse requisito de alterar larguras conforme você muda as camadas de roteamento é gerenciado automaticamente pela regra de projeto de roteamento aplicável configurada no PCB Rules and Constraints Editor (Design » Rules).

Na maioria dos projetos de placas, um conjunto específico de nets será roteado com impedância controlada. Uma abordagem comum é criar uma classe de nets ou uma classe de pares diferenciais que inclua essas nets e, em seguida, criar uma regra de roteamento que tenha essa classe como alvo, como mostrado nas imagens abaixo.

Normalmente, você define manualmente a Min, a Max e a Preferred Widths, seja nas configurações de restrição superiores para aplicá-las a todas as camadas, seja individualmente para cada camada na grade de camadas. Para roteamento com impedância controlada, em vez disso, você habilita a opção Use Impedance Profile e então seleciona o Perfil de Impedância necessário na lista suspensa. Quando isso é feito, a região Constraints da regra muda. A primeira coisa que você notará é que a região de camadas disponíveis não mostrará mais todas as camadas de sinal da placa. Agora ela mostrará apenas as camadas habilitadas no Perfil de Impedância selecionado. Os valores de Preferred Width (e o espaçamento do par diferencial) serão atualizados para refletir as larguras (e espaçamentos) calculados para cada camada. Esses valores Preferenciais não podem ser editados, mas os valores Min e Max podem. Defina-os com valores adequados menores/maiores. As nets então podem ser roteadas interativamente da maneira usual.

Regra de Projeto de Largura de Roteamento

Para nets de lado único, a largura de roteamento é definida pela regra de projeto Routing Width.

Quando você escolhe Usar um Perfil de Impedância, as camadas disponíveis e as Larguras Preferenciais são controladas pelo perfil selecionado.

Regra de Projeto de Roteamento de Pares Diferenciais

O roteamento de pares diferenciais é controlado pela regra de projeto Differential Pair Routing.

Para um par diferencial, as camadas disponíveis, a Largura Preferencial e o Espaçamento Preferencial são controlados pelo perfil selecionado.

► Saiba mais sobre Differential Pair Routing

Regra de Projeto de Caminho de Retorno

Interrupções ou estreitamentos no caminho de retorno podem ser detectados pela regra de projeto Return Path. A regra de projeto Return Path verifica se há um caminho contínuo de retorno do sinal na(s) camada(s) de referência designada(s) acima ou abaixo do(s) sinal(is) aos quais a regra se aplica. O caminho de retorno pode ser criado a partir de preenchimentos, regiões e pours de polígono colocados na camada de sinal de referência ou em uma camada de plano.

As camadas do caminho de retorno são as camadas de referência definidas no Impedance Profile selecionado na regra de projeto Return Path. Essas camadas são verificadas para garantir que a Minimum Gap especificada (largura além da borda do sinal) exista ao longo do caminho do sinal. Adicione uma nova regra de projeto Return Path na categoria de regras High Speed.

As camadas do caminho de retorno são definidas no Impedance Profile selecionado, e a largura do caminho (além da borda do sinal) é definida pelo Minimum Gap.

A imagem abaixo mostra erros de caminho de retorno detectados para o sinal, NetXcom uma configuração Minimum Gap de 0.1mm. Pode ser mais fácil localizar erros de caminho de retorno configurando o DRC Violation Display Style para mostrar os detalhes da violação, mas não a sobreposição da violação ( mostrar imagem) na caixa de diálogo Preferences. Fazer isso destaca os locais exatos onde a regra falhou em vez de destacar o(s) objeto(s) inteiro(s) em violação. 

► Saiba mais sobre High Speed Design in Altium Designer

Roteando Nets na Impedância Necessária

À medida que você roteia a placa e muda de camada, o software ajusta automaticamente a largura da trilha para o tamanho necessário para atingir a impedância especificada. Esse roteamento interativo com impedância controlada simplifica bastante a tarefa de projetar uma PCB com impedância controlada.

Ajuste de Comprimento das Rotas

Dois dos principais desafios ao rotear um projeto de alta velocidade são controlar a impedância das rotas e casar os comprimentos das nets críticas. O roteamento com impedância controlada garante que o sinal que sai de um pino de saída seja recebido corretamente pelos pinos de entrada de destino. Casar os comprimentos das rotas garante que sinais críticos em termos de temporização cheguem aos seus pinos de destino ao mesmo tempo. Ajustar e casar comprimentos de rotas também é um elemento essencial do roteamento de pares diferenciais.

Padrões em acordeão foram adicionados ao roteamento para garantir que os pares diferenciais tenham comprimentos casados.

Os comandos Interactive Length Tuning e Interactive Diff Pair Length Tuning (menu Route) fornecem um meio dinâmico de otimizar e controlar os comprimentos de nets ou pares diferenciais, permitindo que padrões de onda de amplitude variável (acordeões) sejam inseridos de acordo com o espaço disponível, as regras e os obstáculos no seu projeto.

► Saiba mais sobre Length Tuning

Testando a Integridade de Sinal da Placa Roteada

Da mesma forma que você testou as nets durante a captura do projeto usando um comprimento de roteamento e uma impedância de roteamento presumidos, depois que o roteamento for concluído você deverá repetir esse processo na placa para verificar possíveis incompatibilidades de impedância e problemas de reflexão. Inicie o comando Signal Integrity a partir do menu Tools do editor de PCB. Como a PCB faz parte do projeto, as propriedades dos materiais e dimensões definidas no Layer Stack Manager e as larguras reais das rotas na placa serão usadas para calcular as impedâncias utilizadas nos testes de integridade de sinal.

Alcançando as Impedâncias Especificadas

Além do processo iterativo de ajuste de dimensões pelo qual você passa para obter as impedâncias corretas, há outros fatores que influenciam a impedância final que será alcançada na sua PCB fabricada. Entre eles estão a consistência e a estabilidade do material dielétrico usado na PCB, bem como a consistência e a qualidade do processo de gravação. Se você precisar de uma PCB com impedância controlada, deve discutir isso com o fabricante da sua PCB. Alguns fabricantes podem orientar sobre geometrias de trilha se você fornecer a eles o stackup de sua preferência. Muitos também poderão incluir um cupom de teste de impedância em cada painel que fabricarem — isso pode ser usado para medir as impedâncias reais obtidas na placa.

Leitura Adicional e Recursos

Este artigo apresenta uma introdução ao tema da integridade de sinal e do projeto de PCB com impedância controlada. Use os links a seguir para saber mais e acessar recursos desenvolvidos por especialistas reconhecidos do setor.

• http://www.speedingedge.com/
• http://www.sigcon.com/
• http://www.bethesignal.com
• http://www.epanorama.net/links/basics.html#highspeed