Tìm kiếm trong: Doc:Documentation: Altium Designer
Altium DesignerAltium 365Altium MCAD CoDesignerAltium On-Prem Enterprise ServerAltium CircuitMakerAltium CircuitStudioCompany DashboardAltium Infrastructure ServerAltium Developer Center
Close
Tìm kiếm Tìm kiếm trên Tài liệu
Documentation Tài liệu Altium Designer Bố trí PCB của bạn Hoàn thiện thiết kế PCB của bạn

Thêm Via Stitching & Via Shielding

Updated: July 07, 2026

Khâu via (via stitching) là kỹ thuật dùng để liên kết các vùng đồng lớn trên những lớp khác nhau, về bản chất tạo ra một kết nối thẳng đứng chắc chắn xuyên qua cấu trúc bo mạch, giúp duy trì trở kháng thấp và các vòng dòng hồi tiếp ngắn. Via stitching cũng có thể được dùng để nối các vùng đồng vốn có thể bị cô lập trở lại với net của chúng.

Via shielding có chức năng khác; trong các thiết kế RF, nó được dùng để giúp giảm xuyên nhiễu và nhiễu điện từ trên một đường đi tín hiệu đang mang tín hiệu RF.  Một lá chắn via, còn được gọi là hàng rào via hoặc hàng rào cọc, được tạo bằng cách đặt một hay nhiều hàng via dọc theo đường đi của tín hiệu. Trong Altium Designer, kỹ thuật này được gọi là via shielding.

Altium Designer hỗ trợ cả via stitching lẫn via shielding. Vì quy trình thêm via stitching hoặc via shielding là tương tự nhau, trang này trình bày cả hai chủ đề.

Via stitching giúp tạo các kết nối thẳng đứng chắc chắn xuyên qua bo mạch, giúp duy trì trở kháng và rút ngắn các vòng dòng hồi tiếp.

Via shielding được dùng để tạo một "hàng rào" nhằm bảo vệ net khỏi xuyên nhiễu và nhiễu điện từ.

 

Thêm Stitching Vias

Via stitching được chạy như một bước hậu xử lý, lấp đầy các vùng đồng trống bằng các stitching via. Để có thể thực hiện via stitching, phải có các vùng đồng chồng lấp được gắn với net chỉ định trên các lớp khác nhau. Các vùng đồng được hỗ trợ gồm: Fills, Solid Regions, Polygons và Power Planes.

Để thêm stitching via vào một net, chọn lệnh Tools » Via Stitching/Shielding » Add Stitching to Net từ menu. Hộp thoại Add Stitching to Net sẽ mở ra, tại đó Net, Stitching Parameters và Via Style được chỉ định. Khi nhấn nút OK, thuật toán stitching sẽ nhận diện tất cả các fill, solid region, polygon và power plane được gắn với net đã chọn, rồi cố gắng kết nối chúng xuyên qua bo mạch bằng via và mẫu stitching đã chỉ định.  

Các bộ stitching via mới được cấu hình trong hộp thoại Add Stitching to Net, sau đó các bộ via hiện có được chỉnh sửa trong hộp thoại Via Stitching (), hoặc bảng Properties (). Các trường trong cả ba nơi này được mô tả bên dưới.

Lưu ý về Via Stitching

  • Trước tiên hãy chọn Net sẽ dùng cho việc stitching vì điều này ảnh hưởng đến hành vi của các tùy chọn khác, chẳng hạn như khi nhấp nút Load values from Routing Via Style Rule. Nếu net đã được chọn sẵn trong không gian thiết kế, net đó sẽ tự động được chọn khi bạn mở hộp thoại Add Stitching to Net.

  • Các via che chắn được nhận diện bởi VSn: Via Stitching, trong đó giá trị số n cho biết via này thuộc cùng một nhóm via stitching với các via khác có cùng mã định danh số.

  • Kiểu kết nối via (relief hoặc direct) được xác định bởi ràng buộc thiết kế Polygon Connect Style áp dụng cho polygon, ràng buộc thiết kế Plane Connect Style áp dụng cho power plane, và kết nối direct cho các solid region và fill.

  • Sau khi hoàn tất stitching, bạn sẽ cần đổ lại tất cả các polygon bị ảnh hưởng tại những vị trí các via kết nối bằng kiểu kết nối relief.

  • Mỗi tập hợp stitching via được thêm vào một union; hãy đặt bảng PCB sang chế độ Unions để xem các union này ().

  • Để chỉnh sửa một tập hợp stitching via, nhấp đúp vào bất kỳ via nào trong tập hợp để mở hộp thoại Via Stitching, hoặc bảng Properties nếu được cấu hình để mở khi nhấp đúp (). Ngoài ra, hãy kéo một khung chọn bao gồm đối tượng bên trong (từ trái sang phải) chứa một hoặc nhiều stitching via, rồi chỉnh sửa các thiết lập trong bảng Properties.

  • Tập hợp via có thể được xóa bằng cách chạy lệnh Tools » Via Stitching » Remove Via Stitching Group , sau đó nhấp vào bất kỳ via nào trong nhóm. 

  • Thuật toán via stitching xử lý polygon, fill, solid region và power plane như sau:

    1. Polygon, region và fill nằm trên cùng net sẽ được stitching ở những nơi chúng chồng lấn nhau trên các lớp khác nhau. Nếu trong vùng đó có polygon, region hoặc fill thuộc net khác đang chồng lấn (trên một lớp khác), thì stitching sẽ không được áp dụng trong vùng đó. Các vùng plane chồng lấn thuộc net khác sẽ được đi xuyên qua.

    2. Các vùng plane chồng lấn trên net đích luôn được stitching, bất kể có sự hiện diện của các vùng plane (trên lớp khác) gắn với những net khác hay không. Quy tắc 1 ở trên được áp dụng nếu có polygon, region hoặc fill chồng lấn trong cùng vùng.

      To summarize these two rules - trên các lớp khác, các lớp plane thuộc net khác luôn bị via stitching đục xuyên qua, nhưng polygon, region hoặc fill thuộc net khác thì không. Nếu thiết kế có các polygon thuộc net khác nằm trong khu vực cần stitching via, hãy tạm thời shelve polygon đó, xác định stitching via, rồi un-shelve và đổ lại polygon. Tìm hiểu thêm về shelving và đổ lại polygon. 

Sửa đổi Vùng Via Stitching

Tập hợp via trong mỗi vùng via stitching riêng biệt được gom thành một union. Toàn bộ union có thể được di chuyển, và vùng này cũng có thể được thay đổi kích thước.

Kéo một cửa sổ chọn từ trái sang phải để chọn một vùng stitching, sau đó di chuyển hoặc thay đổi kích thước bằng cách đặt chuột để hiện đúng con trỏ.

Thêm Via Che Chắn vào một Net

Via shielding được dùng để cách ly một net khỏi nhiễu hoặc ghép nối tiềm tàng từ các tín hiệu lân cận. Các via che chắn phải được bố trí khoảng cách phù hợp với tần số cao nhất cần được bảo vệ. Thiết kế đúng của lớp che chắn là yếu tố thiết yếu; một hàng rào được thiết kế kém thực tế có thể góp phần gây ra vấn đề EMI nếu khoảng cách của nó trùng với tần số cộng hưởng của một tín hiệu lân cận. Nội dung này được thảo luận kỹ hơn trong phần Ghi chú về Via Shielding.

Để đặt một lớp che via xung quanh một net đã định tuyến, hãy chọn lệnh Tools » Via Stitching/Shielding » Add Shielding to Net từ menu. Hộp thoại Add Shielding to Net sẽ xuất hiện, tại đó bạn cấu hình Net to Shield và các Shielding Parameters khác, Net tham chiếu, và Via Style theo yêu cầu. Các via sẽ được đặt dọc theo cả hai bên của (các) net đã chọn, ở bất cứ nơi nào có thể đặt một via tuân thủ các quy tắc thiết kế hiện hành.

Các tập hợp shielding via mới được cấu hình trong hộp thoại Add Shielding to Net, còn các tập hợp via hiện có được chỉnh sửa trong hộp thoại Via Shielding (), hoặc bảng Properties ().  Các trường cho cả ba mục này được mô tả bên dưới.

Các ghi chú về Via Shielding

  • Hãy chọn Net cần được che chắn trước vì điều này ảnh hưởng đến cách hoạt động của các tùy chọn khác, chẳng hạn như khi nhấp nút Load values from Routing Via Style Rule. Nếu net đã được chọn sẵn trong không gian thiết kế, net đó sẽ tự động được chọn khi bạn mở hộp thoại Add Shielding to Net.

  • Shielding via được nhận diện bằng VSHn: Via SHielding, trong đó giá trị số n xác định via này thuộc cùng một union via shielding với các via khác có cùng mã số.

  • Kiểu kết nối via (relief hoặc direct) được xác định bởi: ràng buộc thiết kế Polygon Connect Style áp dụng cho polygon, và ràng buộc thiết kế Plane Connect Style áp dụng cho power plane.

  • Sau khi hoàn tất stitching, bạn sẽ cần pour lại tất cả các polygon bị ảnh hưởng có quy tắc thiết kế Polygon Connect Style áp dụng chỉ định kiểu kết nối relief.

  • Mỗi tập shielding via được thêm vào một union, hãy đặt panel PCB sang chế độ Unions để xem các union này ().

  • Để chỉnh sửa một tập shielding via, hãy nhấp đúp vào bất kỳ via nào trong tập để mở hộp thoại Via Shielding , hoặc panel Properties nếu nó được cấu hình để mở khi nhấp đúp (). Ngoài ra, kéo một khung chọn bao trọn (từ trái sang phải) chứa một hoặc nhiều shielding via, rồi chỉnh sửa các thiết lập trong panel Properties.

  • Tập via có thể được xóa bằng cách chạy lệnh Tools » Via Stitching/Shielding » Remove Via Shielding Group, sau đó nhấp vào bất kỳ via nào trong nhóm.

  • Bạn có thể thực hiện che chắn một phần net hoặc che chắn nhiều net:

    • Nếu bạn không muốn che chắn toàn bộ net, hãy chọn trước các đoạn track cần thiết, sau đó che chắn với tùy chọn Selected Objects được bật.

    • Để che chắn nhiều net liền kề, hãy chọn các net trong không gian thiết kế, rồi che chắn với tùy chọn Selected Objects được bật.

    • Lưu ý rằng một cặp vi sai có thể được che chắn bằng kỹ thuật Selected Objects nhiều net, hoặc bằng cách chọn một trong hai net của cặp vi sai trong danh sách thả xuống Net to Shield.

  • Sử dụng tùy chọn Add shielding copper để thêm một polygon bao quanh các shielding via, đồng thời включить tùy chọn Add clearance cutout để cắt polygon lại sao cho chỉ vừa bao quanh các via. Đọc chủ đề Thêm Đồng Che chắn cùng với Shielding Via bên dưới để tìm hiểu thêm về các tùy chọn này.

Kích thước và vị trí của shielding via không phải là một khoa học chính xác, nhưng có những hướng dẫn đã được thiết lập dựa trên thử nghiệm thực nghiệm. 

  • M K Armstrong, trong bài báo có tiêu đề "PCB design techniques for lowest-cost EMC compliance Part 1" khuyến nghị:

"Stitching với khoảng cách không vượt quá λ/20, và chiều dài stub không dài hơn mức này. Đây thực sự là một quy tắc rất tốt cho việc stitching bất kỳ vùng ground fill nào với ground plane trong thiết kế nhiều lớp. λ là bước sóng của tần số quan trọng cao nhất trong thiết kế (giả sử tần số 1 GHz nếu chưa biết) trong đó:

f = C / λ

Lưu ý: C (tốc độ ánh sáng) sẽ xấp xỉ 60% vận tốc trong không gian tự do đối với bức xạ điện từ lan truyền qua PCB điện môi FR4."

  • Như đã nêu trong cuộc thảo luận trên diễn đàn(5) được tham chiếu bên dưới, đối với PCB có anten tích hợp, "khoảng cách giữa các via nên tối đa là 1/4 bước sóng cộng hưởng của bạn." 

  • Cuộc thảo luận trên diễn đàn(5) cũng dẫn chiếu tới một ghi chú kỹ thuật, trong đó nêu rằng "quy tắc kinh nghiệm phổ biến là đặt các stitch via cách nhau không quá λ/10 và tốt nhất là dày đến mức λ/20."

Thêm Đồng Che chắn cùng với Shielding Via

Ngoài việc thêm shielding via dọc theo mỗi bên của đường đi dây, bạn cũng có thể thêm đồng che chắn, như minh họa trong các hình bên dưới. Để làm điều này, hãy bật tùy chọn Add shielding copper trong hộp thoại Via Shielding . Phần đồng này được tạo dưới dạng polygon, vì vậy nó tuân theo các quy tắc thiết kế Clearance và Polygon Connect Style áp dụng.

Tùy chọn Add shielding copper sẽ thêm một polygon bao quanh các shielding via. Cạnh polygon ở phía xa net được che chắn sẽ chạm vào mép các via. Cạnh polygon ở phía liền kề với net được che chắn sẽ được lùi khỏi net theo quy tắc thiết kế Clearance áp dụng. Nếu tùy chọn Add clearance cutout cũng được bật, polygon sẽ thay vào đó được lùi khỏi net được che chắn theo thiết lập Distance trong hộp thoại Add Shielding to Net. Di chuột lên hình bên dưới để xem sự khác biệt.

Shielding via xung quanh một net với tùy chọn clearance cutout được bật, và

shielding via xung quanh một net với tùy chọn clearance cutout bị tắt.

 

Chọn hoặc Chỉnh sửa Stitching Via hoặc Shielding Via

Để đơn giản hóa quá trình làm việc với một mảng stitching/shielding  via, cả hai loại đều tự động được gom thành một union. Các union được quản lý thông qua panel PCB.

Chọn bằng PCB Panel

Để chọn mảng, chuyển panel PCB sang chế độ Unions và chọn union Via Stitching hoặc Via Shielding mong muốn. Tất cả các via thuộc mảng đó sẽ được chọn nếu ô chọn Select được bật trong panel (như minh họa trong hình bên dưới). Ngoài ra, nhấp đúp vào bất kỳ via nào trong mảng để mở panel Properties  và chỉnh sửa mảng.

Sử dụng panel PCB ở chế độ Unions để chọn tất cả các via trong một mảng stitching hoặc shielding. Trong hình này, cả bốn union via shielding đều đang được chọn.
Sử dụng panel PCB ở chế độ Unions để chọn tất cả các via trong một mảng stitching hoặc shielding. Trong hình này, cả bốn union via shielding đều đang được chọn.

Chọn Tương tác một Tập Via

Hành vi chọn:

  • Một stitching/shielding via riêng lẻ có thể được chọn và xóa.

  • Nếu tùy chọn Popup Selection Dialog được bật trong Preferences (), việc nhấp vào một via riêng lẻ thuộc một union sẽ hiển thị danh sách bao gồm union đó, như trong hình trên. Khi một union được chọn, union via đó có thể bị xóa trong vùng làm việc hoặc được chỉnh sửa trong panel Properties. 

  • Nếu hộp thoại Popup Selection không được bật, thì khi nhấp vào một via riêng lẻ thuộc một union sẽ hoạt động theo cách sau:

    • Lần nhấp đầu tiên sẽ chọn via riêng lẻ đó.

    • Lần nhấp thứ hai và các lần tiếp theo sẽ chọn đối tượng kế tiếp theo thứ tự chọn được dùng khi có các đối tượng chồng lấp: ví dụ, linh kiện, polygon, union via (nếu các đối tượng đó nằm dưới con trỏ).

    • Ngoài ra, sau khi lần nhấp đầu tiên chọn via riêng lẻ, hãy nhấn phím tắt Shift+Tab để gọi lệnh Select Overlapping. Tiếp tục nhấn Shift+Tab để chuyển qua các đối tượng chồng lấp, lần lượt chọn từng đối tượng.

     

  • Một stitching union bị ràng buộc trong một vùng có thể được chọn bằng cách kéo một cửa sổ chọn bao quanh bất kỳ via nào trong union đó (kéo từ trái sang phải), như minh họa trong ảnh động ở phần Sửa đổi Vùng Via Stitching do Người dùng Xác định của trang này.

Chỉnh sửa một Tập Via

Các thuộc tính của một tập stitching hoặc shielding via có thể được chỉnh sửa sau khi nó được chọn, trong Via Stitching hoặc chế độ Via Shielding của panel Properties. Nhấp đúp vào bất kỳ via nào trong tập để mở panel.

Một ví dụ về thao tác chỉnh sửa được thực hiện cho stitching via trong panel Properties.Một ví dụ về thao tác chỉnh sửa được thực hiện cho stitching via trong panel Properties.

Sau khi bạn chỉnh sửa một thuộc tính trong bảng điều khiển và nhấn Enter trên bàn phím, thông báo Changes pending và các nút sẽ xuất hiện ở phía trên của bảng điều khiển - hãy nhấp vào Apply để hoàn tất thao tác chỉnh sửa của bạn.

Đọc thêm

  1. Để biết thông tin về mọi khía cạnh của thiết kế PCB, hãy tham khảo trang web Printed Circuit Design and Fab Magazine. Trang này là một nguồn tài liệu tuyệt vời cho các chủ đề kỹ thuật, chẳng hạn như vai trò của "via fence" (hãy bao gồm cả dấu ngoặc kép để cải thiện chất lượng kết quả tìm kiếm).

  2. Bài viết trên Wikipedia, Via Fence

  3. Các nghiên cứu về ghép nối via trên bảng mạch in nhiều lớp

  4. Một bài báo giới thiệu các nguyên lý cơ bản của sự lan truyền sóng điện từ trong cấu trúc PCB - Thực hành tốt nhất trong thiết kế bảng mạch

  5. Một diễn đàn thảo luận nơi câu hỏi Via fences for noise reduction of a chip antenna? đã được đặt ra

AI-LocalizedBản địa hóa bằng AI
Nếu bạn phát hiện vấn đề, hãy chọn văn bản/hình ảnh và nhấnCtrl + Enterđể gửi phản hồi cho chúng tôi.
Tính khả dụng của tính năng

Các tính năng có sẵn cho bạn phụ thuộc vào giải pháp Altium mà bạn đang sử dụng – Altium Develop, một phiên bản của Altium Agile (Agile Teams hoặc Agile Enterprise), hoặc Altium Designer (đang còn hiệu lực).

Nếu bạn không thấy tính năng được đề cập trong phần mềm của mình, liên hệ Bộ phận Kinh doanh của Altium để tìm hiểu thêm.

Tài liệu cũ

Tài liệu Altium Designer không còn được phân phiên bản. Nếu bạn cần truy cập tài liệu cho các phiên bản cũ hơn của Altium Designer, hãy truy cập mục Tài liệu cũ trên trang Trình cài đặt khác.

Nội dung