Thêm Via Stitching & Via Shielding
Sơ lược
- Bạn sẽ hiểu chức năng của via liên kết và via che chắn, cũng như các mục đích thiết kế PCB khác nhau mà chúng phục vụ.
- Bạn sẽ biết cách thêm via liên kết hoặc via che chắn trong Altium Designer, bao gồm các tùy chọn chính trong hộp thoại để kiểm soát vị trí đặt và thuộc tính via.
- Bạn sẽ nắm được những lưu ý quan trọng về khoảng cách an toàn, cách thức kết nối, việc đổ lại vùng đồng polygon và chỉnh sửa các nhóm via hiện có.
Khâu via là kỹ thuật dùng để nối các vùng đồng lớn trên những lớp khác nhau, tạo ra kết nối vững chắc theo phương đứng xuyên qua cấu trúc bo mạch, giúp duy trì trở kháng thấp và vòng dòng hồi tiếp ngắn. Khâu via cũng có thể được dùng để nối các vùng đồng có nguy cơ bị cô lập trở lại net của chúng.
Che chắn bằng via có chức năng khác: trong thiết kế RF, kỹ thuật này giúp giảm xuyên nhiễu và nhiễu điện từ trên đường mạch mang tín hiệu RF. Lớp chắn via, còn được gọi là hàng rào via, được tạo bằng cách đặt một hoặc nhiều hàng via dọc theo đường đi của tín hiệu. Trong Altium Designer, kỹ thuật này được gọi là che chắn bằng via.
Altium Designer hỗ trợ cả khâu via và che chắn bằng via. Vì quy trình thêm via khâu hoặc via che chắn tương tự nhau, trang này trình bày cả hai chủ đề.
Thêm via khâu
Khâu via được thực hiện như một bước hậu xử lý, bổ sung via khâu vào các vùng đồng còn trống. Để có thể khâu via, phải có các vùng đồng chồng lấp nhau trên những lớp khác nhau và được nối với net đã chỉ định. Các vùng đồng được hỗ trợ bao gồm: Fills, Solid Regions, Polygons và Power Planes.
Để thêm via khâu vào một net, hãy chọn lệnh Tools » Via Stitching/Shielding » Add Stitching to Net từ các menu. Hộp thoại Add Stitching to Net sẽ mở ra để chỉ định Net, Stitching Parameters và Via Style. Khi nhấp vào nút OK, thuật toán khâu sẽ xác định tất cả các vùng tô đồng, vùng đặc, polygon và mặt phẳng nguồn nối với net đã chọn, rồi tìm cách kết nối chúng xuyên qua bo mạch bằng via và kiểu bố trí khâu đã chỉ định.
Thông số khâu via
Các thông số khâu via kiểm soát vị trí đặt via khâu.
Thông số khâu via |
|
| Constraint Area | Nếu được bật, việc khâu via sẽ bị giới hạn trong một khu vực do người dùng xác định trên bo mạch. Ngay khi bật tùy chọn này, bạn sẽ được đưa đến không gian thiết kế để xác định khu vực. Khi xác định xong khu vực và nhấp chuột phải, bạn sẽ trở lại hộp thoại để hoàn tất cấu hình via khâu. Khu vực được xác định giống như khi đặt các đối tượng đa giác khác trong trình biên tập PCB: đặt các cạnh để xác định đường bao của vùng khâu. Tìm hiểu thêm về quy trình xác định một vùng trên bo mạch. |
| Edit Area | Nút này chỉ được sử dụng khi bạn cần xác định lại khu vực giới hạn đặt via khâu nhưng chưa hoàn tất quy trình khâu ban đầu và đóng hộp thoại. Có thể chỉnh sửa tương tác các khu vực khâu hiện có; hãy tham khảo phần Chỉnh sửa khu vực khâu via trên trang này để tìm hiểu thêm. |
| Offset | Khoảng lệch theo trục X và Y của via khâu đầu tiên so với góc dưới bên trái của bo mạch / Khu vực giới hạn. |
| Grid | Khoảng cách giữa tâm các via khâu liền kề. Giá trị lưới tối thiểu là đường kính của via khâu. Via khâu sẽ không được đặt nếu vi phạm các quy tắc thiết kế áp dụng; nếu một vị trí via dự kiến gây vi phạm, vị trí đó sẽ bị bỏ qua. |
| Stagger alternate rows | Các hàng via che chắn xen kẽ được dịch lệch một khoảng bằng nửa giá trị Grid. |
Khoảng hở trên cùng net
Có hai cách để kiểm soát khoảng hở giữa via khâu với các via và pad khác trên cùng net: sử dụng quy tắc thiết kế Clearance áp dụng, hoặc sử dụng Default Via/Pad Clearance được chỉ định tại đây. Nếu phát hiện có quy tắc áp dụng, các thiết lập của quy tắc sẽ được so sánh với thiết lập trong hộp thoại Add Stitching to Net và thiết lập nghiêm ngặt hơn sẽ được sử dụng.
Khoảng hở trên cùng net |
|
| Create new clearance rule (hộp thoại Add Stitching to Net) |
Nhấp để tạo quy tắc thiết kế Clearance mới, được cấu hình để xác định khoảng hở giữa via khâu với các via và pad khác trên cùng net. Thiết lập quy tắc này được dùng để đảm bảo vị trí khâu dự kiến là hợp lệ. Khi nhấp vào nút, hộp thoại Edit PCB Rule - Clearance Rule sẽ mở ra để thiết lập các ràng buộc của quy tắc. Lưu ý rằng quy tắc được đặt tên và xác định phạm vi để áp dụng cho net đã chọn trong hộp thoại Add Stitching to Net. |
| Edit clearance rule (hộp thoại Add Stitching to Net) |
Nếu đã có quy tắc thiết kế khoảng hở áp dụng, nút này sẽ xuất hiện thay cho nút Create new clearance rule. Nhấp để thay đổi các thiết lập của quy tắc. |
| Default Via/Pad Clearance | Via khâu chỉ được đặt tại các vị trí khâu dự kiến nếu có đủ khoảng hở này. Vì các vị trí khâu dự kiến được xác định theo lưới khâu, khoảng cách thực tế giữa chúng có thể lớn hơn giá trị thiết lập này. |
| Min Boundary Clearance | Via khâu chỉ được đặt tại các vị trí khâu dự kiến nếu có đủ khoảng hở này tới mép các vùng Polygon/Fill/Plane. |
Kiểu via
Các thuộc tính của via khâu được hiển thị trong vùng Via Style của hộp thoại. Những thuộc tính này có thể được xác định bằng:
-
Các thiết lập mới mà bạn nhập vào hộp thoại, hoặc
-
Dựa trên các thiết lập của Via Template đã chọn, hoặc
-
Dựa trên các thiết lập được xác định trong Routing Via Style design rule áp dụng, nếu bạn đang đặt một tập hợp via khâu mới.
Kiểu via |
|
| Diameters (Simple/TMB/Full) |
Trình biên tập PCB hỗ trợ 3 kiểu đường kính via trên mặt phẳng X-Y: Đơn giản, Trên-Giữa-Dưới hoặc Toàn bộ chồng lớp. Nhấp để chọn cấu trúc via cần dùng cho via khâu. Tìm hiểu thêm về cấu trúc chồng lớp via. |
| Hole Size | Chỉ định giá trị kích thước lỗ cho via khâu. |
| Tolerance | Thiết lập các thuộc tính dung sai lỗ có thể giúp xác định độ lắp ghép và các giới hạn của bo mạch. Chỉ định dung sai lỗ Tối thiểu (-) và Tối đa (+) cho via khâu. |
| Diameter | Đường kính của các via khâu trong mặt phẳng X-Y. |
| Thermal Relief (Via Stitching hộp thoại & Properties bảng điều khiển) |
Bật hộp kiểm để cho phép xác định các thiết lập cục bộ về kiểu kết nối polygon cho tất cả các via trong tập hợp, sau đó nhấp vào từ khóa liên kết để cấu hình các thiết lập trong hộp thoại Edit Polygon Connect Style Ngoài việc áp dụng các thiết lập trong hộp thoại/bảng điều khiển, bạn còn phải đổ lại đồng cho tất cả các polygon bị ảnh hưởng có via kết nối theo kiểu tản nhiệt. |
| Load Values from Routing Via Style Rule (Add Stitching to Net hộp thoại) |
Khi bạn nhấp vào nút này, các thuộc tính của via trong quy tắc Routing Via Style áp dụng sẽ được áp dụng tại đây trong hộp thoại Add Stitching to Net. Tìm hiểu thêm về quy tắc thiết kế Routing Via Style. |
| Via Template | Khi bạn chọn một mẫu via từ danh sách thả xuống này, các thuộc tính của via mẫu đó sẽ được áp dụng tại đây trong hộp thoại Add Stitching to Net. Khi một mẫu được chọn, trường Library hiển thị thư viện mà mẫu via được liên kết tới, đồng thời cung cấp tùy chọn để Unlink mẫu khỏi thư viện đó. Tìm hiểu thêm về Làm việc với mẫu Pad Via. |
| Properties – Net | Net mà các via khâu sẽ kết nối tới. Kiểu kết nối via (tản nhiệt hoặc trực tiếp) được xác định bởi đối tượng mà via kết nối tới và các quy tắc thiết kế áp dụng. Xem thêm trong phần Ghi chú. |
| Properties – Drill Pair / Via Type | Có thể cấu hình lớp bắt đầu và lớp kết thúc mà các via khâu đi qua theo trục Z theo yêu cầu (khoảng này được gọi là drill pair). Phạm vi cho phép của via theo trục Z được cấu hình trong thẻ Via Types của Layer Stack Manager ; chỉ những phạm vi được xác định tại đó mới xuất hiện trong danh sách thả xuống Drill Pair. Nhấp vào nút Via Types để mở Layer Stack Manager, nơi bạn có thể cấu hình các loại via khả dụng cho bộ xếp chồng lớp đang hoạt động. Tìm hiểu thêm về Các loại via. |
| Properties – Locked (Add Stitching to Net hộp thoại) |
Nếu được bật, thuộc tính Locked của tất cả các via trong tập hợp via khâu này sẽ được bật. |
| Solder Mask Expansion | Độ mở rộng lớp phủ chống hàn (hoặc việc phủ kín via) có thể dựa trên: quy tắc thiết kế Solder Mask áp dụng, hoặc giá trị độ mở rộng được chỉ định tại đây trong hộp thoại (có thể được ghi đè bằng cách phủ kín via). Tùy chọn bạn chọn được áp dụng cho tất cả các via trong tập hợp via khâu này. |
Ghi chú về khâu via
-
Trước tiên, hãy chọn Net sẽ dùng để khâu vì lựa chọn này ảnh hưởng đến hoạt động của các tùy chọn khác, chẳng hạn như khi nhấp vào nút Load values from Routing Via Style Rule. Nếu net đã được chọn trong không gian thiết kế, net đó sẽ tự động được chọn khi bạn mở hộp thoại Add Stitching to Net.
-
Các via che chắn được nhận diện bằng VSn: Via Stitching, trong đó giá trị số n cho biết via này thuộc cùng một nhóm khâu via với các via khác có cùng mã định danh số.
-
Kiểu kết nối via (tản nhiệt hoặc trực tiếp) được xác định bởi: ràng buộc thiết kế Polygon Connect Style áp dụng cho polygon, ràng buộc thiết kế Plane Connect Style áp dụng cho các mặt phẳng nguồn; còn với các vùng đồng đặc và vùng fill thì sử dụng kết nối trực tiếp.
-
Sau khi khâu xong, bạn cần đổ lại đồng cho tất cả các polygon bị ảnh hưởng có via kết nối theo kiểu tản nhiệt.
-
Mỗi tập hợp via khâu được thêm vào một nhóm (union); hãy đặt bảng điều khiển PCB sang chế độ Unions để xem các nhóm này
-
Để chỉnh sửa một tập hợp via khâu, nhấp đúp vào bất kỳ via nào trong tập hợp để mở hộp thoại Via Stitching, hoặc bảng điều khiển Properties nếu bảng này được cấu hình để mở khi nhấp đúp Ngoài ra, hãy kéo một khung chọn bao trong (từ trái sang phải) chứa một hoặc nhiều via khâu, sau đó chỉnh sửa các thiết lập trong bảng điều khiển Properties.
-
Có thể xóa tập hợp via bằng cách chạy lệnh Tools » Via Stitching » Remove Via Stitching Group rồi nhấp vào bất kỳ via nào trong nhóm.
-
Thuật toán khâu via xử lý các polygon, vùng fill, vùng đồng đặc và mặt phẳng nguồn như sau:
-
Các polygon, vùng đồng và vùng fill thuộc cùng một net được khâu tại những nơi chúng chồng lấp trên các lớp khác nhau. Nếu có polygon, vùng đồng hoặc vùng fill thuộc net khác chồng lấp trong khu vực đó (trên một lớp khác), việc khâu sẽ không được thực hiện trong vùng đó. Via khâu vẫn đi xuyên qua các vùng mặt phẳng thuộc net khác bị chồng lấp.
-
Các vùng mặt phẳng chồng lấp thuộc net mục tiêu luôn được khâu, bất kể có các vùng mặt phẳng (trên lớp khác) nối với net khác hay không. Quy tắc 1 ở trên được áp dụng nếu có các polygon, vùng đồng hoặc vùng fill chồng lấp trong cùng khu vực.
-
Chỉnh sửa vùng khâu via
Tập hợp via trong mỗi vùng khâu via riêng biệt được gom thành một nhóm (union). Có thể di chuyển toàn bộ nhóm và thay đổi kích thước của vùng.
Kéo một khung chọn từ trái sang phải để chọn một vùng khâu, sau đó di chuyển hoặc thay đổi kích thước bằng cách đặt chuột sao cho con trỏ phù hợp xuất hiện.
Chỉnh sửa vùng khâu via
-
Kéo một khung chọn bao trong (từ trái sang phải) sao cho khung chứa một hoặc nhiều via khâu. Đường biên của vùng khâu được chọn sẽ hiển thị như trong hình động phía trên.
-
Để di chuyển nhóm khâu đã chọn - đặt con trỏ bên trong vùng; khi con trỏ di chuyển
xuất hiện, nhấn giữ chuột rồi di chuyển vùng tới vị trí mới. Lưu ý rằng bạn cũng có thể di chuyển một nhóm khâu bằng cách nhấp và kéo trực tiếp một trong các via khâu, như trong hình động phía trên.
-
Để thay đổi kích thước nhóm khâu đã chọn bằng cách di chuyển một cạnh - đặt con trỏ lên cạnh; khi con trỏ di chuyển cạnh
xuất hiện, nhấn giữ chuột rồi kéo cạnh tới vị trí mới.
-
Để thay đổi kích thước nhóm khâu đã chọn bằng cách di chuyển một đỉnh - đặt con trỏ lên cạnh; khi con trỏ di chuyển đỉnh
xuất hiện, nhấn giữ chuột rồi kéo đỉnh tới vị trí mới.
-
Sau khi bạn thả nút chuột, một lời nhắc Re-generate via stitching? sẽ xuất hiện; nhấp vào Yes để cập nhật việc khâu via theo vị trí/hình dạng mới, hoặc nhấp vào No nếu bạn chưa chỉnh sửa xong hình dạng.
Thêm via chống nhiễu cho một net
Via chống nhiễu được dùng để cách ly một net khỏi nhiễu hoặc ghép tín hiệu có thể xảy ra từ các tín hiệu lân cận. Khoảng cách giữa các via chống nhiễu phải phù hợp với tần số cao nhất cần chống nhiễu. Thiết kế hàng rào chống nhiễu đúng cách là rất quan trọng; một hàng rào được thiết kế kém thực tế có thể góp phần gây ra các vấn đề EMI nếu khoảng cách giữa các via tương ứng với tần số cộng hưởng của một tín hiệu lân cận. Nội dung này được thảo luận chi tiết hơn trong phần Lưu ý về via chống nhiễu.
Để đặt hàng rào via chống nhiễu quanh một net đã đi dây, chọn lệnh Tools » Via Stitching/Shielding » Add Shielding to Net từ các menu. Hộp thoại Add Shielding to Net sẽ xuất hiện để bạn cấu hình Net to Shield và các Shielding Parameters khác, Net tham chiếu và Via Style theo yêu cầu. Các via sẽ được đặt dọc hai bên của (các) net đã chọn, tại những vị trí có thể đặt via mà vẫn tuân thủ các quy tắc thiết kế hiện hành.
Thông số chống nhiễu
Các thông số chống nhiễu kiểm soát (các) net được bảo vệ và cách bố trí via chống nhiễu.
Thông số chống nhiễu |
|
| Net to shield | Net cần đặt via chống nhiễu xung quanh. Nếu net thuộc một cặp vi sai đã được xác định, cả hai net sẽ được bảo vệ. Nếu cặp net chưa được xác định là một cặp vi sai, hãy chọn chúng trước khi mở hộp thoại và sử dụng tùy chọn Selected Objects. |
| Selected Objects (hộp thoại Add Shielding to Net) |
Đặt via chống nhiễu quanh các đối tượng đã chọn thay vì net được chọn trong trường Net to shield. Cũng có thể dùng để bảo vệ nhiều net đã chọn. |
| Stagger alternate rows | Các hàng via chống nhiễu xen kẽ được dịch lệch một nửa giá trị Grid. |
| Row Spacing | Khoảng cách giữa các hàng via chống nhiễu (khoảng cách từ mép đến mép) khi giá trị cài đặt Rows lớn hơn 1. |
| Distance | Khoảng cách từ mép của các đoạn đường mạch được bảo vệ đến mép của các via chống nhiễu. |
| Grid | Khoảng cách giữa mép của các via chống nhiễu liền kề. Via chống nhiễu sẽ không được đặt nếu vi phạm các quy tắc thiết kế hiện hành; nếu một vị trí đặt via có thể gây ra vi phạm, vị trí đó sẽ bị bỏ qua. |
| Rows | Số hàng via chống nhiễu. |
| Add shielding copper | Đặt một polygon lên vùng có các via chống nhiễu, kết nối với net được chỉ định trong trường Net của mục Kiểu via. Polygon được xác định theo ràng buộc Khoảng cách cách điện và ràng buộc thiết kế Kiểu kết nối polygon hiện hành. |
| Add clearance cutout | Thêm một vùng khoét polygon quanh net được bảo vệ, lùi khỏi net một khoảng được chỉ định trong trường Distance. Sử dụng tùy chọn này khi bạn cần khoảng cách cách điện khác với ràng buộc Khoảng cách cách điện hiện hành. |
Kiểu via
Các thuộc tính của via chống nhiễu được hiển thị trong vùng Via Style của hộp thoại. Các thuộc tính này có thể được xác định bằng:
-
Các thiết lập mới mà bạn nhập vào hộp thoại, hoặc
-
Dựa trên các thiết lập của một Via Template đã chọn, hoặc
-
Dựa trên các thiết lập được xác định trong Routing Via Style design rule hiện hành, nếu bạn đang đặt một nhóm via chống nhiễu mới.
Kiểu via |
|
| Diameters (Simple/TMB/Full) |
Trình biên tập PCB hỗ trợ 3 kiểu đường kính via trên mặt phẳng X-Y: Đơn giản, Trên-Giữa-Dưới hoặc Toàn bộ chồng lớp. Nhấp để chọn cấu trúc via cần dùng cho các via chống nhiễu. Tìm hiểu thêm về cấu trúc chồng lớp via. |
| Hole Size | Chỉ định giá trị kích thước lỗ cho các via chống nhiễu. |
| Tolerance | Việc thiết lập các thuộc tính dung sai lỗ có thể giúp xác định độ lắp ghép và các giới hạn của bo mạch. Chỉ định dung sai lỗ tối thiểu (-) và tối đa (+) cho các via chống nhiễu. |
| Diameter | Đường kính của các via chống nhiễu trên mặt phẳng X-Y. |
| Thermal Relief (hộp thoại Via Shielding & bảng Properties) |
Đánh dấu hộp kiểm để cho phép xác định các thiết lập kiểu kết nối polygon cục bộ cho tất cả via trong nhóm, sau đó nhấp vào từ khóa có liên kết để cấu hình các thiết lập trong hộp thoại Edit Polygon Connect Style Ngoài việc áp dụng các thiết lập trong hộp thoại/bảng, bạn cũng phải đổ đồng lại tất cả polygon bị ảnh hưởng tại những nơi via kết nối theo kiểu tản nhiệt. |
| Load Values from Routing Via Style Rule (hộp thoại Add Shielding to Net) |
Khi bạn nhấp vào nút này, các thuộc tính của via trong quy tắc Routing Via Style hiện hành sẽ được áp dụng tại đây trong hộp thoại Add Shielding to Net. Tìm hiểu thêm về quy tắc thiết kế Routing Via Style. |
| Via Template | Khi bạn chọn một mẫu via từ danh sách thả xuống này, các thuộc tính của mẫu via đó sẽ được áp dụng tại đây trong hộp thoại Add Shielding to Net. Khi một mẫu được chọn, trường Library hiển thị thư viện mà mẫu via được liên kết tới, đồng thời cung cấp tùy chọn để Unlink mẫu khỏi thư viện đó. Tìm hiểu thêm về Làm việc với các mẫu pad và via. |
| Properties – Net | Net mà các via chống nhiễu sẽ kết nối tới. Kiểu kết nối của via (tản nhiệt hoặc trực tiếp) được xác định bởi đối tượng mà via kết nối tới và các quy tắc thiết kế hiện hành. Xem thêm về nội dung này trong phần Lưu ý. |
| Properties – Drill Pair / Via Type | Có thể cấu hình lớp bắt đầu và lớp kết thúc mà các via chống nhiễu đi qua theo trục Z theo yêu cầu (phạm vi này được gọi là drill pair). Phạm vi đi qua theo trục Z được phép của via được cấu hình trong thẻ Via Types của Layer Stack Manager ; chỉ những phạm vi được xác định ở đó mới xuất hiện trong danh sách thả xuống Drill Pair. Nhấp vào nút Via Types để mở Layer Stack Manager, nơi bạn có thể cấu hình các loại via khả dụng cho chồng lớp đang hoạt động. Tìm hiểu thêm về Các loại via. |
| Properties – Locked (hộp thoại Add Shielding to Net) |
Nếu được bật, thuộc tính Locked sẽ được bật cho tất cả via trong nhóm via chống nhiễu này. |
| Solder Mask Expansion | Độ mở rộng lớp chống hàn (hoặc phủ kín via) có thể dựa trên: quy tắc thiết kế Lớp chống hàn hiện hành hoặc giá trị độ mở rộng được chỉ định tại đây trong hộp thoại (có thể được ghi đè bằng cách phủ kín via bằng lớp chống hàn). Tùy chọn bạn chọn được áp dụng cho tất cả via trong nhóm via chống nhiễu này. |
Lưu ý về via chống nhiễu
-
Trước tiên, hãy chọn Net cần được che chắn vì lựa chọn này ảnh hưởng đến hoạt động của các tùy chọn khác, chẳng hạn như khi nhấp vào nút Load values from Routing Via Style Rule. Nếu net đã được chọn trong không gian thiết kế, net đó sẽ tự động được chọn khi bạn mở hộp thoại Add Shielding to Net.
-
Các via che chắn được nhận diện bằng VSHn: Via SHielding, trong đó giá trị số n cho biết via này thuộc cùng một nhóm liên kết via che chắn với các via khác có cùng mã số định danh.
-
Kiểu kết nối via (tản nhiệt hoặc trực tiếp) được xác định bởi: ràng buộc thiết kế Kiểu kết nối polygon áp dụng cho các polygon và ràng buộc thiết kế Kiểu kết nối lớp nguồn áp dụng cho các lớp nguồn.
-
Sau khi hoàn tất việc bố trí via khâu, bạn cần đổ lại đồng cho tất cả các polygon bị ảnh hưởng có quy tắc thiết kế Kiểu kết nối polygon áp dụng quy định kiểu kết nối tản nhiệt.
-
Mỗi tập hợp via che chắn được thêm vào một nhóm liên kết; hãy đặt bảng PCB sang chế độ Unions để xem các nhóm liên kết này
-
Để chỉnh sửa một tập hợp via che chắn, hãy nhấp đúp vào via bất kỳ trong tập hợp để mở hộp thoại Via Shielding hoặc bảng Properties nếu bảng này được cấu hình để mở khi nhấp đúp Ngoài ra, hãy kéo một khung chọn bao chứa (từ trái sang phải) bao gồm một hoặc nhiều via che chắn, rồi chỉnh sửa các thiết lập trong bảng Properties.
-
Có thể xóa tập hợp via bằng cách chạy lệnh Tools » Via Stitching/Shielding » Remove Via Shielding Group, rồi nhấp vào via bất kỳ trong nhóm.
-
Bạn có thể che chắn một phần net hoặc che chắn nhiều net:
-
Nếu không muốn che chắn toàn bộ net, trước tiên hãy chọn các đoạn đường mạch cần thiết, rồi thực hiện che chắn với tùy chọn Selected Objects được bật.
-
Để che chắn nhiều net liền kề, hãy chọn các net trong không gian thiết kế, rồi thực hiện che chắn với tùy chọn Selected Objects được bật.
-
Lưu ý rằng có thể che chắn một cặp vi sai bằng kỹ thuật Selected Objects nhiều net hoặc bằng cách chọn một trong hai net của cặp vi sai trong danh sách thả xuống Net to Shield.
-
-
Sử dụng tùy chọn Add shielding copper để thêm một polygon bao quanh các via che chắn, đồng thời bật tùy chọn Add clearance cutout để cắt gọn polygon sao cho chỉ vừa bao quanh các via. Đọc mục Thêm đồng che chắn cùng với các via che chắn bên dưới để tìm hiểu thêm về các tùy chọn này.
Thêm đồng che chắn cùng với các via che chắn
Ngoài việc thêm via che chắn dọc theo hai bên đường mạch, bạn cũng có thể thêm đồng che chắn như minh họa trong các hình bên dưới. Để thực hiện, hãy bật tùy chọn Add shielding copper trong hộp thoại Via Shielding . Phần đồng này được tạo dưới dạng polygon nên tuân theo các quy tắc thiết kế Khoảng hở và Kiểu kết nối polygon áp dụng.
Tùy chọn Add shielding copper sẽ thêm một polygon bao quanh các via che chắn. Cạnh polygon ở phía xa net được che chắn sẽ chạm vào mép các via. Cạnh polygon nằm sát net được che chắn sẽ lùi ra khỏi net theo quy tắc thiết kế Khoảng hở áp dụng. Nếu tùy chọn Add clearance cutout cũng được bật, polygon sẽ lùi ra khỏi net được che chắn theo thiết lập Distance trong hộp thoại Add Shielding to Net. Di con trỏ lên hình bên dưới để xem sự khác biệt.
Chọn hoặc chỉnh sửa via khâu hay via che chắn
Để đơn giản hóa thao tác với một dãy via khâu/che chắn, cả hai loại đều tự động được gom thành nhóm liên kết. Các nhóm liên kết được quản lý thông qua bảng PCB.
Chọn bằng bảng PCB
Để chọn dãy via, hãy chuyển bảng PCB sang chế độ Unions và chọn nhóm liên kết Via Stitching hoặc Via Shielding cần thiết. Tất cả các via thuộc dãy đó sẽ được chọn nếu ô kiểm Select được bật trong bảng (như minh họa trong hình bên dưới). Ngoài ra, hãy nhấp đúp vào via bất kỳ trong dãy để mở bảng Thuộc tính và chỉnh sửa dãy via.

Sử dụng bảng PCB ở chế độ Unions để chọn tất cả các via trong một dãy via khâu hoặc che chắn. Trong hình này, cả bốn nhóm liên kết via che chắn đều được chọn.
Chọn tương tác một tập hợp via
Cách thức chọn:
-
Có thể chọn và xóa từng via liên kết/chắn nhiễu riêng lẻ.
-
Nếu tùy chọn Popup Selection Dialog được bật trong Preferences , khi nhấp vào một via riêng lẻ thuộc một nhóm, một danh sách có chứa nhóm đó sẽ xuất hiện, như minh họa trong hình phía trên. Khi chọn một nhóm, bạn có thể xóa nhóm via đó trong không gian làm việc hoặc chỉnh sửa trong bảng Properties.
-
Nếu hộp thoại Popup Selection không được bật, thao tác nhấp vào một via riêng lẻ thuộc một nhóm sẽ có hành vi như sau:
-
Lần nhấp đầu tiên sẽ chọn via riêng lẻ đó.
-
Lần nhấp thứ hai và các lần tiếp theo sẽ chọn đối tượng kế tiếp theo thứ tự chọn được áp dụng khi có các đối tượng chồng lấp: ví dụ như linh kiện, polygon, nhóm via (nếu các đối tượng đó nằm dưới con trỏ).
-
Ngoài ra, sau khi lần nhấp đầu tiên chọn via riêng lẻ, hãy nhấn phím tắt
Shift+Tabđể gọi lệnh Select Overlapping. Tiếp tục nhấnShift+Tabđể chuyển lần lượt qua các đối tượng chồng lấp và chọn từng đối tượng.
-
-
Có thể chọn một nhóm via liên kết bị giới hạn trong một vùng bằng cách kéo khung chọn bao quanh bất kỳ via nào trong nhóm (kéo từ trái sang phải), như minh họa trong ảnh động ở phần Chỉnh sửa vùng via liên kết do người dùng xác định trên trang này.
Chỉnh sửa một tập hợp via
Sau khi chọn một tập hợp via liên kết hoặc chắn nhiễu, bạn có thể chỉnh sửa các thuộc tính của tập hợp đó trong chế độ Via Stitching hoặc Via Shielding của bảng Properties. Nhấp đúp vào bất kỳ via nào trong tập hợp để mở bảng.
Ví dụ về thao tác chỉnh sửa via liên kết trong bảng Properties.
Sau khi bạn chỉnh sửa một thuộc tính trong bảng và nhấn Enter trên bàn phím, thông báo Changes pending cùng các nút sẽ xuất hiện ở đầu bảng — nhấp vào Apply để hoàn tất thao tác chỉnh sửa.
Tài liệu đọc thêm
-
Để tìm hiểu mọi khía cạnh của thiết kế PCB, hãy tham khảo trang web Printed Circuit Design and Fab Magazine. Trang web này là nguồn tài liệu tuyệt vời về các chủ đề kỹ thuật, chẳng hạn như vai trò của "via fence" (hãy thêm dấu ngoặc kép để cải thiện chất lượng kết quả tìm kiếm).
-
Bài viết trên Wikipedia, Hàng rào via
-
Nghiên cứu về ghép nối giữa các via trên bo mạch in nhiều lớp
-
Một bài viết giới thiệu các nguyên lý cơ bản về sự lan truyền sóng điện từ trong cấu trúc PCB — Các phương pháp thực hành tốt nhất trong thiết kế bo mạch
-
Một diễn đàn thảo luận có câu hỏi Via fences for noise reduction of a chip antenna? được đặt ra



)
).
)
)
)
).
)
).
)
).
)
)

)