Tìm kiếm trong: Doc:Tài liệu: Altium Designer
Altium DesignerAltium 365Altium MCAD CoDesignerAltium On-Prem Enterprise ServerAltium CircuitMakerAltium CircuitStudioCompany DashboardAltium Infrastructure ServerAltium Developer Center
Product Đóng
Tìm kiếm Tìm kiếm trên Tài liệu
Tài liệu Tài liệu Altium Designer Bố trí PCB của bạn Hoàn thiện thiết kế PCB của bạn

Thêm Via Stitching & Via Shielding

Updated: October 09, 2026

Sơ lược

Bài viết này giải thích sự khác biệt giữa kỹ thuật liên kết bằng via (via stitching) và che chắn bằng via (via shielding) trong Altium Designer, lý do sử dụng từng kỹ thuật và cách Altium Designer hỗ trợ cả hai thông qua quy trình tương tự nhau. Bài viết hướng dẫn cách thêm các via liên kết vào một net, trình bày các tùy chọn thiết lập chính về vị trí đặt, khoảng hở và kiểu via, đồng thời lưu ý cách chỉnh sửa các nhóm via sau khi đặt. Nếu bạn muốn hiểu rõ hơn khi nào nên sử dụng via liên kết hoặc via che chắn và cách cấu hình chúng trong trình biên tập PCB, hướng dẫn này sẽ giúp bạn tự tin thực hiện quy trình. Hãy đọc tiếp để bố trí PCB hiệu quả hơn.

- Bạn sẽ hiểu vai trò của via liên kết và via che chắn, cũng như các mục đích thiết kế PCB khác nhau mà chúng phục vụ.
- Bạn sẽ biết cách thêm via liên kết hoặc via che chắn trong Altium Designer, bao gồm các tùy chọn chính trong hộp thoại dùng để kiểm soát vị trí đặt và thuộc tính via.
- Bạn sẽ nắm được những lưu ý quan trọng về khoảng hở, cách thức kết nối, việc đổ lại vùng đồng polygon và chỉnh sửa các nhóm via hiện có.
Tìm hiểu sâu hơn với AI:

Khâu via là kỹ thuật dùng để liên kết các vùng đồng lớn trên những lớp khác nhau, tạo ra kết nối vững chắc theo chiều dọc xuyên qua cấu trúc bo mạch, giúp duy trì trở kháng thấp và rút ngắn các vòng dòng hồi. Khâu via cũng có thể được dùng để nối các vùng đồng có nguy cơ bị cô lập trở lại net của chúng.

Che chắn bằng via có chức năng khác: trong thiết kế RF, kỹ thuật này được dùng để giảm xuyên nhiễu và nhiễu điện từ trên đường mạch mang tín hiệu RF.  Lớp chắn via, còn gọi là hàng rào via, được tạo bằng cách đặt một hoặc nhiều hàng via dọc theo đường đi của tín hiệu. Trong Altium Designer, kỹ thuật này được gọi là che chắn bằng via.

Altium Designer hỗ trợ cả khâu via và che chắn bằng via. Vì quy trình thêm via khâu hoặc via che chắn tương tự nhau, trang này trình bày cả hai chủ đề.

 
 
 
 
 

Khâu via giúp tạo các kết nối vững chắc theo chiều dọc xuyên qua bo mạch, giúp duy trì trở kháng và rút ngắn các vòng dòng hồi.

Che chắn bằng via được dùng để tạo một “hàng rào” nhằm bảo vệ net khỏi xuyên nhiễu và nhiễu điện từ.

 

Thêm via khâu

Khâu via được thực hiện như một bước xử lý sau, bổ sung via khâu vào các vùng đồng còn trống. Để có thể khâu via, trên các lớp khác nhau phải có các vùng đồng chồng lấp nhau và cùng thuộc net được chỉ định. Các vùng đồng được hỗ trợ bao gồm: Fills, Solid Regions, Polygons và Power Planes.

Để thêm via khâu vào một net, chọn lệnh Tools » Via Stitching/Shielding » Add Stitching to Net từ các menu. Hộp thoại Add Stitching to Net sẽ mở ra, tại đây bạn chỉ định Net, Stitching Parameters và Via Style. Khi nhấp vào nút OK, thuật toán khâu via sẽ xác định tất cả các vùng phủ đồng, vùng đặc, polygon và lớp nguồn thuộc net đã chọn, sau đó tìm cách kết nối chúng xuyên qua bo mạch bằng via và mẫu bố trí via khâu đã chỉ định.  

Các tập hợp via khâu mới được cấu hình trong hộp thoại Add Stitching to Net; các tập hợp via hiện có được chỉnh sửa trong hộp thoại Via Stitching () hoặc bảng Properties (). Các trường trong cả ba giao diện này được mô tả bên dưới.

Ghi chú về khâu via

  • Trước tiên, hãy chọn Net dùng để khâu via vì lựa chọn này ảnh hưởng đến hoạt động của các tùy chọn khác, chẳng hạn như khi nhấp vào nút Load values from Routing Via Style Rule. Nếu net đã được chọn trong không gian thiết kế, net đó sẽ tự động được chọn khi bạn mở hộp thoại Add Stitching to Net.

  • Các via che chắn được nhận diện bằng VSn: Via Stitching, trong đó giá trị số n cho biết via này thuộc cùng một nhóm liên kết khâu via với các via khác có cùng mã định danh dạng số.

  • Kiểu kết nối via (giảm nhiệt hoặc trực tiếp) được xác định bởi ràng buộc thiết kế Polygon Connect Style hiện hành đối với polygon và ràng buộc thiết kế Plane Connect Style hiện hành đối với các lớp nguồn; các vùng đặc và vùng tô sử dụng kết nối trực tiếp.

  • Sau khi hoàn tất khâu via, bạn cần đổ lại tất cả các polygon bị ảnh hưởng tại những vị trí via kết nối theo kiểu giảm nhiệt.

  • Mỗi tập hợp via khâu được thêm vào một nhóm liên kết; hãy đặt bảng PCB sang chế độ Unions để xem các nhóm liên kết này ().

  • Để chỉnh sửa một tập hợp via khâu, hãy nhấp đúp vào bất kỳ via nào trong tập hợp để mở hộp thoại Via Stitching hoặc bảng Properties nếu bảng này được cấu hình để mở khi nhấp đúp (). Ngoài ra, hãy kéo một hình chữ nhật chọn các đối tượng nằm bên trong (từ trái sang phải) bao gồm một hoặc nhiều via khâu, sau đó chỉnh sửa các thiết lập trong bảng Properties.

  • Có thể xóa tập hợp via bằng cách chạy lệnh Tools » Via Stitching » Remove Via Stitching Group rồi nhấp vào bất kỳ via nào trong nhóm. 

  • Thuật toán khâu via xử lý các polygon, vùng tô, vùng đặc và lớp nguồn như sau:

    1. Các polygon, vùng và vùng tô thuộc cùng một net được khâu tại những vị trí chúng chồng lấp nhau trên các lớp khác nhau. Nếu có polygon, vùng hoặc vùng tô thuộc net khác chồng lấp trong khu vực đó (trên một lớp khác), việc khâu via sẽ không được áp dụng trong khu vực này. Via vẫn đi xuyên qua các vùng plane chồng lấp thuộc net khác.

    2. Các vùng plane chồng lấp thuộc net mục tiêu luôn được khâu, bất kể có các vùng plane (trên lớp khác) thuộc net khác hay không. Quy tắc 1 ở trên được áp dụng nếu có polygon, vùng hoặc vùng tô chồng lấp trong cùng khu vực.

      To summarize these two rules - trên các lớp khác, via khâu luôn đi xuyên qua các lớp plane thuộc net khác, nhưng không đi xuyên qua các polygon, vùng hoặc vùng tô thuộc net khác. Nếu thiết kế có các polygon thuộc net khác trong khu vực cần khâu via, hãy tạm thời cất các polygon đó, xác định các via khâu, sau đó khôi phục và đổ lại các polygon. Tìm hiểu thêm về cất và đổ lại polygon. 

Chỉnh sửa vùng khâu via

Tập hợp via trong mỗi vùng khâu via riêng biệt được gom thành một nhóm liên kết. Có thể di chuyển toàn bộ nhóm liên kết và cũng có thể thay đổi kích thước vùng.

Kéo một cửa sổ chọn từ trái sang phải để chọn vùng khâu via, sau đó di chuyển hoặc thay đổi kích thước bằng cách đặt chuột sao cho con trỏ phù hợp xuất hiện.

Thêm via che chắn cho một net

Che chắn bằng via được sử dụng để cách ly một net khỏi nguy cơ nhiễu hoặc ghép tín hiệu từ các tín hiệu lân cận. Khoảng cách giữa các via che chắn phải phù hợp với tần số cao nhất cần bảo vệ. Việc thiết kế cấu trúc che chắn đúng cách là rất quan trọng; một hàng rào via được thiết kế kém thực tế có thể góp phần gây ra các vấn đề EMI nếu khoảng cách giữa các via tương ứng với tần số cộng hưởng của một tín hiệu lân cận. Nội dung này được trình bày chi tiết hơn trong phần Lưu ý về che chắn bằng via.

Để đặt hàng rào via che chắn quanh một net đã đi dây, hãy chọn lệnh Tools » Via Stitching/Shielding » Add Shielding to Net từ các menu. Hộp thoại Add Shielding to Net sẽ xuất hiện để bạn cấu hình Net to Shield và các Shielding Parameters khác, Net tham chiếu và Via Style theo yêu cầu. Các via sẽ được đặt dọc theo cả hai phía của (các) net đã chọn, tại bất kỳ vị trí nào có thể đặt via mà vẫn tuân thủ các quy tắc thiết kế áp dụng.

Các bộ via che chắn mới được cấu hình trong hộp thoại Add Shielding to Net; các bộ via hiện có sau đó được chỉnh sửa trong hộp thoại Via Shielding () hoặc bảng Properties ().  Các trường trong cả ba giao diện này được mô tả bên dưới.

Lưu ý về che chắn bằng via

  • Trước tiên, hãy chọn Net cần được che chắn vì lựa chọn này ảnh hưởng đến cách hoạt động của các tùy chọn khác, chẳng hạn như khi nhấp vào nút Load values from Routing Via Style Rule. Nếu net đã được chọn trong không gian thiết kế, net đó sẽ tự động được chọn khi bạn mở hộp thoại Add Shielding to Net.

  • Các via che chắn được nhận diện bằng VSHn: Via SHielding, trong đó giá trị số n xác định via này thuộc cùng một nhóm via che chắn với các via khác có cùng mã số định danh.

  • Kiểu kết nối via (tản nhiệt hoặc trực tiếp) được xác định bởi: ràng buộc thiết kế Kiểu kết nối polygon áp dụng cho các polygon và ràng buộc thiết kế Kiểu kết nối mặt phẳng áp dụng cho các mặt phẳng nguồn.

  • Sau khi hoàn tất việc khâu via, bạn cần đổ lại đồng cho tất cả các polygon bị ảnh hưởng có quy tắc thiết kế Kiểu kết nối polygon áp dụng quy định kiểu kết nối tản nhiệt.

  • Mỗi tập hợp via che chắn được thêm vào một nhóm; hãy đặt bảng PCB sang chế độ Unions để xem các nhóm này ().

  • Để chỉnh sửa một tập hợp via che chắn, hãy nhấp đúp vào bất kỳ via nào trong tập hợp để mở hộp thoại Via Shielding  hoặc bảng Properties nếu bảng này được cấu hình để mở khi nhấp đúp (). Ngoài ra, hãy kéo một khung chọn bao trọn (từ trái sang phải) chứa một hoặc nhiều via che chắn, rồi chỉnh sửa các thiết lập trong bảng Properties.

  • Có thể xóa tập hợp via bằng cách chạy lệnh Tools » Via Stitching/Shielding » Remove Via Shielding Group, sau đó nhấp vào bất kỳ via nào trong nhóm.

  • Bạn có thể che chắn một phần net hoặc che chắn nhiều net:

    • Nếu không muốn che chắn toàn bộ net, trước tiên hãy chọn các đoạn đường mạch cần thiết, sau đó thực hiện che chắn với tùy chọn Selected Objects được bật.

    • Để che chắn nhiều net liền kề, hãy chọn các net trong không gian thiết kế, sau đó thực hiện che chắn với tùy chọn Selected Objects được bật.

    • Lưu ý rằng có thể che chắn một cặp vi sai bằng kỹ thuật Selected Objects nhiều net hoặc bằng cách chọn một trong hai net của cặp vi sai trong danh sách thả xuống Net to Shield.

  • Sử dụng tùy chọn Add shielding copper để thêm một polygon bao quanh các via che chắn; bật thêm tùy chọn Add clearance cutout để cắt gọn polygon sao cho chỉ bao quanh các via. Đọc mục Thêm đồng che chắn cùng với các via che chắn bên dưới để tìm hiểu thêm về các tùy chọn này.

Không có công thức chính xác tuyệt đối cho kích thước và vị trí của các via che chắn, nhưng đã có những hướng dẫn được xây dựng dựa trên thử nghiệm thực tế. 

  • Trong bài viết có tiêu đề "Các kỹ thuật thiết kế PCB để đáp ứng yêu cầu EMC với chi phí thấp nhất — Phần 1", M K Armstrong khuyến nghị:

"Khâu via với khoảng cách không quá λ/20, đồng thời chiều dài các nhánh cụt cũng không được vượt quá giá trị này. Đây thực sự là một quy tắc rất hữu ích khi khâu nối bất kỳ vùng đổ đồng đất nào với mặt phẳng đất trong thiết kế nhiều lớp. λ là bước sóng ứng với tần số đáng kể cao nhất của thiết kế (giả sử tần số là 1 GHz nếu chưa biết), trong đó:

f = C / λ

Lưu ý: C (tốc độ ánh sáng) sẽ xấp xỉ 60% tốc độ trong không gian tự do đối với bức xạ điện từ truyền qua PCB có điện môi FR4."

  • Như đã nêu trong diễn đàn thảo luận(5) được dẫn chiếu bên dưới, đối với PCB có ăng-ten tích hợp trên bo mạch, "khoảng cách giữa các via tối đa chỉ nên bằng 1/4 bước sóng cộng hưởng." 

  • Cuộc thảo luận trên diễn đàn(5) cũng dẫn chiếu một tài liệu kỹ thuật, trong đó nêu rằng "quy tắc kinh nghiệm phổ biến là bố trí các via khâu cách nhau không quá λ/10 và tốt nhất là với khoảng cách λ/20."

Thêm đồng che chắn cùng với các via che chắn

Ngoài việc thêm các via che chắn dọc theo hai bên đường đi dây, bạn cũng có thể thêm đồng che chắn như minh họa trong các hình bên dưới. Để thực hiện, hãy bật tùy chọn Add shielding copper trong hộp thoại Via Shielding . Phần đồng này được tạo dưới dạng polygon, vì vậy nó tuân theo các quy tắc thiết kế Khoảng cách cách điện và Kiểu kết nối polygon áp dụng.

Tùy chọn Add shielding copper sẽ thêm một polygon bao quanh các via che chắn. Mép polygon ở phía xa net được che chắn sẽ chạm vào mép của các via. Mép polygon ở phía liền kề net được che chắn sẽ cách net một khoảng theo quy tắc thiết kế Khoảng cách cách điện áp dụng. Nếu tùy chọn Add clearance cutout cũng được bật, khoảng cách giữa polygon và net được che chắn sẽ được xác định theo thiết lập Distance trong hộp thoại Add Shielding to Net. Di con trỏ lên hình bên dưới để xem sự khác biệt.

Các via che chắn xung quanh một net khi bật tùy chọn khoét vùng cách điện và

các via che chắn xung quanh một net khi tắt tùy chọn khoét vùng cách điện.

 

Chọn hoặc chỉnh sửa các via khâu hoặc via che chắn

Để đơn giản hóa thao tác với một mảng via khâu/che chắn, cả hai loại đều được tự động tập hợp thành nhóm. Các nhóm được quản lý thông qua bảng PCB.

Chọn bằng bảng PCB

Để chọn mảng, hãy chuyển bảng PCB sang chế độ Unions và chọn nhóm Via Stitching hoặc Via Shielding cần thiết. Tất cả các via thuộc mảng đó sẽ được chọn nếu hộp kiểm Select được bật trong bảng (như minh họa trong hình bên dưới). Ngoài ra, hãy nhấp đúp vào bất kỳ via nào trong mảng để mở bảng Thuộc tính  và chỉnh sửa mảng.

Sử dụng bảng PCB ở chế độ Unions để chọn tất cả các via trong một mảng via khâu hoặc via che chắn. Trong hình này, cả bốn nhóm via che chắn đều được chọn.
Sử dụng bảng PCB ở chế độ Unions để chọn tất cả các via trong một mảng via khâu hoặc via che chắn. Trong hình này, cả bốn nhóm via che chắn đều được chọn.

Chọn tương tác một tập hợp via

Cách thức chọn:

  • Có thể chọn và xóa từng via khâu/chắn nhiễu.

  • Nếu tùy chọn Popup Selection Dialog được bật trong Preferences (), việc nhấp vào một via thuộc một nhóm liên kết sẽ hiển thị danh sách có chứa nhóm liên kết đó, như minh họa trong hình trên. Khi một nhóm liên kết được chọn, có thể xóa nhóm via đó trong không gian làm việc hoặc chỉnh sửa trong bảng Properties. 

  • Nếu hộp thoại Popup Selection không được bật, việc nhấp vào một via thuộc một nhóm liên kết sẽ có hành vi như sau:

    • Lần nhấp đầu tiên sẽ chọn riêng via đó.

    • Lần nhấp thứ hai và các lần nhấp tiếp theo sẽ chọn đối tượng kế tiếp theo thứ tự lựa chọn được dùng khi có các đối tượng chồng lấn: ví dụ: linh kiện, polygon, nhóm via liên kết (nếu các đối tượng đó nằm dưới con trỏ).

    • Ngoài ra, sau khi lần nhấp đầu tiên chọn riêng via, hãy nhấn phím tắt Shift+Tab để gọi lệnh Select Overlapping. Tiếp tục nhấn Shift+Tab để lần lượt chuyển qua và chọn từng đối tượng chồng lấn.

  • Có thể chọn một nhóm via khâu bị giới hạn trong một vùng bằng cách kéo cửa sổ chọn bao quanh bất kỳ via nào trong nhóm (kéo từ trái sang phải), như minh họa trong ảnh động ở phần Chỉnh sửa vùng via khâu do người dùng xác định trên trang này.

Chỉnh sửa một tập hợp via

Sau khi chọn một tập hợp via khâu hoặc via chắn nhiễu, bạn có thể chỉnh sửa các thuộc tính của tập hợp đó trong chế độ Via Stitching hoặc Via Shielding của bảng Properties. Nhấp đúp vào bất kỳ via nào trong tập hợp để mở bảng.

Ví dụ về việc chỉnh sửa các via khâu trong bảng Properties.Ví dụ về việc chỉnh sửa các via khâu trong bảng Properties.

Sau khi bạn chỉnh sửa một thuộc tính trong bảng và nhấn Enter trên bàn phím, thông báo và các nút Changes pending sẽ xuất hiện ở đầu bảng — nhấp vào Apply để hoàn tất thao tác chỉnh sửa.

Tài liệu đọc thêm

  1. Để tìm hiểu mọi khía cạnh của thiết kế PCB, hãy tham khảo trang web Printed Circuit Design and Fab Magazine. Đây là một nguồn tài liệu tuyệt vời về các chủ đề kỹ thuật, chẳng hạn như vai trò của "via fence" (hãy giữ dấu ngoặc kép để cải thiện chất lượng kết quả tìm kiếm).

  2. Bài viết trên Wikipedia, Hàng rào via

  3. Các nghiên cứu về ghép tương hỗ giữa các via trên bảng mạch in nhiều lớp

  4. Một bài báo giới thiệu các nguyên lý cơ bản về sự lan truyền sóng điện từ trong cấu trúc PCB — Thực hành tốt nhất trong thiết kế bảng mạch

  5. Một diễn đàn thảo luận nơi câu hỏi Via fences for noise reduction of a chip antenna? được đặt ra

AI-LocalizedBản địa hóa bằng AI
Nếu bạn phát hiện vấn đề, hãy chọn văn bản/hình ảnh và nhấnCtrl + Enterđể gửi phản hồi cho chúng tôi.
Nav
Contents
Tính khả dụng của tính năng

Các tính năng bạn có thể sử dụng phụ thuộc vào giải pháp Altium mà bạn đang có – Altium Develop, Altium Agile Teams, Altium Agile Enterprise, hoặc Altium Designer (đang trong thời hạn hiệu lực).

Nếu bạn không thấy một tính năng được nêu trong tài liệu có trong phần mềm thực tế của mình, liên hệ Bộ phận Kinh doanh của Altium để tìm hiểu thêm.

Tài liệu cũ

Tài liệu Altium Designer không còn được phân phiên bản. Nếu bạn cần truy cập tài liệu cho các phiên bản cũ hơn của Altium Designer, hãy truy cập mục Tài liệu cũ trên trang Trình cài đặt khác.

Contents