Thêm Via Stitching & Via Shielding
Via stitching là một kỹ thuật được dùng để liên kết các vùng đồng lớn trên các lớp khác nhau, về bản chất tạo ra một kết nối thẳng đứng chắc chắn xuyên qua cấu trúc bo mạch, giúp duy trì trở kháng thấp và các vòng hồi tiếp ngắn. Via stitching cũng có thể được dùng để nối các vùng đồng vốn có thể bị cô lập trở lại net của chúng.
Via shielding có chức năng khác; trong các thiết kế RF, nó được dùng để giúp giảm xuyên nhiễu và nhiễu điện từ trên một đường đi đang mang tín hiệu RF. Một via shield, còn được gọi là via fence hoặc picket fence, được tạo ra bằng cách đặt một hoặc nhiều hàng via dọc theo đường đi của tín hiệu. Trong Altium Designer, kỹ thuật này được gọi là via shielding.
Altium Designer hỗ trợ cả via stitching và via shielding. Vì quy trình thêm via stitching hoặc shielding tương tự nhau, trang này trình bày cả hai chủ đề.
Thêm Stitching Vias
Via stitching được chạy như một bước hậu xử lý, lấp đầy các vùng đồng trống bằng stitching vias. Để có thể thực hiện via stitching, phải có các vùng đồng chồng lấp thuộc net được chỉ định trên các lớp khác nhau. Các vùng đồng được hỗ trợ gồm: Fills, Solid Regions, Polygons và Power Planes.
Để thêm stitching vias vào một net, hãy chọn lệnh Tools » Via Stitching/Shielding » Add Stitching to Net từ menu. Hộp thoại Add Stitching to Net sẽ mở ra, tại đó Net, Stitching Parameters và Via Style được chỉ định. Khi nhấp nút OK, thuật toán stitching sẽ xác định tất cả các fill, solid region, polygon và power plane gắn với net đã chọn và cố gắng kết nối chúng xuyên qua bo mạch bằng via và mẫu stitching đã chỉ định.
Stitching Parameters
Các tham số Stitching điều khiển vị trí đặt stitching vias.
Tham số Stitching |
|
| Constraint Area | Nếu được bật, via stitching sẽ bị giới hạn trong một vùng do người dùng xác định trên bo mạch. Ngay khi bật tùy chọn này, bạn sẽ được chuyển đến không gian thiết kế để xác định vùng đó. Khi hoàn tất việc xác định vùng và nhấp chuột phải, bạn sẽ quay lại hộp thoại để hoàn tất cấu hình của stitching vias. Vùng này được xác định giống như cách đặt các đối tượng đa giác khác trong PCB editor, bằng cách đặt các cạnh để xác định biên của vùng stitching. Tìm hiểu thêm về quy trình xác định một vùng trên bo mạch. |
| Edit Area | Nút này chỉ được dùng khi bạn cần xác định lại vùng mà stitching vias đã bị giới hạn vào, nhưng bạn vẫn chưa hoàn tất quy trình stitching ban đầu và đóng hộp thoại. Các vùng stitching hiện có có thể được chỉnh sửa tương tác; hãy tham khảo phần Sửa đổi Vùng Via Stitching trên trang này để biết thêm chi tiết. |
| Offset | Khoảng lệch X và Y của stitching via đầu tiên so với góc dưới bên trái của bo mạch / Vùng ràng buộc. |
| Grid | Khoảng cách giữa tâm của các stitching via liền kề. Giá trị lưới tối thiểu là đường kính của stitching via. Stitching vias sẽ không được đặt nếu vi phạm các quy tắc thiết kế hiện hành; nếu một vị trí via tiềm năng gây ra vi phạm, vị trí đó sẽ bị bỏ qua. |
| Stagger alternate rows | Các hàng shielding via xen kẽ được lệch đi một nửa giá trị Grid. |
Same Net Clearances
Có hai cách để kiểm soát khoảng hở giữa stitching vias với các via và pad khác trên cùng net: либо dùng quy tắc thiết kế Clearance hiện hành, hoặc dùng giá trị Default Via/Pad Clearance được chỉ định ở đây. Nếu phát hiện có quy tắc áp dụng, các thiết lập của quy tắc sẽ được so sánh với thiết lập trong hộp thoại Add Stitching to Net và giá trị chặt hơn sẽ được sử dụng.
Khoảng hở cùng net |
|
| Create new clearance rule (Add Stitching to Net dlg) |
Nhấp để tạo một quy tắc thiết kế Clearance mới, được cấu hình để xác định khoảng hở giữa stitching vias và các via, pad khác trên cùng net. Thiết lập quy tắc này được dùng để bảo đảm một vị trí stitching tiềm năng là hợp lệ. Khi nhấp nút, hộp thoại Edit PCB Rule - Clearance Rule sẽ mở ra, tại đó các ràng buộc quy tắc được thiết lập. Lưu ý rằng quy tắc được đặt tên và xác định phạm vi để nhắm đến net đã chọn trong hộp thoại Add Stitching to Net. |
| Edit clearance rule (Add Stitching to Net dlg) |
Nếu đã tồn tại một quy tắc thiết kế clearance áp dụng, nút này sẽ xuất hiện thay cho nút Create new clearance rule. Nhấp để thay đổi các thiết lập quy tắc. |
| Default Via/Pad Clearance | Stitching vias chỉ được đặt tại các vị trí stitching tiềm năng nếu tồn tại ít nhất khoảng hở này. Vì các vị trí stitching tiềm năng được xác định bởi lưới stitching, rất có thể khoảng cách thực tế sẽ lớn hơn thiết lập này. |
| Min Boundary Clearance | Stitching vias chỉ được đặt tại các vị trí stitching tiềm năng nếu tồn tại ít nhất khoảng hở này tới mép của các vùng Polygon/Fill/Plane. |
Via Style
Các thuộc tính của shielding vias được hiển thị trong vùng Via Style của hộp thoại. Các thuộc tính này có thể được xác định bằng:
-
Các thiết lập mới mà bạn nhập vào hộp thoại, hoặc
-
Dựa trên thiết lập của một Via Template đã chọn, hoặc
-
Dựa trên các thiết lập được xác định trong Routing Via Style design rule áp dụng, nếu bạn đang đặt một bộ stitching vias mới.
Kiểu Via |
|
| Diameters (Simple/TMB/Full) |
PCB editor hỗ trợ 3 kiểu đường kính via trong mặt phẳng X-Y: Simple, Top-Middle-Bottom, hoặc Full Stack. Nhấp để chọn cấu trúc via cần dùng cho stitching vias. Tìm hiểu thêm về Via Stack. |
| Hole Size | Chỉ định giá trị kích thước lỗ cho stitching vias. |
| Tolerance | Việc thiết lập các thuộc tính dung sai lỗ có thể giúp xác định độ lắp và giới hạn của bo mạch. Chỉ định dung sai lỗ Tối thiểu (-) và Tối đa (+) cho stitching vias. |
| Diameter | Đường kính của stitching vias trong mặt phẳng X-Y. |
| Thermal Relief (Via Stitching dlg & Properties panel) |
Bật ô chọn này để cho phép xác định các thiết lập kiểu kết nối polygon cục bộ cho tất cả các via trong bộ, sau đó nhấp vào từ khóa liên kết để cấu hình các thiết lập trong hộp thoại Edit Polygon Connect Style Ngoài việc áp dụng các thiết lập trong hộp thoại/bảng, bạn cũng phải đổ lại tất cả các polygon bị ảnh hưởng tại nơi các via kết nối bằng kiểu kết nối relief. |
| Load Values from Routing Via Style Rule (Add Stitching to Net dlg) |
Khi bạn nhấp nút này, các thuộc tính của via trong quy tắc Routing Via Style áp dụng sẽ được áp dụng tại đây trong hộp thoại Add Stitching to Net. Tìm hiểu thêm về quy tắc thiết kế Routing Via Style. |
| Via Template | Khi bạn chọn một via template từ danh sách thả xuống này, các thuộc tính của template via đó sẽ được áp dụng tại đây trong hộp thoại Add Stitching to Net. Khi một template được chọn, trường Library sẽ hiển thị thư viện mà via template được liên kết tới và bao gồm tùy chọn để Unlink template đó từ thư viện. Tìm hiểu thêm về Làm việc với Pad Via Templates. |
| Properties – Net | Net mà stitching vias sẽ kết nối tới. Kiểu kết nối của via (relief hoặc direct) được quyết định bởi đối tượng mà via kết nối tới và các quy tắc thiết kế áp dụng. Xem thêm trong phần Ghi chú. |
| Properties – Drill Pair / Via Type | Các lớp bắt đầu và kết thúc mà stitching vias trải qua trong mặt phẳng Z có thể được cấu hình theo yêu cầu (khoảng trải này được gọi là drill pair). Khoảng trải mặt phẳng Z được phép của via được cấu hình trong tab Via Types của Layer Stack Manager ; chỉ những khoảng trải được xác định ở đó mới xuất hiện trong danh sách Drill Pair. Nhấp nút Via Types để mở Layer Stack Manager, nơi bạn có thể cấu hình các kiểu via khả dụng cho layer stack đang hoạt động. Tìm hiểu thêm về Via Types. |
| Properties – Locked (Add Stitching to Net dlg) |
Nếu được bật, tất cả các via trong bộ stitching vias này sẽ có thuộc tính Locked được bật. |
| Solder Mask Expansion | Độ mở solder mask (hoặc tenting) có thể dựa trên: quy tắc thiết kế Solder Mask áp dụng, hoặc giá trị độ mở được chỉ định tại đây trong hộp thoại (có thể bị ghi đè bằng cách tenting via). Tùy chọn bạn chọn sẽ được áp dụng cho tất cả các via trong bộ stitching vias này. |
Ghi chú về Via Stitching
-
Trước tiên hãy chọn Net sẽ được dùng cho stitching vì điều này ảnh hưởng đến hành vi của các tùy chọn khác, chẳng hạn như khi nhấp nút Load values from Routing Via Style Rule. Nếu net đã được chọn trong không gian thiết kế, net đó sẽ tự động được chọn khi bạn mở hộp thoại Add Stitching to Net.
-
Shielding vias được nhận diện bằng VSn: Via Stitching, trong đó giá trị số n xác định via này thuộc cùng một union via stitching với các via khác có cùng mã số.
-
Kiểu kết nối via (relief hoặc direct) được xác định bởi: ràng buộc thiết kế Polygon Connect Style áp dụng cho polygon, ràng buộc thiết kế Plane Connect Style áp dụng cho power plane, với kết nối direct cho solid region và fill.
-
Sau khi hoàn tất stitching, bạn sẽ cần đổ lại tất cả các polygon bị ảnh hưởng tại nơi các via kết nối bằng kiểu kết nối relief.
-
Mỗi bộ stitching vias được thêm vào một union; hãy đặt bảng PCB sang chế độ Unions để xem các union này
-
Để chỉnh sửa một bộ stitching vias, nhấp đúp vào bất kỳ via nào trong bộ để mở hộp thoại Via Stitching, hoặc bảng Properties nếu nó được cấu hình để mở khi nhấp đúp Ngoài ra, kéo một khung chọn bao trùm (từ trái sang phải) gồm một hoặc nhiều stitching via, sau đó chỉnh sửa các thiết lập trong bảng Properties.
-
Bộ via có thể được xóa bằng cách chạy lệnh Tools » Via Stitching » Remove Via Stitching Group, rồi nhấp vào bất kỳ via nào trong nhóm.
-
Thuật toán via stitching xử lý polygon, fill, solid region và power plane theo cách sau:
-
Polygon, region và fill nằm trên cùng net sẽ được stitching ở mọi nơi chúng chồng lấp trên các lớp khác nhau. Nếu có polygon, region hoặc fill trên các net khác chồng lấp trong vùng đó (trên lớp khác), stitching sẽ không được áp dụng trong vùng đó. Các vùng plane chồng lấp thuộc net khác vẫn được đi xuyên qua.
-
Các vùng plane chồng lấp trên net mục tiêu luôn được stitching, bất kể sự hiện diện của các vùng plane (trên lớp khác) gắn với các net khác. Quy tắc 1 ở trên được áp dụng nếu có polygon, region hoặc fill chồng lấp trong cùng vùng đó.
-
Sửa đổi Vùng Via Stitching
Bộ via trong mỗi vùng via stitching riêng biệt được gom thành một union. Toàn bộ union có thể được di chuyển, và vùng đó cũng có thể được thay đổi kích thước.
Kéo một cửa sổ chọn từ trái sang phải để chọn một vùng stitching, sau đó di chuyển hoặc thay đổi kích thước bằng cách đặt chuột để có đúng con trỏ.
Modifying the Via Stitching Area
-
Kéo một khung chọn bao trùm (từ trái sang phải) sao cho nó bao gồm một hoặc nhiều stitching via. Biên của vùng stitching được chọn sẽ được hiển thị, như trong hình động ở trên.
-
Để di chuyển một stitching union đã chọn - đặt con trỏ vào bên trong vùng; khi con trỏ di chuyển
xuất hiện, nhấp và giữ rồi di chuyển vùng đến vị trí mới. Lưu ý rằng bạn cũng có thể di chuyển một stitching union bằng cách nhấp và kéo trực tiếp trên một trong các stitching via, như thể hiện trong hình động ở trên.
-
Để thay đổi kích thước stitching union đã chọn bằng cách di chuyển một cạnh - đặt con trỏ lên cạnh; khi con trỏ di chuyển cạnh
xuất hiện, nhấp và giữ rồi trượt cạnh đến vị trí mới.
-
Để thay đổi kích thước stitching union đã chọn bằng cách di chuyển một đỉnh - đặt con trỏ lên cạnh; khi con trỏ di chuyển đỉnh
xuất hiện, nhấp và giữ rồi trượt đỉnh đến vị trí mới.
-
Sau khi bạn thả nút chuột, bạn sẽ được nhắc Re-generate via stitching?; nhấp Yes để cập nhật via stitching theo vị trí/hình dạng mới, hoặc nhấp No nếu bạn chưa hoàn tất việc chỉnh sửa hình dạng.
Thêm Shielding Vias vào một Net
Via shielding được dùng để cô lập một net khỏi nhiễu tiềm ẩn hoặc ghép nối từ các tín hiệu lân cận. Các shielding via phải được bố trí khoảng cách phù hợp với tần số cao nhất cần được bảo vệ. Thiết kế đúng của lớp chắn là rất quan trọng; một hàng rào được thiết kế kém thực tế có thể góp phần gây ra các vấn đề EMI nếu khoảng cách của nó trùng với tần số cộng hưởng của một tín hiệu lân cận. Nội dung này được thảo luận thêm trong phần Ghi chú về Via Shielding.
Để đặt một via shield xung quanh một net đã route, hãy chọn lệnh Tools » Via Stitching/Shielding » Add Shielding to Net từ menu. Hộp thoại Add Shielding to Net sẽ xuất hiện, tại đó bạn cấu hình Net to Shield và các Shielding Parameters khác, Net tham chiếu, và Via Style theo yêu cầu. Các via sẽ được đặt dọc theo cả hai bên của net đã chọn, ở bất cứ nơi nào có thể đặt via tuân thủ các quy tắc thiết kế áp dụng.
Shielding Parameters
Các tham số shielding điều khiển net được che chắn và mẫu bố trí shielding via.
Tham số Shielding |
|
| Net to shield | Net sẽ được đặt shielding vias bao quanh. Nếu net thuộc một cặp vi sai đã được định nghĩa, thì cả hai net sẽ được che chắn. Nếu cặp net chưa được định nghĩa là cặp vi sai, hãy chọn chúng trước khi mở hộp thoại và dùng tùy chọn Selected Objects thay thế. |
| Selected Objects (Add Shielding to Net dlg) |
Đặt shielding vias xung quanh các đối tượng đã chọn, thay vì net được chọn trong trường Net to shield. Cũng có thể dùng để che chắn nhiều net đã chọn. |
| Stagger alternate rows | Các hàng shielding via xen kẽ được lệch đi một nửa giá trị Grid. |
| Row Spacing | Khoảng cách giữa các hàng shielding via (khoảng cách mép-đến-mép) khi thiết lập Rows lớn hơn 1. |
| Distance | Khoảng cách từ mép của các đoạn track được che chắn đến mép của shielding vias. |
| Grid | Khoảng cách giữa các mép của các shielding via liền kề. Shielding vias sẽ không được đặt nếu vi phạm các quy tắc thiết kế áp dụng; nếu một vị trí via tiềm năng gây ra vi phạm thì vị trí đó sẽ bị bỏ qua. |
| Rows | Số hàng shielding via. |
| Add shielding copper | Đặt một polygon phủ lên vùng do shielding vias chiếm chỗ, được kết nối với net được chỉ định trong trường Net của Via Style. Polygon được xác định theo ràng buộc Clearance áp dụng và ràng buộc thiết kế Polygon Connect Style. |
| Add clearance cutout | Bao gồm một polygon cutout xung quanh net được che chắn, lùi khỏi net theo khoảng cách được chỉ định trong trường Distance. Dùng tùy chọn này khi bạn cần một khoảng hở khác với ràng buộc Clearance áp dụng. |
Via Style
Các thuộc tính của shielding vias được hiển thị trong vùng Via Style của hộp thoại. Các thuộc tính này có thể được xác định bằng:
-
Các thiết lập mới mà bạn nhập vào hộp thoại, hoặc
-
Dựa trên thiết lập của một Via Template đã chọn, hoặc
-
Dựa trên các thiết lập được xác định trong Routing Via Style design rule áp dụng, nếu bạn đang đặt một bộ shielding vias mới.
Kiểu Via |
|
| Diameters (Simple/TMB/Full) |
PCB editor hỗ trợ 3 kiểu đường kính via trong mặt phẳng X-Y: Simple, Top-Middle-Bottom, hoặc Full Stack. Nhấp để chọn cấu trúc via cần dùng cho shielding vias. Tìm hiểu thêm về Via Stack. |
| Hole Size | Chỉ định giá trị kích thước lỗ cho shielding vias. |
| Tolerance | Việc thiết lập các thuộc tính dung sai lỗ có thể giúp xác định độ lắp và giới hạn của bo mạch. Chỉ định dung sai lỗ Tối thiểu (-) và Tối đa (+) cho shielding vias. |
| Diameter | Đường kính của shielding vias trong mặt phẳng X-Y. |
| Thermal Relief (Via Shielding dlg & Properties panel) |
Bật ô chọn này để cho phép xác định các thiết lập kiểu kết nối polygon cục bộ cho tất cả các via trong bộ, sau đó nhấp vào từ khóa liên kết để cấu hình các thiết lập trong hộp thoại Edit Polygon Connect Style Ngoài việc áp dụng các thiết lập trong hộp thoại/bảng, bạn cũng phải đổ lại tất cả các polygon bị ảnh hưởng tại nơi các via kết nối bằng kiểu kết nối relief. |
| Load Values from Routing Via Style Rule (Add Shielding to Net dlg) |
Khi bạn nhấp nút này, các thuộc tính của via trong quy tắc Routing Via Style áp dụng sẽ được áp dụng tại đây trong hộp thoại Add Shielding to Net. Tìm hiểu thêm về quy tắc thiết kế Routing Via Style. |
| Via Template | Khi bạn chọn một mẫu via từ danh sách thả xuống này, các thuộc tính của via mẫu đó sẽ được áp dụng tại đây trong hộp thoại Add Shielding to Net. Khi một mẫu được chọn, trường Library sẽ hiển thị thư viện mà mẫu via được liên kết tới, đồng thời bao gồm tùy chọn Unlink mẫu khỏi thư viện đó. Tìm hiểu thêm về Working with Pad Via Templates. |
| Properties – Net | Net mà các via che chắn sẽ kết nối tới. Kiểu kết nối của via (relief hoặc direct) được quyết định bởi đối tượng mà via được kết nối tới và các quy tắc thiết kế áp dụng. Xem thêm trong phần Notes. |
| Properties – Drill Pair / Via Type | Các lớp bắt đầu và kết thúc mà các via che chắn đi qua trong mặt phẳng Z có thể được cấu hình theo yêu cầu (khoảng này được gọi là drill pair). Phạm vi mặt phẳng Z được phép của via được cấu hình trong tab Via Types của Layer Stack Manager , chỉ các khoảng được định nghĩa ở đó mới xuất hiện trong danh sách thả xuống Drill Pair. Nhấp nút Via Types để mở Layer Stack Manager, nơi bạn có thể cấu hình các loại via khả dụng cho chồng lớp đang hoạt động. Tìm hiểu thêm về Via Types. |
| Properties – Locked (hộp thoại Add Shielding to Net) |
Nếu được bật, tất cả các via trong tập via che chắn này sẽ được bật thuộc tính Locked. |
| Solder Mask Expansion | Độ mở rộng solder mask (hoặc tenting) có thể dựa trên: quy tắc thiết kế Solder Mask áp dụng, hoặc giá trị mở rộng được chỉ định tại đây trong hộp thoại (có thể bị ghi đè bằng cách tenting via). Tùy chọn bạn chọn sẽ được áp dụng cho tất cả các via trong tập via che chắn này. |
Các lưu ý về Via Shielding
-
Hãy chọn Net cần được che chắn trước vì điều này ảnh hưởng đến hành vi của các tùy chọn khác, chẳng hạn như khi nhấp nút Load values from Routing Via Style Rule. Nếu net đã được chọn sẵn trong không gian thiết kế, net đó sẽ tự động được chọn khi bạn mở hộp thoại Add Shielding to Net .
-
Các via che chắn được nhận diện bằng VSHn: Via SHielding, trong đó giá trị số n xác định via này thuộc cùng một union via shielding với các via khác có cùng mã số nhận diện.
-
Kiểu kết nối via (relief hoặc direct) được xác định bởi: ràng buộc thiết kế Polygon Connect Style áp dụng cho polygon, và ràng buộc thiết kế Plane Connect Style áp dụng cho power plane.
-
Sau khi hoàn tất stitching, bạn sẽ cần đổ lại tất cả các polygon bị ảnh hưởng có quy tắc thiết kế Polygon Connect Style áp dụng chỉ định kiểu kết nối relief.
-
Mỗi tập via che chắn được thêm vào một union, hãy đặt panel PCB sang chế độ Unions để xem các union này
-
Để chỉnh sửa một tập via che chắn, nhấp đúp vào bất kỳ via nào trong tập để mở hộp thoại Via Shielding , hoặc panel Properties nếu nó được cấu hình để mở khi nhấp đúp Ngoài ra, hãy kéo một khung chọn bao trùm (từ trái sang phải) chứa một hoặc nhiều via che chắn, sau đó chỉnh sửa các thiết lập trong panel Properties.
-
Tập via này có thể được xóa bằng cách chạy lệnh Tools » Via Stitching/Shielding » Remove Via Shielding Group , sau đó nhấp vào bất kỳ via nào trong nhóm.
-
Bạn có thể thực hiện che chắn net một phần hoặc che chắn nhiều net:
-
Nếu bạn không muốn che chắn toàn bộ net, trước tiên hãy chọn các đoạn track cần thiết, sau đó che chắn với tùy chọn Selected Objects được bật.
-
Để che chắn nhiều net liền kề, hãy chọn các net trong không gian thiết kế, rồi che chắn với tùy chọn Selected Objects được bật.
-
Lưu ý rằng một cặp vi sai có thể được che chắn bằng kỹ thuật Selected Objects nhiều net, hoặc bằng cách chọn một trong hai net của cặp vi sai trong danh sách thả xuống Net to Shield.
-
-
Sử dụng tùy chọn Add shielding copper để thêm một polygon bao quanh các via che chắn, và thêm tùy chọn Add clearance cutout để cắt polygon lùi lại sao cho chỉ vừa bao quanh các via. Đọc chủ đề Including Shielding Copper with the Shielding Vias bên dưới để tìm hiểu thêm về các tùy chọn này.
Including Shielding Copper with the Shielding Vias
Ngoài việc thêm các via che chắn dọc theo mỗi bên của đường đi dây, bạn cũng có thể thêm đồng che chắn, như minh họa trong các hình ảnh bên dưới. Để thực hiện việc này, hãy bật tùy chọn Add shielding copper trong hộp thoại Via Shielding . Phần đồng này được tạo dưới dạng polygon, vì vậy nó tuân theo các quy tắc thiết kế Clearance và Polygon Connect Style áp dụng.
Tùy chọn Add shielding copper sẽ thêm một polygon bao quanh các via che chắn. Cạnh polygon ở phía xa net được che chắn sẽ chạm vào mép các via. Cạnh polygon nằm kề net được che chắn sẽ được lùi khỏi net theo quy tắc thiết kế Clearance áp dụng. Nếu tùy chọn Add clearance cutout cũng được bật, polygon thay vào đó sẽ được lùi khỏi net được che chắn theo thiết lập Distance trong hộp thoại Add Shielding to Net. Di chuột qua hình ảnh bên dưới để thấy sự khác biệt.
Chọn hoặc Chỉnh sửa Stitching hoặc Shielding Vias
Để đơn giản hóa quá trình làm việc với một mảng via stitching/shielding, cả hai loại đều tự động được gom cụm thành một union. Các union được quản lý thông qua panel PCB.
Chọn bằng PCB Panel
Để chọn mảng này, hãy chuyển panel PCB sang chế độ Unions và chọn union Via Stitching hoặc Via Shielding cần thiết. Tất cả các via thuộc mảng đó sẽ được chọn nếu ô chọn Select được bật trong panel (như minh họa trong hình bên dưới). Ngoài ra, nhấp đúp vào bất kỳ via nào trong mảng để mở panel Properties và chỉnh sửa mảng đó.

Sử dụng panel PCB ở chế độ Unions để chọn tất cả các via trong một mảng stitching hoặc shielding. Trong hình này, cả bốn union via shielding đều được chọn.
Chọn tương tác một Tập Via
Hành vi chọn:
-
Một via stitching/shielding riêng lẻ có thể được chọn và xóa.
-
Nếu tùy chọn Popup Selection Dialog được bật trong Preferences , việc nhấp vào một via riêng lẻ thuộc một union sẽ hiển thị một danh sách có bao gồm union đó, như minh họa trong hình trên. Khi một union được chọn, union via đó có thể bị xóa trong workspace, hoặc được chỉnh sửa trong panel Properties.
-
Nếu hộp thoại Popup Selection không được bật, thì việc nhấp vào một via riêng lẻ thuộc một union sẽ hoạt động như sau:
-
Lần nhấp đầu tiên sẽ chọn via riêng lẻ đó.
-
Lần nhấp thứ hai và các lần tiếp theo sẽ chọn đối tượng kế tiếp trong thứ tự chọn được sử dụng khi có các đối tượng chồng lấp: ví dụ, component, polygon, via union (nếu các đối tượng đó nằm dưới con trỏ).
-
Ngoài ra, sau khi lần nhấp đầu tiên chọn via riêng lẻ, hãy nhấn phím tắt
Shift+Tabđể gọi lệnh Select Overlapping. Tiếp tục nhấnShift+Tabđể chuyển tuần tự qua các đối tượng chồng lấp, lần lượt chọn từng đối tượng.
-
-
Một stitching union bị ràng buộc theo một vùng có thể được chọn bằng cách kéo một cửa sổ chọn-bên-trong quanh bất kỳ via nào trong union (kéo từ trái sang phải), như được minh họa trong ảnh động ở phần Modifying a User-Defined Via Stitching Area của trang này.
Chỉnh sửa một Tập Via
Các thuộc tính của một tập via stitching hoặc shielding có thể được chỉnh sửa sau khi nó đã được chọn, trong chế độ Via Stitching hoặc Via Shielding của panel Properties. Nhấp đúp vào bất kỳ via nào trong tập để mở panel.
Ví dụ về một thao tác chỉnh sửa được thực hiện cho các via stitching trong panel Properties.
Sau khi bạn chỉnh sửa một thuộc tính trong panel và nhấn Enter trên bàn phím, thông báo Changes pending và các nút sẽ xuất hiện ở đầu panel - nhấp Apply để hoàn tất thao tác chỉnh sửa của bạn.
Đọc thêm
-
Để biết thông tin về mọi khía cạnh của thiết kế PCB, hãy tham khảo trang web Printed Circuit Design and Fab Magazine. Trang này là một nguồn tài nguyên tuyệt vời cho các chủ đề kỹ thuật, chẳng hạn như vai trò của "via fence" (hãy giữ dấu ngoặc kép để cải thiện chất lượng kết quả tìm kiếm).
-
Bài viết trên Wikipedia, Via Fence
-
Một bài báo giới thiệu các nguyên lý cơ bản của sự lan truyền sóng điện từ trong cấu trúc PCB - Thực hành tốt nhất trong thiết kế bo mạch
-
Một diễn đàn thảo luận nơi câu hỏi Via fences for noise reduction of a chip antenna? đã được đặt ra



)
).
)
)
)
).
)
).
)
).
)
)

)