Thêm Via Stitching & Via Shielding

Sơ lược

Bài viết này giải thích sự khác biệt giữa kỹ thuật bố trí via liên kết (via stitching) và via che chắn (via shielding) trong Altium Designer, lý do sử dụng từng kỹ thuật, cũng như cách Altium Designer hỗ trợ cả hai thông qua quy trình tương tự nhau. Bài viết hướng dẫn cách thêm các via liên kết vào một net, trình bày các tùy chọn thiết lập chính về vị trí đặt, khoảng cách an toàn và kiểu via, đồng thời lưu ý cách chỉnh sửa các nhóm via hiện có sau khi đặt. Nếu bạn muốn hiểu rõ hơn khi nào nên dùng via liên kết hay via che chắn và cách cấu hình chúng trong trình biên tập PCB, hướng dẫn này sẽ giúp bạn tự tin thực hiện quy trình. Hãy đọc tiếp để bố trí PCB hiệu quả hơn.

- Bạn sẽ hiểu chức năng của via liên kết và via che chắn, cũng như các mục đích thiết kế PCB khác nhau mà chúng phục vụ.
- Bạn sẽ biết cách thêm via liên kết hoặc via che chắn trong Altium Designer, bao gồm các tùy chọn chính trong hộp thoại để kiểm soát vị trí đặt và thuộc tính via.
- Bạn sẽ nắm được những lưu ý quan trọng về khoảng cách an toàn, cách thức kết nối, việc đổ lại vùng đồng polygon và chỉnh sửa các nhóm via hiện có.
Tìm hiểu sâu hơn với AI:

Khâu via là kỹ thuật dùng để nối các vùng đồng lớn trên những lớp khác nhau, tạo ra kết nối vững chắc theo phương đứng xuyên qua cấu trúc bo mạch, giúp duy trì trở kháng thấp và vòng dòng hồi tiếp ngắn. Khâu via cũng có thể được dùng để nối các vùng đồng có nguy cơ bị cô lập trở lại net của chúng.

Che chắn bằng via có chức năng khác: trong thiết kế RF, kỹ thuật này giúp giảm xuyên nhiễu và nhiễu điện từ trên đường mạch mang tín hiệu RF.  Lớp chắn via, còn được gọi là hàng rào via, được tạo bằng cách đặt một hoặc nhiều hàng via dọc theo đường đi của tín hiệu. Trong Altium Designer, kỹ thuật này được gọi là che chắn bằng via.

Altium Designer hỗ trợ cả khâu via và che chắn bằng via. Vì quy trình thêm via khâu hoặc via che chắn tương tự nhau, trang này trình bày cả hai chủ đề.

 
 
 
 
 

Khâu via giúp tạo các kết nối vững chắc theo phương đứng xuyên qua bo mạch, giúp duy trì trở kháng và rút ngắn vòng dòng hồi tiếp.

Che chắn bằng via được dùng để tạo một “hàng rào” nhằm bảo vệ net khỏi xuyên nhiễu và nhiễu điện từ.

 

Thêm via khâu

Khâu via được thực hiện như một bước hậu xử lý, bổ sung via khâu vào các vùng đồng còn trống. Để có thể khâu via, phải có các vùng đồng chồng lấp nhau trên những lớp khác nhau và được nối với net đã chỉ định. Các vùng đồng được hỗ trợ bao gồm: Fills, Solid Regions, Polygons và Power Planes.

Để thêm via khâu vào một net, hãy chọn lệnh Tools » Via Stitching/Shielding » Add Stitching to Net từ các menu. Hộp thoại Add Stitching to Net sẽ mở ra để chỉ định Net, Stitching Parameters và Via Style. Khi nhấp vào nút OK, thuật toán khâu sẽ xác định tất cả các vùng tô đồng, vùng đặc, polygon và mặt phẳng nguồn nối với net đã chọn, rồi tìm cách kết nối chúng xuyên qua bo mạch bằng via và kiểu bố trí khâu đã chỉ định.  

Các tập hợp via khâu mới được cấu hình trong hộp thoại Add Stitching to Net; các tập hợp via hiện có sau đó được chỉnh sửa trong hộp thoại Via Stitching () hoặc bảng Properties (). Các trường trong cả ba giao diện này được mô tả bên dưới.

Ghi chú về khâu via

  • Trước tiên, hãy chọn Net sẽ dùng để khâu vì lựa chọn này ảnh hưởng đến hoạt động của các tùy chọn khác, chẳng hạn như khi nhấp vào nút Load values from Routing Via Style Rule. Nếu net đã được chọn trong không gian thiết kế, net đó sẽ tự động được chọn khi bạn mở hộp thoại Add Stitching to Net.

  • Các via che chắn được nhận diện bằng VSn: Via Stitching, trong đó giá trị số n cho biết via này thuộc cùng một nhóm khâu via với các via khác có cùng mã định danh số.

  • Kiểu kết nối via (tản nhiệt hoặc trực tiếp) được xác định bởi: ràng buộc thiết kế Polygon Connect Style áp dụng cho polygon, ràng buộc thiết kế Plane Connect Style áp dụng cho các mặt phẳng nguồn; còn với các vùng đồng đặc và vùng fill thì sử dụng kết nối trực tiếp.

  • Sau khi khâu xong, bạn cần đổ lại đồng cho tất cả các polygon bị ảnh hưởng có via kết nối theo kiểu tản nhiệt.

  • Mỗi tập hợp via khâu được thêm vào một nhóm (union); hãy đặt bảng điều khiển PCB sang chế độ Unions để xem các nhóm này ().

  • Để chỉnh sửa một tập hợp via khâu, nhấp đúp vào bất kỳ via nào trong tập hợp để mở hộp thoại Via Stitching, hoặc bảng điều khiển Properties nếu bảng này được cấu hình để mở khi nhấp đúp (). Ngoài ra, hãy kéo một khung chọn bao trong (từ trái sang phải) chứa một hoặc nhiều via khâu, sau đó chỉnh sửa các thiết lập trong bảng điều khiển Properties.

  • Có thể xóa tập hợp via bằng cách chạy lệnh Tools » Via Stitching » Remove Via Stitching Group rồi nhấp vào bất kỳ via nào trong nhóm. 

  • Thuật toán khâu via xử lý các polygon, vùng fill, vùng đồng đặc và mặt phẳng nguồn như sau:

    1. Các polygon, vùng đồng và vùng fill thuộc cùng một net được khâu tại những nơi chúng chồng lấp trên các lớp khác nhau. Nếu có polygon, vùng đồng hoặc vùng fill thuộc net khác chồng lấp trong khu vực đó (trên một lớp khác), việc khâu sẽ không được thực hiện trong vùng đó. Via khâu vẫn đi xuyên qua các vùng mặt phẳng thuộc net khác bị chồng lấp.

    2. Các vùng mặt phẳng chồng lấp thuộc net mục tiêu luôn được khâu, bất kể có các vùng mặt phẳng (trên lớp khác) nối với net khác hay không. Quy tắc 1 ở trên được áp dụng nếu có các polygon, vùng đồng hoặc vùng fill chồng lấp trong cùng khu vực.

      To summarize these two rules - trên các lớp khác, via khâu luôn xuyên qua các lớp mặt phẳng thuộc net khác, nhưng không xuyên qua các polygon, vùng đồng hoặc vùng fill thuộc net khác. Nếu thiết kế có các polygon thuộc net khác trong khu vực cần khâu via, hãy tạm thời ẩn các polygon đó, xác định các via khâu, sau đó khôi phục và đổ lại đồng cho các polygon. Tìm hiểu thêm về tạm ẩn và đổ lại đồng cho polygon. 

Chỉnh sửa vùng khâu via

Tập hợp via trong mỗi vùng khâu via riêng biệt được gom thành một nhóm (union). Có thể di chuyển toàn bộ nhóm và thay đổi kích thước của vùng.

Kéo một khung chọn từ trái sang phải để chọn một vùng khâu, sau đó di chuyển hoặc thay đổi kích thước bằng cách đặt chuột sao cho con trỏ phù hợp xuất hiện.

Thêm via chống nhiễu cho một net

Via chống nhiễu được dùng để cách ly một net khỏi nhiễu hoặc ghép tín hiệu có thể xảy ra từ các tín hiệu lân cận. Khoảng cách giữa các via chống nhiễu phải phù hợp với tần số cao nhất cần chống nhiễu. Thiết kế hàng rào chống nhiễu đúng cách là rất quan trọng; một hàng rào được thiết kế kém thực tế có thể góp phần gây ra các vấn đề EMI nếu khoảng cách giữa các via tương ứng với tần số cộng hưởng của một tín hiệu lân cận. Nội dung này được thảo luận chi tiết hơn trong phần Lưu ý về via chống nhiễu.

Để đặt hàng rào via chống nhiễu quanh một net đã đi dây, chọn lệnh Tools » Via Stitching/Shielding » Add Shielding to Net từ các menu. Hộp thoại Add Shielding to Net sẽ xuất hiện để bạn cấu hình Net to Shield và các Shielding Parameters khác, Net tham chiếu và Via Style theo yêu cầu. Các via sẽ được đặt dọc hai bên của (các) net đã chọn, tại những vị trí có thể đặt via mà vẫn tuân thủ các quy tắc thiết kế hiện hành.

Các nhóm via chống nhiễu mới được cấu hình trong hộp thoại Add Shielding to Net; các nhóm via hiện có sau đó được chỉnh sửa trong hộp thoại Via Shielding () hoặc bảng Properties ().  Các trường trong cả ba giao diện này được mô tả bên dưới.

Lưu ý về via chống nhiễu

  • Trước tiên, hãy chọn Net cần được che chắn vì lựa chọn này ảnh hưởng đến hoạt động của các tùy chọn khác, chẳng hạn như khi nhấp vào nút Load values from Routing Via Style Rule. Nếu net đã được chọn trong không gian thiết kế, net đó sẽ tự động được chọn khi bạn mở hộp thoại Add Shielding to Net.

  • Các via che chắn được nhận diện bằng VSHn: Via SHielding, trong đó giá trị số n cho biết via này thuộc cùng một nhóm liên kết via che chắn với các via khác có cùng mã số định danh.

  • Kiểu kết nối via (tản nhiệt hoặc trực tiếp) được xác định bởi: ràng buộc thiết kế Kiểu kết nối polygon áp dụng cho các polygon và ràng buộc thiết kế Kiểu kết nối lớp nguồn áp dụng cho các lớp nguồn.

  • Sau khi hoàn tất việc bố trí via khâu, bạn cần đổ lại đồng cho tất cả các polygon bị ảnh hưởng có quy tắc thiết kế Kiểu kết nối polygon áp dụng quy định kiểu kết nối tản nhiệt.

  • Mỗi tập hợp via che chắn được thêm vào một nhóm liên kết; hãy đặt bảng PCB sang chế độ Unions để xem các nhóm liên kết này ().

  • Để chỉnh sửa một tập hợp via che chắn, hãy nhấp đúp vào via bất kỳ trong tập hợp để mở hộp thoại Via Shielding  hoặc bảng Properties nếu bảng này được cấu hình để mở khi nhấp đúp (). Ngoài ra, hãy kéo một khung chọn bao chứa (từ trái sang phải) bao gồm một hoặc nhiều via che chắn, rồi chỉnh sửa các thiết lập trong bảng Properties.

  • Có thể xóa tập hợp via bằng cách chạy lệnh Tools » Via Stitching/Shielding » Remove Via Shielding Group, rồi nhấp vào via bất kỳ trong nhóm.

  • Bạn có thể che chắn một phần net hoặc che chắn nhiều net:

    • Nếu không muốn che chắn toàn bộ net, trước tiên hãy chọn các đoạn đường mạch cần thiết, rồi thực hiện che chắn với tùy chọn Selected Objects được bật.

    • Để che chắn nhiều net liền kề, hãy chọn các net trong không gian thiết kế, rồi thực hiện che chắn với tùy chọn Selected Objects được bật.

    • Lưu ý rằng có thể che chắn một cặp vi sai bằng kỹ thuật Selected Objects nhiều net hoặc bằng cách chọn một trong hai net của cặp vi sai trong danh sách thả xuống Net to Shield.

  • Sử dụng tùy chọn Add shielding copper để thêm một polygon bao quanh các via che chắn, đồng thời bật tùy chọn Add clearance cutout để cắt gọn polygon sao cho chỉ vừa bao quanh các via. Đọc mục Thêm đồng che chắn cùng với các via che chắn bên dưới để tìm hiểu thêm về các tùy chọn này.

Không có công thức chính xác tuyệt đối cho kích thước và vị trí của các via che chắn, nhưng đã có những hướng dẫn được xây dựng dựa trên thử nghiệm thực tế. 

  • Trong bài báo có tiêu đề "Các kỹ thuật thiết kế PCB để đáp ứng yêu cầu EMC với chi phí thấp nhất — Phần 1", M K Armstrong khuyến nghị:

"Bố trí via khâu với khoảng cách không quá λ/20, và chiều dài các nhánh cụt cũng không vượt quá giá trị này. Đây thực sự là một quy tắc rất hữu ích khi nối bất kỳ vùng đổ đồng nối đất nào với lớp đất trong thiết kế nhiều lớp bằng via khâu. λ là bước sóng ứng với tần số cao nhất có ảnh hưởng đáng kể đến thiết kế (giả sử tần số là 1 GHz nếu chưa biết), trong đó:

f = C / λ

Lưu ý: C (tốc độ ánh sáng) sẽ bằng khoảng 60% vận tốc trong không gian tự do đối với bức xạ điện từ truyền qua PCB có điện môi FR4."

  • Như đã lưu ý trong diễn đàn thảo luận(5) được dẫn chiếu bên dưới, đối với PCB có anten trên bo mạch, "khoảng cách giữa các via tối đa nên bằng 1/4 bước sóng cộng hưởng." 

  • Thảo luận trên diễn đàn(5) cũng dẫn chiếu một ghi chú kỹ thuật, trong đó nêu rằng "quy tắc kinh nghiệm phổ biến là bố trí các via khâu cách nhau không quá λ/10 và tốt nhất là cách nhau λ/20."

Thêm đồng che chắn cùng với các via che chắn

Ngoài việc thêm via che chắn dọc theo hai bên đường mạch, bạn cũng có thể thêm đồng che chắn như minh họa trong các hình bên dưới. Để thực hiện, hãy bật tùy chọn Add shielding copper trong hộp thoại Via Shielding . Phần đồng này được tạo dưới dạng polygon nên tuân theo các quy tắc thiết kế Khoảng hở và Kiểu kết nối polygon áp dụng.

Tùy chọn Add shielding copper sẽ thêm một polygon bao quanh các via che chắn. Cạnh polygon ở phía xa net được che chắn sẽ chạm vào mép các via. Cạnh polygon nằm sát net được che chắn sẽ lùi ra khỏi net theo quy tắc thiết kế Khoảng hở áp dụng. Nếu tùy chọn Add clearance cutout cũng được bật, polygon sẽ lùi ra khỏi net được che chắn theo thiết lập Distance trong hộp thoại Add Shielding to Net. Di con trỏ lên hình bên dưới để xem sự khác biệt.

Các via che chắn xung quanh một net khi bật tùy chọn khoét khoảng hở, và

các via che chắn xung quanh một net khi tắt tùy chọn khoét khoảng hở.

 

Chọn hoặc chỉnh sửa via khâu hay via che chắn

Để đơn giản hóa thao tác với một dãy via khâu/che chắn, cả hai loại đều tự động được gom thành nhóm liên kết. Các nhóm liên kết được quản lý thông qua bảng PCB.

Chọn bằng bảng PCB

Để chọn dãy via, hãy chuyển bảng PCB sang chế độ Unions và chọn nhóm liên kết Via Stitching hoặc Via Shielding cần thiết. Tất cả các via thuộc dãy đó sẽ được chọn nếu ô kiểm Select được bật trong bảng (như minh họa trong hình bên dưới). Ngoài ra, hãy nhấp đúp vào via bất kỳ trong dãy để mở bảng Thuộc tính  và chỉnh sửa dãy via.

Sử dụng bảng PCB ở chế độ Unions để chọn tất cả các via trong một dãy via khâu hoặc che chắn. Trong hình này, cả bốn nhóm liên kết via che chắn đều được chọn.
Sử dụng bảng PCB ở chế độ Unions để chọn tất cả các via trong một dãy via khâu hoặc che chắn. Trong hình này, cả bốn nhóm liên kết via che chắn đều được chọn.

Chọn tương tác một tập hợp via

Cách thức chọn:

  • Có thể chọn và xóa từng via liên kết/chắn nhiễu riêng lẻ.

  • Nếu tùy chọn Popup Selection Dialog được bật trong Preferences (), khi nhấp vào một via riêng lẻ thuộc một nhóm, một danh sách có chứa nhóm đó sẽ xuất hiện, như minh họa trong hình phía trên. Khi chọn một nhóm, bạn có thể xóa nhóm via đó trong không gian làm việc hoặc chỉnh sửa trong bảng Properties. 

  • Nếu hộp thoại Popup Selection không được bật, thao tác nhấp vào một via riêng lẻ thuộc một nhóm sẽ có hành vi như sau:

    • Lần nhấp đầu tiên sẽ chọn via riêng lẻ đó.

    • Lần nhấp thứ hai và các lần tiếp theo sẽ chọn đối tượng kế tiếp theo thứ tự chọn được áp dụng khi có các đối tượng chồng lấp: ví dụ như linh kiện, polygon, nhóm via (nếu các đối tượng đó nằm dưới con trỏ).

    • Ngoài ra, sau khi lần nhấp đầu tiên chọn via riêng lẻ, hãy nhấn phím tắt Shift+Tab để gọi lệnh Select Overlapping. Tiếp tục nhấn Shift+Tab để chuyển lần lượt qua các đối tượng chồng lấp và chọn từng đối tượng.

  • Có thể chọn một nhóm via liên kết bị giới hạn trong một vùng bằng cách kéo khung chọn bao quanh bất kỳ via nào trong nhóm (kéo từ trái sang phải), như minh họa trong ảnh động ở phần Chỉnh sửa vùng via liên kết do người dùng xác định trên trang này.

Chỉnh sửa một tập hợp via

Sau khi chọn một tập hợp via liên kết hoặc chắn nhiễu, bạn có thể chỉnh sửa các thuộc tính của tập hợp đó trong chế độ Via Stitching hoặc Via Shielding của bảng Properties. Nhấp đúp vào bất kỳ via nào trong tập hợp để mở bảng.

Ví dụ về thao tác chỉnh sửa via liên kết trong bảng Properties.Ví dụ về thao tác chỉnh sửa via liên kết trong bảng Properties.

Sau khi bạn chỉnh sửa một thuộc tính trong bảng và nhấn Enter trên bàn phím, thông báo Changes pending cùng các nút sẽ xuất hiện ở đầu bảng — nhấp vào Apply để hoàn tất thao tác chỉnh sửa.

Tài liệu đọc thêm

  1. Để tìm hiểu mọi khía cạnh của thiết kế PCB, hãy tham khảo trang web Printed Circuit Design and Fab Magazine. Trang web này là nguồn tài liệu tuyệt vời về các chủ đề kỹ thuật, chẳng hạn như vai trò của "via fence" (hãy thêm dấu ngoặc kép để cải thiện chất lượng kết quả tìm kiếm).

  2. Bài viết trên Wikipedia, Hàng rào via

  3. Nghiên cứu về ghép nối giữa các via trên bo mạch in nhiều lớp

  4. Một bài viết giới thiệu các nguyên lý cơ bản về sự lan truyền sóng điện từ trong cấu trúc PCB — Các phương pháp thực hành tốt nhất trong thiết kế bo mạch

  5. Một diễn đàn thảo luận có câu hỏi Via fences for noise reduction of a chip antenna? được đặt ra

AI-LocalizedBản địa hóa bằng AI
Nếu bạn phát hiện vấn đề, hãy chọn văn bản/hình ảnh và nhấnCtrl + Enterđể gửi phản hồi cho chúng tôi.
Nav
Contents
Tính khả dụng của tính năng

Các tính năng bạn có thể sử dụng phụ thuộc vào giải pháp Altium mà bạn đang có – Altium Develop, Altium Agile Teams, Altium Agile Enterprise, hoặc Altium Designer (đang trong thời hạn hiệu lực).

Nếu bạn không thấy một tính năng được nêu trong tài liệu có trong phần mềm thực tế của mình, liên hệ Bộ phận Kinh doanh của Altium để tìm hiểu thêm.

Tài liệu cũ

Tài liệu Altium Designer không còn được phân phiên bản. Nếu bạn cần truy cập tài liệu cho các phiên bản cũ hơn của Altium Designer, hãy truy cập mục Tài liệu cũ trên trang Trình cài đặt khác.

Contents