信号完整性规则类型

概览

本文重点介绍 Altium Designer 中可用的信号完整性设计规则类型,尤其是信号激励规则。您将了解该规则在信号完整性分析中的用途、如何将激励信号施加到网络上的输出引脚,以及定义激励时可用的关键约束选项。如果您希望更清楚地了解 Altium Designer 如何在分析中设置和检查信号行为,本文将帮助您快速入门,并更有把握地深入学习。

- 了解 Altium Designer 中信号完整性设计规则类别涵盖的内容。
- 了解信号激励规则在信号完整性分析中的用途,以及规则检查如何使用最坏情况结果。
- 查看可用的激励约束选项,包括分析期间可注入的信号类型。
使用 AI 深入了解:

下面介绍 Signal Integrity 类别的设计规则。

Signal Integrity 设计规则类别。
Signal Integrity 设计规则类别。


信号激励

默认规则:不要求

此规则指定对设计进行信号完整性分析时所用激励信号的特性。该信号会注入被测网络上的每个输出引脚。设计规则检查会返回最差情况的结果。

约束

信号激励规则的默认约束
信号激励规则的默认约束

  • Stimulus Kind - 指定信号完整性分析期间注入的激励信号类型。可用的激励类型如下:
    • Constant Level - 激励信号保持恒定电压(高电平或低电平),具体取决于所选的 Start Level 选项
    • Single Pulse - 激励信号为单个脉冲,其特性由 Start Level、Start Time 和 Stop Time 选项定义
    • Periodic Pulse - 激励信号为连续脉冲序列,其特性由 Start Level、Start Time、Stop Time 和 Period Time 选项定义。
  • Start Level - 指定 Constant Level 激励信号所用的电压电平,或脉冲激励信号的初始电压电平。可用的电平如下:
    • Low Level - 定义为输出引脚的低电平电压,取决于该引脚使用的模型
    • High Level - 定义为输出引脚的高电平电压,取决于该引脚使用的模型。
  • Start Time (s) - 脉冲激励信号的起始时间,用于计算脉冲宽度。
  • Stop Time (s) - 脉冲激励信号的结束时间,用于计算脉冲宽度。
  • Period Time (s) - 周期性脉冲序列激励信号中脉冲之间的时间间隔。经过一个周期后,将再次注入一个宽度为 Stop Time - Start Time 的相同脉冲。
规则应用

批量 DRC 和信号完整性分析期间。

注意

进行串扰分析时,将向干扰网络注入激励设计规则所定义的激励信号,其低电平和高电平取决于驱动输出引脚所用的模型。受扰网络将被注入恒定的低电平电压,该电平同样取决于输出引脚所用的模型。


过冲 - 下降沿

默认规则:不要求

此规则指定信号下降沿允许的最大过冲(低于基值的振铃)。

约束

过冲 - 下降沿规则的默认约束
过冲 - 下降沿规则的默认约束

Maximum (Volts) - 信号下降沿允许的最大过冲值。

规则应用

批量 DRC 和信号完整性分析期间。


过冲 - 上升沿

默认规则:不要求

此规则指定信号上升沿允许的最大过冲(高于顶值的振铃)。

约束

过冲 - 上升沿规则的默认约束
过冲 - 上升沿规则的默认约束

Maximum (Volts) - 信号上升沿允许的最大过冲值。

规则应用

批量 DRC 和信号完整性分析期间。


欠冲 - 下降沿

默认规则:不要求

此规则指定信号下降沿允许的最大欠冲(高于基值的振铃)。

约束

欠冲 - 下降沿规则的默认约束
欠冲 - 下降沿规则的默认约束

Maximum (Volts) - 信号下降沿允许的最大欠冲值。

规则应用

批量 DRC 和信号完整性分析期间。


欠冲 - 上升沿

默认规则:不要求

此规则指定信号上升沿允许的最大欠冲(低于顶值的振铃)。

约束

欠冲 - 上升沿规则的默认约束
欠冲 - 上升沿规则的默认约束

 

Maximum (Volts) - 信号上升沿允许的最大欠冲值。

规则应用

批量 DRC 和信号完整性分析期间。


阻抗

默认规则:不要求

此规则指定允许的最小和最大网络阻抗。网络阻抗取决于导体的几何形状和电导率、周围的介电材料(电路板基材、多层绝缘材料、阻焊层等),以及电路板的物理几何结构(沿 Z 方向到其他导体的距离)。

约束

阻抗规则的默认约束
阻抗规则的默认约束

  • Minimum (Ohms) - 允许的最小网络阻抗值。
  • Maximum (Ohms) - 允许的最大网络阻抗值。
规则应用

批量 DRC 和信号完整性分析期间。


信号顶值

默认规则:不要求

此规则指定信号在高电平状态下可稳定到的最低电压电平(顶值)。

约束

信号顶值规则的默认约束
信号顶值规则的默认约束

Minimum (Volts) - 允许的最低顶值电压。

规则应用

批量 DRC 和信号完整性分析期间。


信号基值

默认规则:不要求

此规则指定信号在低电平状态下可稳定到的最高电压电平(基值)。

约束

信号基值规则的默认约束
信号基值规则的默认约束

Maximum (Volts) - 允许的最高基值电压。

规则应用

批量 DRC 和信号完整性分析期间。


飞行时间 - 上升沿

默认规则:不要求

此规则指定信号上升沿允许的最大飞行时间。飞行时间是互连结构引入的信号延迟时间。其计算方法为:将网络上的信号驱动至阈值电压(标志着信号从低电平转换为高电平)所需的时间,减去将参考负载(直接连接到输出端)驱动至阈值电压所需的时间。

约束

飞行时间 - 上升沿规则的默认约束
飞行时间 - 上升沿规则的默认约束

Maximum (seconds) - 信号上升沿允许的最大飞行时间值。

规则应用

批量 DRC 和信号完整性分析期间。


飞行时间 - 下降沿

默认规则:不要求

此规则指定信号下降沿允许的最大飞行时间。飞行时间是互连结构引入的信号延迟时间。其计算方法为:网络上的信号下降至阈值电压(标志着信号从高电平转换为低电平)所需的时间,减去参考负载(直接连接到输出端)下降至阈值电压所需的时间。

约束

飞行时间 - 下降沿规则的默认约束
飞行时间 - 下降沿规则的默认约束

Maximum (seconds) - 信号下降沿允许的最大飞行时间值。

规则应用

批量 DRC 和信号完整性分析期间。


斜率 - 上升沿

默认规则:不需要

此规则指定信号上升沿允许的最大斜率时间。上升沿斜率时间是指信号从阈值电压 (VT) 上升到有效高电平 (VIH) 所需的时间。

约束

“斜率 - 上升沿”规则的默认约束
“斜率 - 上升沿”规则的默认约束

Maximum (seconds) - 允许的最大上升沿斜率时间值。

规则应用

批量 DRC 和信号完整性分析期间。


斜率 - 下降沿

默认规则:不需要

此规则指定信号下降沿允许的最大斜率时间。下降沿斜率时间是指信号从阈值电压 (VT) 下降到有效低电平 (VIL) 所需的时间。 约束。

约束

“斜率 - 下降沿”规则的默认约束
“斜率 - 下降沿”规则的默认约束

Maximum (seconds) - 允许的最大下降沿斜率时间值。

规则应用

批量 DRC 和信号完整性分析期间。


电源网络

默认规则:不需要

此规则用于标识电源网络并指定其电压(也可使用网络类作用域指定一组网络)。

约束

“电源网络”规则的默认约束
“电源网络”规则的默认约束

Voltage - 规则作用域(完整查询)内网络的电压值。

规则应用

批量 DRC 和信号完整性分析期间。

注意事项
  • 要指定电源网络,可在 PCB 规则与约束编辑器对话框的 Where The Object Matches区域中的下拉字段中选择 Net或 Net Class,然后从相应的二级下拉列表中选择所需的网络或网络类。规则作用域对应的完整查询如下:InNet('NetName') - 用于单个网络;InNetClass('NetClassName') - 用于网络类。
  • 对于属于已定义的“电源网络”设计规则的网络(或属于该规则所使用的网络类的网络),不会计算其长度和延迟。有关所提供的网络信息的更多说明,请参阅 PCB 布局与编辑技巧页面。
  • 当从原理图更新 PCB 文档时,系统会建议为每个电源网络(即包含电源端口,或通过参数集分配了 Power Net参数的网络)添加“电源网络”设计规则。
AI-LocalizedAI 翻译
如您发现任何问题,请选中相关文本/图片,并按 Ctrl + Enter 键向我们提交反馈。
Contents
功能可用性

您可使用的功能取决于您所采用的 Altium 解决方案——Altium Develop、Altium Agile Teams、Altium Agile Enterprise,或 Altium Designer(在有效订阅期内)。

如果您在实际软件中未看到文档中介绍的某项功能, 请联系 Altium Sales 了解更多信息。

旧版文档

Altium Designer 文档不再提供版本区分。如果您需要访问 Altium Designer 旧版本的文档,请前往其他安装程序页面的旧版文档部分。

Contents