Die Herausforderung
Mit den immer weiter steigenden Schaltgeschwindigkeiten von Bauteilen geht die Herausforderung einher, die Signalintegrität aufrechtzuerhalten und die Timing-Anforderungen des Signals zu erfüllen. Die Signalintegrität kann durch Routing mit kontrollierter Impedanz sichergestellt werden, was durch die sorgfältige Auslegung sowohl des PCB-Lagenaufbaus als auch der auf jeder Lage zu verwendenden Leiterbahnbreiten erreicht wird.
Die Timing-Anforderungen werden durch das Angleichen der gerouteten Längen der Signalpfade erfüllt. Für eine Menge von 2-Pin-Signalpfaden, die jeweils von einem Ausgangspin zu einem einzelnen Eingangspin verlaufen, ist das Berechnen und Vergleichen der Längen ein unkomplizierter Prozess. Dies ist jedoch bei vielen typischen Designlösungen nicht der Fall, bei denen sich möglicherweise ein Serienabschlussbauteil im Signalpfad befindet oder mehr als zwei Pins zum Signal gehören, das dann mit einer Balanced-T- oder einer Fly-By-Routing-Topologie geführt werden kann, wie im folgenden Bild gezeigt.
Vier DDR2-RAM-Chips, geroutet mit einer Balanced-T-Topologie. ##
Die Lösung
Die Aufgabe des Designers besteht darin, seine Designanforderungen – etwa die maximal zulässige Leitungslänge zur Einhaltung des Timing-Budgets – in einen Satz von Designregeln zu übersetzen, beispielsweise eine Längenregel zur Sicherstellung des Timings und eine Matched-Length-Regel zur Erkennung potenzieller Timing-Abweichungen.
Der Designer betrachtet die Signale nun im Hinblick auf ihre Funktion (z. B. „Dieses Adresssignal muss von diesem Steckverbinder zu jedem Speicherbaustein geroutet werden. Dazu verwende ich eine Fly-By-Topologie mit einem Abschlusswiderstand am Ende. Möglicherweise benötige ich an der Quelle auch einen Serienabschluss“). Obwohl Adresse A0 durch einen Abschlusswiderstand geführt wird, ist dieses Signal für den Designer auf der anderen Seite dieses Widerstands immer noch A0.
Der PCB-Editor sieht jedes Signal jedoch einfach als eine Menge verbundener Pins (allgemein als Netz bezeichnet) – Netz A0 geht von diesem Steckverbinder-Pin zu diesem Speicherbaustein-Pin, dann zu diesem Speicherbaustein-Pin und so weiter. Sobald ein Serienabschlusswiderstand hinzugefügt wird, wird diese Adressleitung zu zwei getrennten Netzen. Dadurch wird es für den Designer schwierig, wichtige Designanforderungen wie Längen- und Matched-Length-Designregeln festzulegen.
Dies lässt sich mit einer Funktion namens xSignals (oder exrweiterte Signal) handhaben. Diese Funktion ermöglicht die korrekte Behandlung eines Hochgeschwindigkeitssignalpfads genau als das – ein Pfad, auf dem sich ein Signal zwischen Quelle und Ziel bewegt, durch Abschlussbauteile sowie über Verzweigungen hinweg.
Ein xSignal ist im Wesentlichen ein vom Designer definierter Signalpfad zwischen zwei Knoten. Dabei kann es sich um zwei Knoten innerhalb desselben Netzes handeln, oder um zwei Knoten in zugehörigen Netzen, die durch ein Bauteil getrennt sind. Das xSignal kann dann verwendet werden, um relevante Designregeln wie Länge und Matched Length einzugrenzen, die anschließend bei Designaufgaben wie dem interaktiven Längenabgleich eingehalten werden.
Erstellen eines neuen xSignals
Ein xSignal ist ein vom Designer definierter Signalpfad zwischen zwei Knoten; dabei kann es sich um zwei Knoten innerhalb desselben Netzes oder um zwei Knoten in unterschiedlichen Netzen handeln.
xSignals werden mit den folgenden Methoden definiert:
- Verwenden Sie das xSignals Multi-Chip Wizard. Dies ist der gebräuchlichste Ansatz zum Erstellen von xSignals und wird unten beschrieben.
Alternativ werden die folgenden Methoden verwendet, indem zunächst die relevanten Objekte ausgewählt und dann der entsprechende Befehl gewählt wird:
-
Erstellen Sie ein einzelnes xSignal auf Basis ausgewählter Pads. Wählen Sie das gewünschte Start-Pad und End-Pad aus (diese Pads können sich in unterschiedlichen Netzen befinden, wenn ein Serienabschlussbauteil vorhanden ist). Pads können direkt im Arbeitsbereich ausgewählt werden, oder das PCB-Panel kann im Modus Nets verwendet werden, um die Pads zu finden und auszuwählen (wie im folgenden Bild gezeigt). Sobald die Pads ausgewählt sind, klicken Sie entweder mit der rechten Maustaste auf ein ausgewähltes Pad im Arbeitsbereich und führen dann den Befehl xSignals » Create xSignal from Selected Pins aus, oder klicken Sie mit der rechten Maustaste auf eines der ausgewählten Pads im PCB-Panel und führen Sie den Befehl Create xSignal aus. Das neue xSignal wird im xSignals-Modus des PCB-Panels aufgeführt.
Wenn Sie ein xSignal auf Basis ausgewählter Pins (Footprint-Pads) definieren, wählen Sie vor dem Ausführen des Befehls Create nur das Start-Pad und das End-Pad aus.
Der Name des neuen xSignals ist eine Kombination aus den beiden Netznamen, getrennt durch einen Bindestrich. Der xSignal-Name kann im xSignals-Modus des PCB-Panels bearbeitet werden.
Das neue xSignal kann zu einer xSignal-Klasse hinzugefügt werden; klicken Sie dazu mit der rechten Maustaste in den Bereich xSignal Classes des Panels, um eine neue Klasse zu erstellen und Mitglieder hinzuzufügen.
- Wählen Sie das Quellbauteil aus, klicken Sie dann mit der rechten Maustaste auf das ausgewählte Bauteil und wählen Sie im Kontextmenü den Befehl xSignal » Create xSignals between Components . Das Dialogfeld Create xSignals Between Components wird geöffnet, wobei das gewählte Quellbauteil ausgewählt ist. Das Dialogfeld wird unten beschrieben.
- Wählen Sie im Arbeitsbereich ein oder mehrere Serienbauteile aus, klicken Sie dann mit der rechten Maustaste auf eines der ausgewählten Bauteile und wählen Sie im Kontextmenü den Befehl xSignal » Create xSignals from Connected Nets . Das Dialogfeld Create xSignals From Connected Nets wird geöffnet. Das gewählte Quellbauteil sowie die mit diesem Bauteil verbundenen Netze werden ausgewählt. Das Dialogfeld wird unten beschrieben.
- Es kann auch Situationen geben, in denen Sie ein xSignal innerhalb eines vorhandenen xSignals erstellen möchten; in diesem Fall kann der Modus xSignal des PCB-Panels verwendet werden. Stellen Sie sicher, dass die Option Select oben im Panel aktiviert ist, suchen Sie das aktuelle xSignal, wählen Sie die erforderlichen Pads im Abschnitt xSignal Primitives des Panels aus, klicken Sie dann mit der rechten Maustaste auf eines der ausgewählten Pads im Arbeitsbereich und verwenden Sie die in Schritt 2 dieser Liste beschriebene Methode, um den Vorgang abzuschließen.
Wählen Sie die beiden Pads im Modus Nets des Panels aus, klicken Sie mit der rechten Maustaste auf eines der ausgewählten Pads und wählen Sie dann Create xSignal. Beachten Sie, dass sich die Pads in unterschiedlichen Netzen befinden.
Befinden sich Start- und End-Pad im selben Netz, erhält ein xSignal einen Namen in der Form <NetName>_PPn, wobei n die nächste verfügbare Ganzzahl ist, die zur Unterscheidung mehrerer für dieses Netz definierter xSignals verwendet wird. Befinden sich Start- und End-Pad in unterschiedlichen Netzen, erhält ein xSignal einen Namen in der Form <StartNet>_<EndNet>_PPn, wobei n die nächste verfügbare Ganzzahl ist, die zur Unterscheidung mehrerer für diese Netzkombination definierter xSignals verwendet wird.
xSignals Multi-Chip Wizard
Der xSignals Multi-Chip Wizard wird verwendet, um xSignals zwischen einem einzelnen Quellbauteil und mehreren Zielbauteilen zu erstellen. Der Wizard verwendet einen bauteilorientierten Ansatz zur Identifizierung potenzieller xSignals – Sie wählen ein einzelnes Quellbauteil, die relevanten Netze und die Zielbauteile aus, und der Wizard analysiert dann alle potenziellen Pfade vom Quellbauteil zu den vorgesehenen Bauteilen, durch serielle passive Bauteile und entlang aller Verzweigungen. Als Designer können Sie dann die xSignals auswählen, die erzeugt werden sollen, und bei Bedarf auch Matched-Length-Designregeln erstellen. Der Wizard kann außerdem verwendet werden, um automatisch xSignals und xSignal-Klassen für verschiedene gängige Schnittstellen- und Speicherschaltungen zu erstellen.
In diesem Wizard wird ein Ausgangspin als Source bezeichnet, und der Ziel-Eingangspin wird als Destination bezeichnet.
Der Wizard ist außerdem ein Werkzeug für mehrere Durchläufe – aus der gesamten Mastergruppe von xSignals, die Sie zunächst auf der Seite xSignal Routes erstellen, können Sie eine Teilmenge auswählen, Klassen und Regeln definieren, dann zur Mastergruppe zurückkehren, eine weitere Teilmenge auswählen, dafür Klassen und Regeln definieren und so weiter.
Eine der großen Stärken des Wizard ist die einfache Zusammenarbeit zwischen dem Wizard und dem PCB-Editor. Klicken Sie auf einer beliebigen Seite des Wizards auf ein xSignal, und die Pads sowie etwaiges Routing werden auf der PCB visuell hervorgehoben.
In diesem Stadium unterstützt der Wizard nicht das automatische Hinzufügen von T-Verbindungskennungen, die oft als Tie-Points oder Branch-Points bezeichnet werden. Wenn Ihr Design verzweigtes Routing enthält, wird empfohlen, dass Sie:
- die Länge vom Quellbauteil zum passiven Bauteil (z. B. einem Serienabschlusswiderstand) abgleichen, falls solche vorhanden sind.
- die Länge in jedem Zweig vom T-Knoten zum Zielbauteil abgleichen.
- falls erforderlich, die verbleibende Länge zwischen dem passiven Bauteil (oder von der Quelle, wenn keine passiven Bauteile vorhanden sind) und dem T-Knoten abgleichen.
Wenn Sie nur die Längen der Zweige abgleichen müssen, erstellen Sie einen benutzerdefinierten Verzweigungspunkt, indem Sie ein einlagiges Bauteil mit einem einzelnen Pad innerhalb des Routings am T-Knoten platzieren. Weitere Informationen finden Sie unten im Abschnitt
Defining the Branch Point in a Balanced T Pattern.
Um auf den xSignals Multi-Chip Wizard zuzugreifen, wählen Sie den Befehl Design » xSignals » Run xSignals Wizard aus den Hauptmenüs oder klicken Sie mit der rechten Maustaste in das PCB-Layout und wählen Sie dann xSignals » Run xSignals Wizard. Die Startseite des Wizards wird angezeigt.
Die Startseite des xSignals Multi-Chip Wizard
xSignals Multi-Chip Wizard Modes
Auf der zweiten Seite des Wizard werden Sie aufgefordert, entweder Custom Multi-Component Interconnect, On-Board DDR3 / DDR4 oder USB 3.0 auszuwählen. Der Modus Custom Multi-Component Interconnect wird verwendet, um mehrere xSignals zwischen einem gewählten Quellbauteil und mehreren Zielbauteilen zu definieren, während der Modus On-Board DDR3 / DDR4 zum Erstellen von xSignals für Ihren DDR3- oder DDR4-Speicher verwendet wird. Der Modus USB 3.0 erstellt die xSignals, xSignal-Klassen und Matched-Length-Regeln für jeden USB-3.0-Kanal. Wählen Sie den für Ihre Anforderungen geeigneten Modus aus.
The Custom Multi-Component Interconnect Mode
In diesem Modus kann der Wizard verwendet werden, um mehrere xSignals zwischen einer ausgewählten Quellkomponente und mehreren Zielkomponenten zu definieren. Der Wizard verwendet einen komponentenorientierten Ansatz zur Identifizierung potenzieller xSignals: Sie wählen eine einzelne Quellkomponente, die interessierenden Netze und die Zielkomponenten aus; anschließend analysiert er alle potenziellen Pfade von der Quellkomponente zu den Zielkomponenten, durch serielle passive Bauteile und entlang aller Verzweigungen. Als Designer können Sie dann die xSignals auswählen, die erzeugt werden sollen. Neben der Definition von End-to-End-xSignals für mehrere Netze zwischen Komponenten ermöglicht der Wizard auch das Erstellen von xSignals für Abschnitte dieser End-to-End-Signale (vom Ausgangspin der Quelle zur seriellen Abschlusskomponente und von der seriellen Abschlusskomponente zum Eingangspin des Ziels). Basierend auf den von Ihnen aktivierten Einstellungen kann der Wizard außerdem xSignal-Klassen und Matched Net Lengths-Design Rules für diese xSignals erstellen. Wenn der Wizard abgeschlossen ist, können Sie mit dem Längenabgleich beginnen.
Der Wizard wird über mehrere Seiten konfiguriert. Die Anzahl der Seiten hängt von der Schaltungskonfiguration ab. Wenn es beispielsweise serielle Abschlusswiderstände gibt, werden zusätzliche Seiten angezeigt. Die Konfiguration jeder Seite wird unten beschrieben.
Quellkomponente auswählen
Verwenden Sie diese Seite, um eine einzelne Quellkomponente auszuwählen. Verwenden Sie die Felder Filter und Min Pin Count oben im Raster, um die gewünschte Komponente leichter zu finden. Die Platzhalter * und ? werden unterstützt.
Die Raster in diesem Wizard enthalten ein Kontextmenü per Rechtsklick sowie Unterstützung für die standardmäßigen Windows-Tasten zur Mehrfachauswahl. Sie können auch mit der linken Maustaste oder der Leertaste das Kontrollkästchen ausgewählter Elemente umschalten.
Quellnetze auswählen
Wählen Sie die interessierenden Netze aus, die mit der ausgewählten Quellkomponente verbunden sind. Verwenden Sie die Felder Filter und Label oben im Raster, um die gewünschten Netze leichter zu finden. Nur Pins mit den aufgeführten Netzen werden zu Quellen der Signalrouten.
Zielkomponenten auswählen
Wählen Sie die gewünschten Zielkomponenten aus. Verwenden Sie die Felder Filter der Komponente und Min Pin Count oben im Raster, um die gewünschte Komponente leichter zu finden.
Wenn Sie auf Next klicken, identifiziert der Wizard alle möglichen xSignals, die aus der ausgewählten Menge von Netzen zwischen den gewählten Komponenten erstellt werden können. Wenn der Wizard 2-polige Komponenten erkennt, deren beide Pins mit den ausgewählten Netzen verbunden sind, werden diese automatisch als serielle Abschlusskomponenten identifiziert, und später im Prozess erscheinen zusätzliche Wizard-Seiten.
xSignal-Routen
Diese Seite des Wizards listet die vorgeschlagenen xSignals von jeder Source Pin bis zu jeder Destination Pin auf. Klicken Sie auf einen Eintrag, um dieses xSignal auf der PCB hervorzuheben.
Nach der Analyse der Netzpfade zur Identifizierung potenzieller xSignals versucht der Wizard anschließend, die Menge so zu reduzieren, dass nur die Kombinationen aufgeführt werden, die für Sie von Interesse sind. Dies sind die End-to-End-xSignals; das obige Bild zeigt sie zwischen den auf den vorherigen Seiten des Wizards ausgewählten Quell- und Zielkomponenten. Das Bild zeigt außerdem, dass der Wizard in jeder Route die serielle Abschlusskomponente RA1 erkannt hat. RA1 ist tatsächlich ein Vierfach-Widerstandsnetzwerk – in dieser Situation erstellt der Wizard automatisch logische Zuordnungen. Dabei wird angenommen, dass jeder Widerstand quer über das Netzwerk verläuft, und die Netze werden paarweise den Pins zugeordnet, die sich auf der Komponente gegenüberliegen.
Da diese Annahme, dass sich die Pins jedes Widerstands gegenüberliegen, nicht immer korrekt sein muss, können Sie über das Dropdown in der Spalte Dest Pin jedes andere verfügbare ausgehende Netz auswählen. Alternativ aktivieren Sie oben im Raster die Option Show all alternative paths, um alle potenziellen Kombinationen von Netzen anzuzeigen, die zur Erzeugung von xSignals verwendet werden könnten. Aktivieren Sie das Kontrollkästchen für jede Zeile, für die Sie ein xSignal erstellen möchten. Die aktivierten xSignals werden der Klasse hinzugefügt, die im Feld Include created xSignals into class unten auf dieser Seite angezeigt wird. Geben Sie einen neuen Namen ein oder wählen Sie einen aus der Dropdown-Liste aus.
xSignals-Längenabgleich
Diese Seite wird verwendet, um automatisch eine Matched-Length-Design-Rule für die aktivierten xSignals zu erstellen. Aktivieren Sie only die xSignals, auf die diese neue Design Rule angewendet werden soll. Wenn Ihr Design mehrere Regeln mit unterschiedlichen Anforderungen benötigt, erhalten Sie später im Prozess die Möglichkeit, zusätzliche Regeln für jene xSignals zu definieren, für die noch keine Regel festgelegt wurde. In dieser ersten Phase werden auch die gesamten End-to-End-xSignals dargestellt. Auf späteren Wizard-Seiten haben Sie die Möglichkeit, Design Rules für die Abschnitte innerhalb der xSignals zu definieren – zum Beispiel für die Abschnitte vom Ausgangspin zum seriellen Abschlusswiderstand.
Wenn Sie die Länge Ihrer xSignals nicht abgleichen möchten, aktivieren Sie No, I don't want to tune the length of my xSignals. Wenn diese Option aktiviert ist, stehen auf dieser Seite keine weiteren Optionen zur Verfügung. Um die anderen Optionen bearbeiten und darauf zugreifen zu können, aktivieren Sie Yes, I want checked xSignals to have the same routed length.
Das Feld xSignals Class Base Name wird verwendet, um einen Namen für die aktuell ausgewählten xSignals festzulegen. Geben Sie einen aussagekräftigen Namen ein und bedenken Sie dabei, dass Sie diesen Vorgang möglicherweise für andere xSignals wiederholen. Diese Gruppe von xSignals wird dann durch eine Design Rule mit dem Namen angesprochen, den Sie in das Feld Matched Lengths Rule Base Name eingeben, mit der angegebenen Length Tolerance.
Nicht sicher, welche Objekte angesprochen werden? Klicken Sie auf einen oder mehrere Einträge, um die Signalpfade im PCB-Layout hervorzuheben.
Längenabgleich Quelle-zu-Passivbauteilen
Wenn die ausgewählte Menge von Netzen serielle Abschlusskomponenten enthält, erscheinen zusätzliche Wizard-Seiten, auf denen Sie zusätzliche xSignals und Design Rules für diese Netzabschnitte erstellen können. Im obigen Bild sehen Sie, dass diese Seite des Wizards verwendet wird, um eine Matched-Length-Design-Rule für die ausgewählten xSignals zu erstellen, die von den Quellpins zu den Abschlusskomponenten verlaufen. Wenn Sie dafür xSignals / eine xSignal-Klasse / eine Design Rule benötigen, aktivieren Sie die Option Yes, I want these segments to have the same length for next xSignals, aktivieren Sie die erforderlichen xSignals und definieren Sie xSignals Class Base Name, Matched Lengths Rule Base Name und Length Tolerance. Zusätzliche xSignals werden erstellt, um sie mit dieser Matched-Length-Regel zu verwenden.
Längenabgleich Passivbauteile-zu-Zielen
Diese Seite wird verwendet, um eine Matched-Length-Design-Rule für die ausgewählten xSignals zu erstellen, die von den Abschlusskomponenten zu den Zielpins verlaufen. Falls dies erforderlich ist, aktivieren Sie die Option Yes, I want these segments to have the same length for next xSignals , aktivieren Sie die erforderlichen xSignals und definieren Sie xSignals Class Base Name, Matched Lengths Rule Base Name und Length Tolerance. Zusätzliche xSignals werden erstellt, um sie mit dieser Matched-Length-Regel zu verwenden.
Bericht und Fortfahren
Diese Seite des Wizards enthält Details zur Anzahl der xSignals, die erstellt werden, sowie zur Anzahl der Design Rules, die erstellt werden.
Am unteren Rand der Seite können Sie Folgendes auswählen:
- Continue length tuning for created signals – auswählen, wenn Sie auf vorherigen Seiten bestimmte xSignals deaktiviert haben und nun zusätzliche Regeln für diese xSignals definieren müssen.
- Restart wizard for the same source component – auswählen, wenn Sie diese Einstellungen verwerfen und den Wizard mit denselben ausgewählten Komponenten/Netzen neu starten möchten.
- Finish wizard – auswählen, wenn Sie die Erstellung von xSignals und Design Rules für diese Quellkomponente abgeschlossen haben.
xSignals werden im Modus xSignal des Panels PCB detailliert dargestellt. Drücken Sie im Panel die Taste Delete, um ausgewählte xSignal-Klassen oder ausgewählte xSignals zu entfernen.
Diese xSignals sind bereit für den Längenabgleich. Um zu beginnen, wählen Sie die Option Interactive Length Tuning (
) aus dem Hauptmenü Route oder Active Bar.
Sie können eine Accordion-Struktur für den Längenabgleich leicht entfernen. Klicken Sie einmal auf ein beliebiges Segment in der Accordion-Struktur, um es auszuwählen, und drücken Sie dann Delete.
Beachten Sie, dass die vorhandenen Leiterbahnsegmente an den Start- und Endpunkten getrennt werden, wenn Sie eine Accordion-Struktur platzieren. Wenn Sie diesen Vorgang aus Abstimmen und anschließendem Löschen also einige Male wiederholen, kann es passieren, dass ein gerader Routing-Abschnitt tatsächlich aus vielen kurzen Leiterbahnsegmenten besteht. Um mehrere kleine Leiterbahnsegmente wieder zu einem einzelnen Segment zusammenzuführen, führen Sie den Befehl Design » Netlist » Clean All Nets aus dem Hauptmenü aus.
On-Board DDR3 / DDR4
In diesem Modus erstellt der Wizard automatisch die xSignals, xSignal-Klassen, Matched Length Groups, Diff Pair Matched Lengths Rules und die Fly-By-Topologie für On-Board-DDR3/DDR4. Der Wizard geht davon aus, dass eine Fly-By-Routing-Topologie verwendet wird.
Quellkomponenten auswählen
Auf dieser Seite identifiziert Wizard alle potenziellen Quellkomponenten und Zielkomponenten basierend auf dem Designator-Präfix und der Anzahl der Pins. Verwenden Sie die Felder Controller/Memory Devices , um Komponenten/Speicherbausteine zu filtern, und verwenden Sie die Pfeile nach oben/unten, um Min Pin Count wie erforderlich sowohl für Source Component als auch für Target Components festzulegen. Wählen Sie dann eine einzelne Quellkomponente aus und wählen Sie die Zielkomponente(n) aus.
Adressgruppe
Die Funktionalität dieser Seite ist wie folgt:
- Fly-By Topology Die Optionen T-Branch Topology und werden unterstützt. Wählen Sie die gewünschte Topologie aus der Dropdown-Liste aus.
- Wenn Fly-By Topology gewählt wird, werden die Zielgeräte in der Point-to-Point-Reihenfolge des Fly-By-Routings aufgelistet. Die Software versucht, die Reihenfolge automatisch zu bestimmen. Wenn der Wizard vor der Platzierung der Komponenten ausgeführt wird, muss die Point-to-Point-Reihenfolge mithilfe der Dropdown-Steuerelemente manuell festgelegt werden.
- Wenn T-Branch Topology gewählt wird (wie oben gezeigt), wird die Hälfte der Zielgeräte vor der Quelle und die andere Hälfte danach angezeigt. Verwenden Sie die Dropdown-Steuerelemente, um die Zielkomponenten wie erforderlich anzuordnen.
- Define xSignal Class Name Syntax:
- Der anfängliche Standardwert ist
ADDR_PP[#]
-
[#] steht für die Anzahl der Speicherbausteine.
- Das Suffix
PP kann bei Bedarf geändert werden.
- Der Wizard analysiert die Komponenten, sucht im Design nach diesen Suffixen und zeigt die vollständige Namenssyntax anhand des unten beschriebenen Ansatzes an. Aktualisieren Sie diese, wenn sie nicht korrekt sind.
- Ziel ist es hier, automatisch die Netze zu finden, die diesen Funktionen entsprechen. Sobald die Netze gefunden wurden, wird die Namenssyntax in die Felder eingetragen.
- Die Netze zwischen den Komponenten werden dann überprüft; sobald das Suffix gefunden wurde, wird das Präfix identifiziert. Zum Beispiel sucht der Wizard nach
_A[#], um die Adressleitungen zu finden.
- Wenn keine Netze mit einem Suffix gefunden werden, das mit „_“ beginnt, wird anschließend nur nach dem Text nach dem „_“ gesucht. Alternative Trennzeichen wie „-“ oder „.“ werden ebenfalls berücksichtigt.
- Wenn die Syntax nicht automatisch bestimmt werden kann, müssen Sie diese Felder definieren. Verwenden Sie die Dropdown-Listen, um aus den vorhandenen Netzen auf der Platine auszuwählen.
- Sobald die Reihenfolge und die Namenssyntax definiert wurden, klicken Sie auf die Schaltfläche Analyze Syntax & Create xSignal Classes, um die Liste der xSignals zu erstellen. Der Wizard betrachtet die Syntax und die Art, wie die Komponenten verbunden sind, und bildet die xSignal-Klassen, die im Raster auf der rechten Seite des Dialogs angezeigt werden. Die Anzahl der Classes Created entspricht der Anzahl der Speicherbausteine.
- Die Anzahl der erstellten Klassen (z. B. 4) und die Anzahl der xSignal-Netze in jeder Klasse (z. B. 26).
- Die xSignals werden in einer Spalte für jede xSignal-Klasse gruppiert. Für jede Klasse wird eine Matched Lengths-Designregel erstellt. Die Unterüberschriften in der Tabelle stellen die Quell- und Zielkomponenten für diese xSignals dar.
- Wenn die automatisch erzeugte Liste unvollständig oder falsch ist, klicken Sie auf die Schaltfläche Modify Nets in xSignal Classes, um den Dialog Edit xSignal Class zu öffnen und Netze manuell zu einer Klasse hinzuzufügen oder daraus zu löschen. Beachten Sie, dass manuelle Änderungen verloren gehen, wenn anschließend erneut auf die Schaltfläche Analyze Syntax & Create xSignal Classes geklickt wird.
Identifizieren der Netze der Datengruppe
Die letzte Phase besteht darin, alle Netze zu identifizieren, die zur Datengruppe gehören.
Die Funktionalität dieser Seite ist wie folgt:
- Benutzerdefinierte Namenssyntax für xSignal-Klassen:
- Der Standardanfang ist
DATA_BL[#]
- Das
[#] steht für die Anzahl der Byte-Lanes, die durch die Gesamtzahl der Datenleitungen geteilt durch die zuvor definierte Datenbusbreite bestimmt wird.
- Das Suffix
BL kann bei Bedarf geändert werden.
- Der Wizard analysiert die Komponenten und sucht im Design nach diesen Suffixen und zeigt dann die vollständige Namenssyntax an. Verwenden Sie die Dropdown-Listen zur Aktualisierung, wenn diese nicht korrekt sind.
- Sobald die Namenssyntax definiert wurde, klicken Sie auf die Schaltfläche Analyze Syntax & Create xSignal Classes, um die Liste der xSignals zu erstellen. Der Wizard betrachtet die Syntax und die Art, wie die Komponenten verbunden sind, und bildet die xSignal-Klassen, die in der Tabelle auf der rechten Seite des Dialogs angezeigt werden. Die Anzahl der erstellten Klassen entspricht der Anzahl der mit den Speicherbausteinen verbundenen Byte-Lanes. Oberhalb des Tabellenbereichs werden die Anzahl der erstellten Klassen (z. B. 8) und die Anzahl der xSignal-Netze in jeder Klasse (z. B. 11) angezeigt.
- Für diese xSignal-Klassen werden Matched Lengths-Designregeln erstellt. Die Unterüberschriften in der Tabelle stellen die Quell- und Zielkomponenten für die Byte-Lane-xSignals dar.
- Wenn die automatisch erzeugte Liste unvollständig oder falsch ist, klicken Sie auf die Schaltfläche Modify Nets in xSignal Classes, um den Dialog Edit xSignal Class zu öffnen und Netze manuell zu einer Klasse hinzuzufügen oder daraus zu löschen. Beachten Sie, dass manuelle Änderungen verloren gehen, wenn anschließend erneut auf die Schaltfläche Analyze Syntax & Create xSignal Classes geklickt wird.
- Klicken Sie auf die Schaltfläche Create Spreadsheet, um eine Tabelle im XLS-Format der vom Wizard erstellten xSignals zu erzeugen.
Erstellte xSignals und xSignal-Klassen
Der Wizard erstellt automatisch xSignals und xSignal-Klassen für:
- Adress-xSignals, die auf der Seite Address Group beschrieben sind.
- Daten-xSignals, die auf der Seite Data Group beschrieben sind.
USB 3.0
Der Wizard kann alle USB-3.0-Kanäle zwischen jedem vom Benutzer angegebenen Controller-zu-Steckverbinder-Paar verarbeiten. Der Wizard wertet automatisch die mit dem Controller verbundenen Differential-Pair-Netze aus und erkennt diejenigen, die bis zum Steckverbinder durchlaufen. Der Verlauf kann passive Komponenten und mehrere Netze umfassen. Der Wizard identifiziert jedes dieser Paare durch eine xSignal-Klasse, wobei jeder Zweig des Paars durch ein Controller-zu-Steckverbinder-xSignal identifiziert wird.
Sobald Sie USB 3.0 ausgewählt haben, enthält die Seite eine Einstellung für Matched Length Tolerance Within Diff Pair. Geben Sie einen geeigneten Wert ein. Dieser Wert wird für die vom Wizard erstellte Designregel verwendet und kann jederzeit im PCB Rules and Constraints Editor geändert werden. Benutzerdefinierte Einstellungen wie diese werden zur späteren Verwendung gespeichert.
Bei USB 3.0 wird jeder USB-Benutzerport als channel bezeichnet. Wie im Bild zu sehen ist, umfasst jeder Kanal drei Differential-Paare: Senden, Empfangen und Daten.
Für USB 3.0 besteht die kritische Routing-Anforderung darin, die Leitungslängen innerhalb jedes Paars anzugleichen; ein Längenabgleich zwischen den Paaren ist weniger kritisch. Aufgrund dieser Anforderung und der Tatsache, dass die Matched Length-Designregel Differential-Paare benötigt, um die Längen innerhalb eines Netzpaars zu prüfen, überprüft der Wizard vorhandene Differential-Pair-Definitionen und erstellt automatisch geeignete Differential-Paare, falls keine vorhanden sind. Die vom Wizard erstellte Matched Length-Designregel wird dann so konfiguriert, dass der Längenabgleich Within Differential Pair Length geprüft wird. Beachten Sie, dass die Regel so konfiguriert ist, dass sie die Zweiglängen innerhalb des Paars für das gesamte xSignal vergleicht; sie vergleicht nicht die Zweiglängen innerhalb jedes Differential-Paars.
Auswahl der Quell- und Zielkomponenten
Auf dieser Seite identifiziert der Wizard alle potenziellen Quellkomponenten und Zielsteckverbinder anhand des Designator-Präfixes und der Anzahl der Pins.
- Legen Sie das Filterpräfix für den Designator Controller, den Designator Connector und die Werte Min Pin Count nach Bedarf fest.
- Wählen Sie eine einzelne Quellkomponente aus.
- Wählen Sie die Zielkomponente(n) aus.
Wenn Sie mehrere Zielkomponenten auswählen, sollten Sie die xSignal- und Netz-Namenssyntax für jede dieser Komponenten mithilfe der Dropdown-Liste auf der nächsten Seite des Wizards überprüfen.
Kanäle definieren Differential-Pair-Gruppen
Auf dieser Seite definieren Sie eine Namenssyntax, die der Wizard verwenden kann, um die relevanten Sender-, Empfänger- und Datenpaar-Netze zu identifizieren, die dann in xSignals aufgenommen werden. Jedes Paar von xSignals wird anschließend zu einer xSignal-Klasse zusammengefasst, und diese Klassen werden verwendet, um den Geltungsbereich der Matched Length-Designregel festzulegen.
Die Funktionalität dieser Seite ist wie folgt:
- Der Designator des Controllers wird neben der Bezeichnung Components angezeigt. Daneben enthält die Dropdown-Liste alle auf der vorherigen Seite des Wizards ausgewählten Connectors.
- Die angezeigten Optionen für die Namenssyntax gelten für jeden der in der Dropdown-Liste aufgeführten Steckverbinder. Wählen Sie jeden nacheinander aus und prüfen Sie, ob die gewählte Namenssyntax vollständig und geeignet ist.
- Wie erwähnt wird bei USB 3.0 jeder USB-Benutzerport als channel bezeichnet. Sie können die Anzahl der Kanäle (Channels Total) von 1 bis 32 festlegen. Typischerweise hat jeder Steckverbinder einen einzelnen Kanal.
- Innerhalb jedes USB-3.0-Kanals gibt es drei Differential-Pair-Pfade: Senden, Empfangen und Daten, die vom Controller zum Steckverbinder verlaufen. Der Wizard erstellt für jedes positive Netz ein xSignal, das bei Bedarf Serienkomponenten überspannt, und ein weiteres xSignal für jedes negative Netz sowie anschließend eine xSignal-Klasse zur Darstellung dieses Controller-zu-Steckverbinder-Paars. Die Gruppe Define xSignal Class Name Syntax wird verwendet, um die Namen dieser xSignal-Klassen festzulegen. Der Wizard erstellt außerdem geeignete Differential-Paare, falls noch keine definiert sind.
- Define xSignal Class Name Syntax – die erstellten xSignal-Klassen werden wie angegeben benannt, wobei jedem Kanal anstelle von
[#] ein numerischer Wert zugewiesen wird. Geben Sie die gewünschte Zeichenfolge nach Bedarf ein.
- Channel <N> – diese Felder definieren die Masken, die verwendet werden, um die relevanten Sender-/Empfänger-/Daten-Netznamen zu identifizieren.
- Der Wizard verfügt über eine große Vorlage vordefinierter Benennungsschemata, die er prüft, und füllt diese Felder in der Regel automatisch aus. Falls nicht, wählen Sie den korrekten Namen aus der Dropdown-Liste oder geben Sie eine geeignete Netz-Namenssyntax ein.
- Sobald die Namensfelder konfiguriert sind, klicken Sie auf die Schaltfläche Analyze Nets & Create xSignal Classes.
- Der Wizard erstellt die xSignals, xSignal-Klassen und Matched Length-Regeln für alle Kanäle. Beachten Sie, dass diese bei jedem erneuten Ausführen des Wizards erstellt werden. Löschen Sie sie, wenn Sie den Wizard erneut ausführen möchten.
- Die resultierenden Namen der xSignal-Klassen und ihre zugehörigen xSignals werden im Raster aufgeführt.
- Klicken Sie auf die Schaltfläche Create Spreadsheet, um eine Tabelle im XLS-Format der vom Wizard erstellten xSignals zu erzeugen.
- Klicken Sie auf Finish, um den Wizard abzuschließen.
Dialog „xSignals zwischen Komponenten erstellen“
Wenn Sie eine große Anzahl von xSignals definieren müssen, ist es effizienter, den Dialog Create xSignals Between Components zu verwenden. Der Dialog ist über den Befehl Design » xSignals » Create xSignals zugänglich, zeigt Quell- und Zielkomponenten an und ermöglicht es Ihnen, in einem einzigen Vorgang ein oder mehrere xSignals zu erstellen.
Verwenden Sie den Dialog, um schnell mehrere xSignals zu identifizieren und zu erstellen und sie der erforderlichen xSignal-Klasse hinzuzufügen.
Das Vorgehen ist wie folgt:
- Wählen Sie eine einzelne Source Component aus.Wählen Sie eine oder mehrere erforderliche Destination Components aus.
- Wählen Sie die gewünschte Source Net(s) aus. Alle Netze, die derzeit mit der gewählten Quellkomponente verbunden sind, werden aufgelistet. Für Netze, die einer bestimmten Klasse zugeordnet sind, wählen Sie diese Klasse aus der Dropdown-Liste Net Class aus.
- Klicken Sie auf die Schaltfläche Analyze. Die Software versucht, potenzielle xSignals zu identifizieren, die zwischen den gewählten Quell- und Zielkomponenten für die ausgewählten Netze existieren. Alle möglichen xSignals, die die gewählten Netze enthalten und zwischen den gewählten Quell- und Zielkomponenten verlaufen, werden im Feld xSignals aufgelistet. Beachten Sie, dass der Analysealgorithmus der aktuellen Topologie der gewählten Netze folgt und dies die vorgeschlagenen xSignals beeinflusst.
Die Software kann bei Bedarf auch über Serienbauteile hinweg suchen, indem Sie die entsprechende Option im Analyze Dropdown-Menü auswählen: Search for direct connections, Through 1 series component, Through 2 series components oder Multipath coupled nets.
- Nach der Analyse werden potenzielle xSignals im unteren Bereich des Dialogs aufgelistet, und alle sind für die Erstellung aktiviert. Prüfen Sie die Liste der vorgeschlagenen xSignals sorgfältig und aktivieren Sie nur die tatsächlich benötigten. Verwenden Sie die Befehle im Kontextmenü per Rechtsklick, um mehrere Einträge umzuschalten.
- Wählen Sie unten im Dialog die gewünschte class aus oder geben Sie einen Namen ein, um eine neue Klasse zu erstellen. Wenn keine Klasse ausgewählt wird, werden die xSignals dennoch erstellt, und Sie können sie im Dialog Object Class Explorer (Design » Classes) zu einer beliebigen xSignal-Klasse hinzufügen. Die Verwendung von Klassen kann die Erstellung und Konfiguration von Design Rules erheblich vereinfachen.
- Klicken Sie auf OK, um die xSignals zu erstellen.
Der Dialog wird geschlossen und Sie kehren in den Arbeitsbereich des Designs zurück. Die neuen xSignals werden im Modus xSignals des Fensters PCB aufgeführt.
Verwenden Sie die Filter über jeder Liste, um die interessierenden Komponenten oder Netze schnell zu finden; Platzhalter werden unterstützt.
Create xSignals From Connected Nets Dialog
Wenn Sie xSignals erstellen, die Serienabschlussbauteile enthalten, empfiehlt es sich, den Befehl Create xSignals from connected nets zu verwenden. Der Befehl ist verfügbar, sobald eine Komponente ausgewählt ist – entweder über das Untermenü Design » xSignals in den Hauptmenüs oder über das Rechtsklick-Untermenü xSignals.
Dieser Befehl ist dafür ausgelegt, xSignals ausgehend von einem ausgewählten Serienabschlussbauteil wie einem Widerstand oder Kondensator nach außen aufzubauen. Er unterstützt sowohl eine oder mehrere diskrete Komponenten als auch eine oder mehrere Multi-Instance-Pack-Komponenten wie Widerstandsnetzwerke. Nach Ausführung dieses Befehls wird der Dialog Create xSignals From Connected Nets geöffnet.
Verwenden Sie den Dialog, um xSignals zu erstellen, die sich über ein ausgewähltes Serienbauteil erstrecken. In diesem Beispiel wurden zwei mögliche xSignals vorgeschlagen, von denen nur eines erstellt wird.
Das Vorgehen ist wie folgt:
- Wählen Sie eine einzelne Source Component aus.
- Wählen Sie das gewünschte Source Net(s) aus. Alle Netze, die derzeit mit der gewählten Quellkomponente verbunden sind, werden aufgelistet. Für Netze, die einer bestimmten Klasse zugeordnet sind, wählen Sie diese Klasse im Dropdown-Menü Net Class aus.
- Klicken Sie auf die Schaltfläche Analyze. Die Software versucht, potenzielle xSignals zu identifizieren, die für die gewählten Quellkomponenten und deren ausgewählte Netze existieren. Alle möglichen xSignals werden im Feld xSignals aufgelistet.
- Nach der Analyse werden potenzielle xSignals im unteren Bereich des Dialogs aufgelistet, und alle sind für die Erstellung aktiviert. Prüfen Sie die Liste der vorgeschlagenen xSignals sorgfältig und aktivieren Sie nur die tatsächlich benötigten. Verwenden Sie die Befehle im Kontextmenü per Rechtsklick, um mehrere Einträge umzuschalten.
- Wählen Sie unten im Dialog die gewünschte class aus oder geben Sie einen Namen ein, um eine neue Klasse zu erstellen. Wenn keine Klasse ausgewählt wird, werden die xSignals dennoch erstellt, und Sie können sie im Dialog Object Class Explorer (Design » Classes) zu einer beliebigen xSignal-Klasse hinzufügen. Die Verwendung von Klassen kann die Erstellung und Konfiguration von Design Rules erheblich vereinfachen.
- Klicken Sie auf OK, um die xSignals zu erstellen.
Der Dialog wird geschlossen und Sie kehren in den Arbeitsbereich des Designs zurück. Die neuen xSignals werden im Modus xSignals des Fensters PCB aufgeführt.
Verwenden Sie die Filter über jeder Liste, um die interessierenden Komponenten oder Netze schnell zu finden; Platzhalter werden unterstützt.
Die Rolle der Netztopologie
Wenn Sie ein xSignal definieren, liegt es zwischen zwei Knoten oder Pads. Wenn Sie dieses xSignal jedoch im Modus xSignals des Fensters PCB auswählen, folgt es tatsächlich dem Verlauf der Verbindungsleitungen zwischen diesen beiden Pads, was darauf hinweist, dass dies der Pfad ist, von dem die Software annimmt, dass das xSignal darüber geroutet wird. Der Grund dafür ist, dass sie die für dieses Netz definierte Topologie beachtet. Die Netztopologie wird durch die entsprechende Routing Topology Design Rule definiert; die Standardtopologie ist Shortest.
Die einfache Animation zeigt eine CPU, die mit vier DDR3-Speicherchips verbunden ist und mit einer Fly-by-Routing-Strategie geroutet werden soll. Die xSignal-Klasse DRAM_A2 enthält vier xSignals. Zuerst wird die Klasse ausgewählt, dann wird jedes xSignal nacheinander ausgewählt. Sie können sehen, wie der xSignal-Pfad der Topologie des Netzes folgt, die derzeit auf den Standardwert – Shortest – eingestellt ist.
Da die Netztopologie derzeit auf Shortest eingestellt ist, folgen die xSignals nicht dem erforderlichen Pfad vom Prozessor zu den Speicherchips.
Wenn Sie den Dialog Create xSignals Between Components verwenden möchten, müssen Sie die Topologie des/der Netze konfigurieren, damit der xSignal-Analysealgorithmus den vorgesehenen Pfad des gerouteten xSignals versteht.
Befehle zum Erstellen von xSignals
Neben dem Befehl Design » xSignals » Create xSignals gibt es weitere Befehle zum Erstellen von xSignals im Untermenü xSignals, wenn bestimmte Bedingungen erfüllt sind.
Nachfolgend finden Sie eine Zusammenfassung der Befehle und ihrer Verfügbarkeit:
| Befehl |
Beschreibung |
| Create xSignal from selected pins |
Erstellt sofort ein einzelnes xSignal. Dieser Befehl ist verfügbar, wenn im Arbeitsbereich des Designs zwei oder mehr Pads ausgewählt sind, und entspricht dem Befehl, der angezeigt wird, wenn Sie mit der rechten Maustaste auf eines der ausgewählten Pads klicken.
|
| Create xSignals between components |
Dieser Befehl ist verfügbar, wenn Komponenten im Arbeitsbereich des Designs ausgewählt sind. Bei seiner Ausführung wird der Dialog Create xSignals Between Components mit den vorab ausgewählten Komponenten geöffnet. Stellen Sie sicher, dass die richtigen Quell- und Bezeichnungskomponenten ausgewählt sind, und schließen Sie dann den Analyse-/Erstellungsprozess ab.
Nach dem Starten des Befehls wird der Dialog Create xSignals Between Components dialog geöffnet. Verwenden Sie den Dialog, um Ihre xSignals wie folgt zu erstellen:
- Die gewählte Quellkomponente erscheint im Bereich Source Component als ausgewählt.
- Alle anderen im Arbeitsbereich ausgewählten Komponenten erscheinen im Bereich Destination Components als ausgewählt. Falls nicht, treffen Sie jetzt Ihre Auswahl.
- Standardmäßig werden alle Netze ausgewählt, die den Pads der Quellkomponente zugeordnet sind (im Bereich Source Component Nets). Passen Sie diese Auswahl nach Bedarf an.
-
Klicken Sie auf die Schaltfläche Analyze – die Software versucht, potenzielle xSignals zu identifizieren, die zwischen den gewählten Quell- und Zielkomponenten für die ausgewählten Netze existieren.
Beachten Sie, dass der Analysealgorithmus der aktuellen Topologie der gewählten Netze folgt.
Die Software kann bei Bedarf auch über Serienbauteile hinweg suchen, indem Sie den entsprechenden Modus im zugehörigen Dropdown-Menü der Schaltfläche auswählen. Verfügbare Modi sind: Search for direct connections, Through 1 series component, Through 2 series components und Multipath coupled nets.
- Alle identifizierten xSignals werden im Bereich xSignals des Dialogs aufgelistet. Standardmäßig sind alle zur Erstellung ausgewählt – passen Sie dies nach Bedarf an.
- Optional können Sie die erstellten xSignals einer xSignal-Klasse zuordnen. Wählen Sie entweder eine vorhandene xSignal-Klasse aus oder geben Sie einen Namen für eine neue Klasse ein. Sie können das Feld auch leer lassen; die xSignals können später jederzeit als Mitglieder zur gewünschten Klasse hinzugefügt werden.
- Klicken Sie auf OK , um die xSignals zu erstellen. Der Dialog wird geschlossen und Sie kehren in den Arbeitsbereich des Designs zurück, der eine gefilterte Ansicht mit den neu erstellten xSignals anzeigt. Wenn eine xSignal-Klasse angegeben wurde, wird diese erstellt (falls noch nicht vorhanden) und die xSignals werden ihr zugeordnet.
|
| Create xSignals from connected nets |
Verwenden Sie diesen Befehl, wenn es ein oder mehrere Serienabschlussbauteile gibt, für die xSignals erstellt werden sollen. Wählen Sie das/die Abschlussbauteil(e) aus und führen Sie dann den Befehl aus, um den Dialog Create xSignals from Connected Nets zu öffnen und den Prozess zum Erstellen eines Satzes von xSignals abzuschließen. Verwenden Sie den Dialog, um Ihre xSignals wie folgt zu erstellen:
- Die gewählte(n) Quellkomponente(n) erscheint/erscheinen im Bereich Source Component als ausgewählt.
- Standardmäßig werden alle Netze ausgewählt, die den Pads der Quellkomponente(n) zugeordnet sind (im Bereich Source Component Nets). Passen Sie diese Auswahl nach Bedarf an.
-
Klicken Sie auf die Schaltfläche Analyze – die Software versucht, potenzielle xSignals zu identifizieren, die für die ausgewählten Netze existieren, die von der/den gewählten Komponente(n) ausgehen.
Beachten Sie, dass der Analysealgorithmus der aktuellen Topologie der gewählten Netze folgt.
- Alle identifizierten xSignals werden im Bereich xSignals des Dialogs aufgelistet. Standardmäßig sind alle zur Erstellung ausgewählt – passen Sie dies nach Bedarf an.Optional können Sie die erstellten xSignals einer xSignal-Klasse zuordnen. Wählen Sie entweder eine vorhandene xSignal-Klasse aus oder geben Sie einen Namen für eine neue Klasse ein. Sie können das Feld auch leer lassen; die xSignals können später jederzeit als Mitglieder zur gewünschten Klasse hinzugefügt werden.
- Klicken Sie auf OK , um die xSignals zu erstellen. Der Dialog wird geschlossen und Sie kehren in den Arbeitsbereich des Designs zurück, der eine gefilterte Ansicht mit den neu erstellten xSignals anzeigt. Wenn eine xSignal-Klasse angegeben wurde, wird diese erstellt (falls noch nicht vorhanden) und die xSignals werden ihr zugeordnet.
|
| Create xSignals |
Öffnet den Dialog Create xSignals Between Components. Dieser Befehl ist immer verfügbar. Verwenden Sie den Dialog, um Ihre xSignals wie folgt zu erstellen:
- Wählen Sie im Bereich Source Component eine Quellkomponente aus.Wählen Sie im Bereich Destination Components eine oder mehrere Zielkomponenten aus.
- Alle Netze, die den Pads der Quellkomponente zugeordnet sind, werden im Bereich Source Component Nets aufgelistet. Wählen Sie die gewünschten Netze aus.
-
Klicken Sie auf die Schaltfläche Analyze – die Software versucht, potenzielle xSignals zu identifizieren, die zwischen den gewählten Quell- und Zielkomponenten für die ausgewählten Netze existieren.
Beachten Sie, dass der Analysealgorithmus der aktuellen Topologie der gewählten Netze folgt.
Die Software kann bei Bedarf auch über Serienbauteile hinweg suchen, indem Sie den entsprechenden Modus im zugehörigen Dropdown-Menü der Schaltfläche auswählen. Verfügbare Modi sind: Search for direct connections, Through 1 series component, Through 2 series components und Multipath coupled nets.
- Alle erkannten xSignals werden im xSignals Bereich des Dialogs aufgeführt. Standardmäßig sind alle zur Erstellung ausgewählt – passen Sie dies bei Bedarf an.
- Optional können Sie die erstellten xSignals einer xSignal-Klasse zuordnen. Wählen Sie entweder eine vorhandene xSignal-Klasse aus oder geben Sie einen Namen für eine neue Klasse ein. Sie können das Feld auch leer lassen; die xSignals können später jederzeit als Mitglieder zur gewünschten Klasse hinzugefügt werden.
- Klicken Sie auf OK , um die xSignals zu erstellen. Der Dialog wird geschlossen und Sie kehren zum Designbereich zurück, der eine gefilterte Ansicht mit den neu erstellten xSignals anzeigt. Wenn eine xSignal-Klasse angegeben wurde, wird diese erstellt (falls noch nicht vorhanden) und die xSignals werden ihr zugeordnet.
|
Definieren des Verzweigungspunkts in einem symmetrischen T-Muster
Eine der Herausforderungen einer symmetrischen T-Routing-Strategie besteht darin, die Länge der Stammleitungen und der Zweige hinter den T-Punkten anzugleichen. Die verfügbaren Knoten im Netz befinden sich nur an den Pads, daher ist es nicht möglich, separate xSignals für die Stammleitung sowie vom Verzweigungspunkt bis zum Ende jedes Zweigs zu definieren. Die Verzweigungspunkte werden durch die roten Punkte im folgenden Bild angezeigt.
Eine Möglichkeit, dieses Problem zu lösen, besteht darin, dem Netz eine Komponente mit einem einzelnen Pin hinzuzufügen. Erstellen Sie eine Komponente mit einem einzelnen Pad in der Größe der im Design verwendeten Vias. Wenn das Pad der Verzweigungspunkt-Komponente einlagig ist, kann es auch in Kombination mit einem Blind- oder Buried-Via verwendet werden, indem es auf der Start- oder Endlage des Vias platziert wird. Dadurch erhalten Sie vollständige Flexibilität bei der Erstellung des Routings. Wenn Sie die Verzweigungspunkt-Komponente nur auf der Leiterplatte einbinden möchten, setzen Sie die Type der Verzweigungspunkt-Komponente auf Mechanical, um sie aus der BOM auszuschließen und Synchronisationsprobleme mit dem Schaltplan zu vermeiden. Wenn Sie planen, die Verzweigungspunkt-Komponente auch im Schaltplan einzubinden, kann die Type der Komponente auf Standard (no BOM) gesetzt werden.
Symmetrisches T-Routing kann angeglichene Längen zwischen Zwischen-Verzweigungspunkten erfordern.
Da der Verzweigungspunkt ein Knoten im Netz ist, können Sie nun bei Bedarf xSignals nur für die Stammleitung, für jeden Hauptzweig und für jeden Nebenzweig definieren. Diese können dann verwendet werden, um Designregeln für Längenanpassung gezielt anzuwenden, sodass der Designer vollständige Kontrolle darüber hat, wie fein die Längenanpassung durchgeführt werden soll.
Verwalten von xSignals
Im Modus des PCB-Panels xSignals ändern sich dessen drei Hauptbereiche so, dass sie die xSignal-Hierarchie des aktuellen PCB-Designs widerspiegeln (von oben nach unten):
- xSignal Classes
- Einzelne xSignals innerhalb einer KlasseEinzelne xSignal Primitives, aus denen ein xSignal besteht (Pads, Leiterbahnen und Vias)
Bereich „xSignal Classes“
Der Bereich xSignal Classes listet alle definierten xSignal-Klassensammlungen oder alle verfügbaren Klassen (<All xSignals>) auf.
Wählen Sie eine Klasse aus, um ihre xSignals im mittleren Bereich (xSignals) anzuzeigen und sie im PCB-Designbereich darzustellen.
Um aus der vorhandenen xSignal-Sammlung eine neue xSignal-Klasse zu erstellen, klicken Sie mit der rechten Maustaste in den Bereich und wählen dann Add Class aus dem Kontextmenü, um den Dialog Edit xSignal Class dialog zu öffnen. Der Dialog listet die verfügbaren xSignals auf, die mithilfe der Verwaltungsschaltflächen als Mitglieder zur neuen Klasse hinzugefügt oder daraus entfernt werden können. Verwenden Sie das Feld Name, um einen geeigneten Namen für die neue xSignal-Klasse festzulegen.
Erstellen Sie eine xSignal-Klasse oder fügen Sie ihr Elemente hinzu, indem Sie xSignal-Mitglieder über den Dialog Edit xSignal Class hinzufügen/entfernen.
Das Kontextmenü per Rechtsklick im Panel-Bereich bietet außerdem die Möglichkeit, sie zu entfernen (Delete) oder ihre visuelle Darstellung im PCB-Designbereich zu ändern (zum Beispiel Change xSignal Color).
Bereich „xSignals“
Der mittlere Bereich des Panels zeigt xSignals aus den im darüberliegenden Bereich ausgewählten xSignal-Klassen an.
Standardmäßig werden zu jedem xSignal die folgenden Informationen aufgeführt:
-
– diese Funktion hat zwei Aufgaben:
- farbiger Hintergrund – die dem xSignal zugewiesene Farbe (die dünne Linie, die das xSignal im Designbereich darstellt). Klicken Sie mit der rechten Maustaste, um Change xSignal Color für alle aktuell ausgewählten xSignals auszuführen.
- Sichtbarkeits-Kontrollkästchen – verwenden Sie dieses, um das xSignal immer anzuzeigen, unabhängig davon, ob es aktuell ausgewählt ist oder nicht.
- Name – Name des xSignals.
- Node Count – die Gesamtzahl der Pads in diesem xSignal.
- Routed Length – die Summe der Längen der platzierten Leiterbahn- und Bogensegmente, die das Routing bilden, plus der vertikalen Distanz, die durch Vias zurückgelegt wird (siehe Hinweis unten). Der Rechner für die geroutete Länge versucht nicht, überlappende Leiterbahnsegmente oder Routing-Schleifen innerhalb von Pads aufzulösen.
- Signal Length – genaue Berechnung der gesamten Knoten-zu-Knoten-Distanz. Für Signal-Längenberechnungen gelten die folgenden Hinweise:
- Überlappungen und Schleifen innerhalb von Pads werden aufgelöst.
- Routing-Pfade, die mit anderen Objekten als Leiterbahnen und Bögen erstellt wurden (z. B. eine Region oder eine Füllung), werden verarbeitet.
- Vertikale Distanzen durch Vias werden berücksichtigt (siehe Hinweis unten).
- Beinhaltet die Total Pin/Package Length für dieses xSignal.
- Beinhaltet die Un-Routed (Manhattan) Length für dieses xSignal.
-
Die Nichteinhaltung anwendbarer Designregeln für Länge/angepasste Länge wird dadurch gekennzeichnet, dass die Signallänge auf farbigem Hintergrund angezeigt wird: zu kurze Signallängen in Gelb, zu lange Signallängen in Rot.
Siehe
Length Tuning, um mehr darüber zu erfahren, wie die Designregeln für Länge und angepasste Länge angewendet werden.
- Total Pin/Package Length – die Summe aller Werte für die Pin Package Length in allen Pads dieses xSignals. Dieser Wert ist als Eigenschaft des PCB-Pads definiert und kann auch im Schaltplan-Pin angegeben werden.
- Unrouted (Manhattan) Length – die vertikale plus horizontale Distanz (X+Y) aller ungerouteten Abschnitte.
- Margin – die Differenz zwischen der tatsächlichen Signallänge und der durch anwendbare Designregeln für Länge/angepasste Länge definierten Ziel-Signallänge.
Klicken Sie mit der rechten Maustaste in den Bereich und verwenden Sie dann das Untermenü Columns, um die folgende Spalte hinzuzufügen:
- Delay – die Zeit, die ein Signal benötigt, um sich entlang dieser Route auszubreiten.
Verwenden Sie das Untermenü Columns, um Spalten ein- oder auszublenden.
Vertical distance through a via – die vertikale Distanz, die ein Signal durch ein Via zurücklegt, ist die Summe aller Lagenstärken (Kupfer und Dielektrikum) zwischen den Kupferlagen der Start- und Stopplage, plus der halben Stärke der Startlage und der halben Stärke der Stopplage. Die Lagenstärken werden im
Layer Stack definiert.
Bereich „xSignal Primitives“
Der dritte Bereich des PCBPanels, xSignal Primitives, listet alle Bestandteile (Primitives) des aktuell ausgewählten xSignals auf.
Aktivieren Sie das Kontrollkästchen Show nodes only des Bereichs, um die Auflistung der Primitives auf Pads zu beschränken, die die Start-/Endpunkt-Knoten des xSignals sind. In diesem Modus wird das ausgewählte xSignal im PCB-Designbereich als Knoten-Pads dargestellt, die durch eine dünne Linie verbunden sind (anstelle von Leiterbahnen), welche den xSignal-Pfad repräsentiert.
Der untere Bereich xSignal Primitives listet alle Elemente des ausgewählten xSignals auf, wie Pads, Vias und Leiterbahnen, sowie deren entsprechende Verzögerung.
Anzeigen von xSignals im Designbereich
xSignals werden im Designbereich als dünne Linie dargestellt. Die Linie zeigt den Pfad an, dem das xSignal folgt. Die Gesamtlänge der Linie ist der X-/Y-Anteil an der Signallänge dieses xSignals. Der Z- oder vertikale Anteil an der gesamten Signallänge wurde oben beschrieben.
Im folgenden Bild werden die xSignals eines differentiellen Paars gezeigt. Das xSignal des nicht ausgewählten Mitglieds des Paars bleibt sichtbar, weil das Kontrollkästchen für dieses xSignal im Panel aktiviert ist.
xSignals werden im Designbereich durch eine dünne Linie dargestellt. Beide xSignals dieses differentiellen Paars bleiben sichtbar, obwohl im Panel nur eines ausgewählt ist, weil das Sichtbarkeits-Kontrollkästchen aktiviert ist.
Löschen eines xSignals
Wählen Sie das xSignal im Panel aus und klicken Sie dann unterhalb der xSignal-Liste auf die Schaltfläche Delete. Alternativ klicken Sie mit der rechten Maustaste und wählen Delete aus dem Kontextmenü oder drücken Delete auf der Tastatur.
xSignal-Abfrage-Schlüsselwörter
Der PCB-Editor enthält eine leistungsfähige und ausgefeilte filtering engine. Diese Engine wird verwendet, um Objekte zu identifizieren, wenn im Designbereich nach Objekten gesucht wird, Regeln während interaktiver und automatischer Designaufgaben angewendet werden und die Regeltreue geprüft wird. Der Designer teilt der Filter-Engine mit, für welche Objekte er sich interessiert, indem er eine Abfrage mit von der Filter-Engine erkannten Abfrage-Schlüsselwörtern schreibt.
Die folgenden Abfrage-Schlüsselwörter vom Typ xSignal wurden zur Verwendung in Designregeln und Designbereichsfiltern hinzugefügt:
Schlüsselwörter vom Typ Mitgliedschaftsprüfung
- InxSignal - Befindet sich das Objekt im angegebenen xSignal, z. B.
InxSignal('DRAM_A0_PP1')
- InxSignalClass - Befindet sich das Objekt in der angegebenen xSignal-Klasse, z. B.
InxSignalClass('PCIE')
- IsxSignal - Ist das Objekt ein xSignal mit dem angegebenen Namen, z. B.
IsxSignal('DRAM_A0_PP1')
Schlüsselwörter vom Typ Attributprüfung
- InAnyxSignal - Befindet sich das Objekt in irgendeinem xSignal, z. B.
InAnyxSignal
Unterstützung von xSignals in Designregeln
Designregeln sind die Methode, mit der Sie Ihre Anforderungen in einen Satz von Anweisungen übersetzen, den der PCB-Editor verstehen und befolgen kann. Regeln können während der Platzierung von Objekten geprüft werden, was als Online-DRC bezeichnet wird, oder als Nachbearbeitung, was als Batch-DRC bezeichnet wird. xSignals können verwendet werden, um die Objekte zu definieren, auf die eine Designregel angewendet werden muss.
► Erfahren Sie mehr über Design Rules
► Erfahren Sie mehr über Length Tuning
Regel für angepasste Länge
Die Matched Length design rule wird verwendet, um sicherzustellen, dass die Länge der angegebenen Netze innerhalb des festgelegten Bereichs liegt. Diese Regel ist bei einem High-Speed-Design unverzichtbar, bei dem es nicht nur darauf ankommt, wie lange die Signale bis zum Eintreffen benötigen (was durch ihre Gesamtlänge bestimmt wird), sondern auch darauf, dass die angegebenen Signale gleichzeitig ankommen. Abhängig von den Signalumschaltgeschwindigkeiten, der Funktion des Signals und den im Board verwendeten Materialien kann die zulässige Differenz bis zu 500 mil oder nur 1 mil betragen.
Das folgende Bild zeigt ein Beispiel für eine konfigurierte Matched Length design rule, die auf die xSignals in der xSignal-Klasse PCIE abzielt und eine Längendifferenz innerhalb jedes differentiellen Paars in dieser xSignals-Klasse prüft. Jedes Paar in der Klasse muss geroutete Längen aufweisen, die zu einer Delay Tolerance von nicht mehr als 2ps Verzögerung zwischen den beiden Netzen in diesem Paar führen.
Beachten Sie, dass Sie bei den Constraints der Matched Length design rule auswählen müssen, ob die Länge aller Zielnetze abgeglichen werden soll (Group Matched Lengths) oder ob die beiden Netze innerhalb jedes differentiellen Paars in den Zielnetzen abgeglichen werden sollen.
Das folgende Bild zeigt die im Panel ausgewählte PCIE_TX-xSignal-Klasse sowie die im Designbereich ausgewählten xSignals.
Neben der PCIE-Klasse sind auch Klassen für die TX- und RX-Paare definiert. Beachten Sie, dass eines der TX-xSignals die anwendbare Matched-Length-Regel nicht erfüllt. ##
Wenn Sie xSignals mit einzelnen Netzen und differentiellen Paaren längenabgleichen möchten, erstellen Sie die folgenden Regeln:
- Eine Matched-Length-Regel, die die Anforderungen für den Längenabgleich between nets and differential pairs in xSignals definiert. Um die Regel so zu konfigurieren, dass die Länge eines Netzes/Paares mit der Länge eines anderen Netzes/Paares verglichen wird, aktivieren Sie die Option Group Matched Lengths .
- Eine zweite Matched-Length-Regel mit höherer Priorität, die die Anforderungen für den Längenabgleich within-pair definiert. Um die Regel so zu konfigurieren, dass ein Mitglied eines Paares mit dem anderen Mitglied des Paares verglichen wird, aktivieren Sie die Option Within Differential Pair Length .
Ein guter Ansatz zum Längenabgleich solcher xSignals ist:
- Routen Sie die Netze und differentiellen Paare des xSignals.
- Führen Sie den Längenabgleich der einzelnen Netze mit dem Befehl Interactive Length Tuning durch.
- Führen Sie den Längenabgleich between der Paare mit dem Befehl Interactive Differential Pair Length Tuning durch. Beim Längenabgleich wird die längste Signallänge im längsten Paar als Target Length verwendet, und das längste Netz im Paar wird auf diese Länge abgestimmt.
- Führen Sie den Längenabgleich des kürzeren Netzes within jedes Paares gegenüber dem anderen Netz im Paar mit dem Befehl Interactive Length Tuning durch.
- Nun können Sie das Panel PCB Rules and Violations verwenden, um die Matched Net Length-Regel(n) within-pair zu prüfen. Wählen Sie dazu Matched Net Lengths im Abschnitt Rule Classes des Panels aus, klicken Sie dann mit der rechten Maustaste auf die gewünschte Regel Matched Length und wählen Sie im Kontextmenü den Befehl Run DRC Rule <RuleName> aus. Passen Sie bei Bedarf die Tuning-Akkordeons für einzelne Netze an.
- Verwenden Sie dann das Panel PCB Rules and Violations , um die Matched Net Length-Regel(n) between-pair nach dem eben beschriebenen Verfahren zu prüfen. Passen Sie bei Bedarf die Tuning-Akkordeons für differentielle Paare an.
Length Rule
Die Length design rule wird verwendet, um sicherzustellen, dass die gesamte geroutete Länge innerhalb des angegebenen Bereichs liegt. Diese Regel wird typischerweise verwendet, um sicherzustellen, dass die Zielnetze nicht länger als die angegebene Länge sind, beispielsweise damit die Timing-Anforderungen der Schaltung erfüllt werden. Die Length-Regel berücksichtigt die oben aufgeführten xSignal-Typ-Abfragen.
Return Path Rule
Die Return Path design rule prüft, ob auf der vorgesehenen Referenzlage oberhalb oder unterhalb der von der Regel erfassten Signale ein durchgehender Signalrückstrompfad vorhanden ist. Der Rückstrompfad kann durch Fills, Regionen und Polygon Pours auf einer Signallage erzeugt werden, oder es kann sich um eine Plane-Lage handeln.
Die Return-Path-Lagen sind die Referenzlagen, die im ausgewählten Impedance Profile definiert sind. Fügen Sie eine neue Return Path design rule in der Regelkategorie High Speed hinzu.
Das folgende Bild zeigt eine Verletzung der Return-Path-Regel, bei der das xSignal-Rückstrompfad-Polygon ein Loch für die Durchführung eines Vias aufweist.
Verwenden des Panels PCB Rules and Violations zum Auffinden einer Verletzung der Return-Path-Regel. ##
Genaue Längenberechnungen
Eine zentrale Anforderung bei der Definition von High-Speed-Designregeln ist eine genaue Berechnung der Leitungslängen. Der traditionelle Ansatz zur Berechnung der Signallänge besteht darin, die Mittellinienlänge aller in einer Route verwendeten Segmente sowie den vertikalen Abstand aufgrund der Höhe der Vias zu addieren, der ursprünglich durch die Board-Dicke bestimmt wurde.
Dieser Ansatz ist für ein High-Speed-Design aus mehreren Gründen nicht ausreichend, darunter:
- Gestapelte und überlappende Objekte – ein Algorithmus, der einfach die Mittellinienlänge aller Objekte in einem Netz addiert, berücksichtigt keine gestapelten oder überlappenden Objekte.
- Abweichender Routenverlauf innerhalb eines Objekts – häufig gibt es Routing-Objekte vollständig innerhalb eines Pads oder Vias, die die Länge fälschlicherweise erhöhen können, wie im ersten Bild unten gezeigt. Das zweite Bild zeigt die korrekte Methode zur Längenberechnung, wenn ein Fill-Objekt Teil des Routings ist.
- Via-Länge – Blind- und Buried-Vias durchlaufen nicht alle Lagen des Boards, daher ist die Board-Dicke zur Bestimmung der vertikalen Länge nicht genau genug. Es muss die tatsächliche Via-Höhe verwendet werden, wobei die Kupfer- und Isolationsdicken berücksichtigt werden müssen, die das Via durchläuft.
Der Längenrechner des PCB-Editors liefert die genauest mögliche Routenlänge.
Die Längenberechnung erfolgt präzise entlang der Mittellinie des kürzesten Pfads, wie in diesen beiden Bildern gezeigt.
Für Vias werden genaue Längen basierend auf den durchlaufenen Lagen und den Stackup-Abmessungen berechnet. Bild aus dem Panel PCB im Nets-Modus.
Pin Package Delay
In jedem High-Speed-Design über 500 MHz verursacht das Verbindungsmedium bzw. der Bonddraht zum Die eine Verzögerung des Signals. Diese geräteinterne Verzögerung wird als Pin-Package-Delay bezeichnet. Selbst wenn zwei Bauteile aus Sicht von Design und PCB vollständig pinkompatibel sind, unterscheiden sich die Package-Laufzeiten zwischen verschiedenen Bauteilen und müssen daher berücksichtigt werden. Informationen zur Laufzeit finden sich im IBIS-6-Dokument des Bauteils. Die Informationen zu den Package Pins sollten während der I/O-Planungsphase oder nach der Synthese bei einem FPGA berücksichtigt werden. Alle Bauteilhersteller sollten die Package-Verzögerungen bereitstellen können; diese werden entweder als Verzögerung in Pikosekunden oder als Länge angegeben.
Die Verzögerung kann in Ihr Design entweder als Pin Package Length oder als Propagation Delay aufgenommen werden, wobei die entsprechenden Felder für den Pin im Schaltplaneditor oder für das Pad/Via im PCB-Editor verwendet werden. Die eingegebenen Werte werden wie folgt verarbeitet:
Pin Package Length - alle Pin-Package-Längen innerhalb jedes Netzes werden im PCB-Editor addiert, um die Total Pin/Package Length zu ergeben, die in die gesamte Signal Length für dieses Netz einfließt. Weitere Informationen zur Signal Length finden Sie im Modus Nets des Panels PCB; learn more about the Signal Length.
Propagation Delay - alle benutzerdefinierten Verzögerungswerte, die für Pins/Pads und Vias in jedem Netz definiert sind, werden im PCB-Editor zur Routing-Verzögerung dieses Netzes addiert. Die Routing-Verzögerung wird automatisch durch den im Layer Stack Manager integrierten Simbeor®-Feldlöser berechnet. Pad- und Via-Verzögerungen werden nicht automatisch berechnet, können jedoch vom Benutzer definiert werden.
- Length- und Matched-Length-Designregeln können auf Basis von Length oder Delay konfiguriert werden.
- Signal Length, Total Pin/Package Length und Delay können in verschiedenen Modi des Panels PCB angezeigt werden, darunter im Nets mode, im Differential Pairs Editor mode und im xSignals mode. Klicken Sie im Panel PCB mit der rechten Maustaste auf eine Spaltenüberschrift, um Spalten zu aktivieren/deaktivieren.
- Der Simbeor SFS (quasi-statischer Feldlöser) von Simberian® wird verwendet, um die Routing-Verzögerung auf Grundlage der im Layer Stack Manager definierten physikalischen Eigenschaften zu berechnen.
- Die benutzerdefinierte Pin Package Length und die Werte für Propagation Delay sind voneinander unabhängig; sie werden wie eben beschrieben zu den Werten für Signal Length und Delay addiert. Da sie nicht miteinander interagieren, können bei Bedarf beide Werte angegeben werden.
Einbeziehen der Verzögerung in den Schaltplan
Pin-Package-Längen können als Attribut des Bauteil-Pins im Schaltplan im Panel Properties im Modus Pin definiert werden. Die Software verwendet standardmäßig die Einheiten des zugrunde liegenden Dokuments; geben Sie die Einheiten bei Bedarf zusammen mit dem Wert ein.
Geben Sie die Pin-Package-Länge mit den erforderlichen Einheiten ein.
- Die Eigenschaften von Bauteil-Pins können auch im Bibliothekseditor oder auf dem Schaltplanblatt auf der Registerkarte Pins des Panels Properties im Modus Component bearbeitet werden. Klicken Sie auf
in dieser Registerkarte des Panels, um den Component Pin Editor zu öffnen, in dem alle Eigenschaften aller Pins in diesem Bauteil bearbeitet werden können. Werte können direkt im Raster bearbeitet werden (eine Zelle auswählen und einen neuen Wert eingeben), und mit den Cursortasten kann zu benachbarten Zellen gewechselt werden. Standardeinheiten werden automatisch hinzugefügt, wenn sie nicht eingegeben werden.
- Alternativ können Sie das SCH List panel verwenden, um mehrere Pin/Pkg Lengths oder Propagation Delay-Werte aus einem Datenblatt in eine Gruppe ausgewählter Komponenten-Pins im Schaltplanbibliotheks-Editor zu kopieren/einzufügen (show image
![]()
). Sie können Inhalte der Zwischenablage nicht nur direkt in ausgewählte Zellen einfügen, sondern auch im Panel mit der rechten Maustaste klicken, um auf den Dialog Smart Grid Paste dialog zuzugreifen, der Ihnen mehr Kontrolle beim Einfügen zusätzlicher Daten in die Pins bietet.
Definieren der Verzögerung im PCB-Editor
Die Werte für Pin Package Length und Propagation Delay werden in das PCB-Layout übertragen, wie im Modus Pad des Panels Properties zu sehen ist.
Die Werte für Pin Package Length und Propagation Delay werden vom Schaltplan auf das PCB übertragen oder können auch direkt im PCB definiert werden.
Untersuchen von Pin/Package Length und Propagation Delay im PCB-Panel
Die Pin/Pkg Length wird automatisch in die Berechnungen von Signal Length einbezogen, die in verschiedenen Modi des Panels PCB angezeigt werden. Stellen Sie das Panel auf den Modus Nets, um den Wert der Pin/Pkg Length für die Pins im ausgewählten Netz zu prüfen (oder zu bearbeiten). Beachten Sie, dass die Spalte Routed Length die Länge des Routings widerspiegelt und die Spalte Signal Length die Länge des Routings plus aller Pin/Pkg Lengths in diesem Netz.
Die Pin/Pkg Length und ihre Auswirkung auf die Signal Length werden im Modus Nets des Panels PCB angezeigt.
Im folgenden Bild zeigt die Spalte für die Propagation Delay, dass es zwei Paare von xSignals gibt, die gegen eine Matched Length-Designregel verstoßen. Da die Hervorhebung in der Delay-Spalte erfolgt, zeigt dies an, dass die Regel so konfiguriert ist, dass Delay Units statt Length Units verwendet werden.
Die Delay-Spalte zeigt, dass es zwei Paare von xSignals gibt, die gegen eine Matched Length-Designregel verstoßen.
Signal Length, Total Pin/Package Length und Delay können in verschiedenen Modi des Panels PCB angezeigt werden, einschließlich des Nets mode, des Differential Pairs Editor mode und des xSignals mode. Klicken Sie mit der rechten Maustaste auf eine Spaltenüberschrift im Panel PCB, um Spalten zu aktivieren/deaktivieren.
Wie die Länge in xSignals einbezogen wird
Die Pin/Pkg Length wird automatisch in die gesamte xSignal-Länge einbezogen, wenn:
- Dieses Signal Teil einer xSignal-Definition ist
- Dieses Pad nicht in einem Fly-by-Routing-Muster verbunden ist (es ist nur eine Leiterbahn mit diesem Pad verbunden)
Pads, die in einem Fly-by-Routing-Muster verbunden sind (mit einem Ein- und einem Ausgangspunkt), werden von der Längenberechnung ausgeschlossen.
Netzbezogene Terminologie
Im PCB-Editor wird die folgende Terminologie verwendet:
- Net – eine Sammlung von Komponenten-Pins (Knoten), die miteinander verbunden sind. Die Anordnung, wie diese Knoten miteinander verbunden sind, wird als Topologie bezeichnet; die Standardtopologie ist shortest.
- From-To – konzeptionell verläuft ein From-To zwischen zwei Knoten in einem Netz. Die From-Tos können erstellt werden, um der Topologie bzw. Anordnung der Knoten in diesem Netz zu folgen. Beispielsweise könnte die Netz-Topologie von R1-1 über U1-5 und U3-2 nach R5-2 verlaufen. Dieses Netz könnte drei From-Tos haben: R1-1 zu U1-5; U1-5 zu U3-2; und U3-2 zu R5-2. Wenn die Topologie geändert wird, ändern sich auch die möglichen From-Tos. From-Tos werden im Modus From-To des Panels PCB erstellt, entweder durch Klicken auf die Schaltfläche Generate, um sie basierend auf einer Topologie zu erzeugen, oder indem zwei Pads in einem Netz ausgewählt und dann auf die Schaltfläche Add From To geklickt wird.
- xSignal – eine benutzerdefinierte Menge von Knoten, typischerweise eine Teilmenge eines Netzes (von diesem Knoten zu jenem Knoten) oder eine Kombination aus zwei Netzen, die eine Serienkomponente enthalten, z. B. einen Abschlusswiderstand.
AI-localized