Unterstützung von Designregeln für xSignals

Mit Designregeln übersetzen Sie Ihre Anforderungen in Anweisungen, die der PCB-Editor verstehen und befolgen kann. Regeln können während der Objektplatzierung geprüft werden, was als Online-DRC bezeichnet wird, oder nachträglich im Rahmen einer Batch-DRC. Mit xSignals lassen sich die Objekte definieren, auf die eine Designregel angewendet werden muss.

► Erfahren Sie mehr über Designregeln

► Erfahren Sie mehr über Längenabgleich

Regel für den Längenabgleich

Die Designregel Matched Lengths stellt sicher, dass die Längen der angegebenen Netze innerhalb des vorgegebenen Bereichs liegen. Diese Regel ist bei Highspeed-Designs unverzichtbar: Hier kommt es nicht nur darauf an, wie lange die Signale bis zu ihrer Ankunft benötigen (was durch ihre Gesamtlänge bestimmt wird), sondern auch darauf, dass die angegebenen Signale gleichzeitig eintreffen. Je nach Schaltgeschwindigkeit und Funktion der Signale sowie den verwendeten Leiterplattenmaterialien kann die zulässige Differenz bis zu 500 mil oder auch nur 1 mil betragen.

Die folgende Abbildung zeigt ein Beispiel für die Designregel Matched Lengths, die auf die xSignals in der xSignal-Klasse PCIE angewendet wird und die Längendifferenz innerhalb jedes Differenzialpaars dieser xSignal-Klasse prüft. Die gerouteten Längen jedes Paars in der Klasse müssen so abgestimmt sein, dass sich zwischen den beiden Netzen des Paars eine Delay Tolerance von höchstens 2ps Verzögerung ergibt.

Beachten Sie, dass Sie in den Vorgaben der Designregel Matched Lengths auswählen müssen, ob die Längen aller betroffenen Netze abgeglichen werden sollen (Group Matched Lengths) oder die Längen der beiden Netze innerhalb jedes Differenzialpaars der betroffenen Netze.

Die folgende Abbildung zeigt die im Panel ausgewählte xSignal-Klasse PCIE_TX und die zugehörigen, im Designbereich ausgewählten xSignals.

Neben der Klasse PCIE sind auch Klassen für die TX- und RX-Paare definiert. Beachten Sie, dass eines der TX-xSignals gegen die geltende Regel für den Längenabgleich verstößt. ##

Wenn Sie einen Längenabgleich für xSignals mit Einzelnetzen und Differenzialpaaren planen, erstellen Sie die folgenden Regeln:

• Eine Regel für den Längenabgleich, die die Anforderungen an den Längenabgleich between nets and differential pairs in xSignals definiert. Um die Regel so zu konfigurieren, dass die Länge eines Netzes/Paars mit der Länge eines anderen Netzes/Paars verglichen wird, aktivieren Sie die Option Group Matched Lengths.

• Eine zweite Regel für den Längenabgleich mit höherer Priorität, die die Anforderungen an den within-pair Längenabgleich definiert. Um die Regel so zu konfigurieren, dass die Länge eines Paarmitglieds mit der des anderen Paarmitglieds verglichen wird, aktivieren Sie die Option Within Differential Pair Length.

Für den Längenabgleich solcher xSignals empfiehlt sich folgende Vorgehensweise:

1. Routen Sie die Netze und Differenzialpaare des xSignals.

2. Gleichen Sie die Längen der Einzelnetze mit dem Befehl Interactive Length Tuning ab.

3. Gleichen Sie die Längen between der Paare mit dem Befehl Interactive Differential Pair Length Tuning ab. Beim Längenabgleich wird die längste Signallänge im längsten Paar als Ziellänge verwendet und das längste Netz im jeweiligen Paar auf diese Länge abgestimmt.

4. Gleichen Sie die Länge des kürzeren Netzes within jedes Paars mit dem Befehl Interactive Length Tuning an die Länge des anderen Netzes im Paar an.

5. Nun können Sie im Panel PCB Rules and Violations die within-pair Matched-Net-Length-Regel(n) prüfen. Wählen Sie dazu Matched Net Lengths im Abschnitt Rule Classes des Panels aus, klicken Sie anschließend mit der rechten Maustaste auf die gewünschte Matched Lengths Regel und wählen Sie im Kontextmenü den Befehl Run DRC Rule <RuleName> aus. Passen Sie bei Bedarf die Mäander für den Längenabgleich der Einzelnetze an.

6. Prüfen Sie anschließend im Panel PCB Rules and Violations die between-pair Matched-Net-Length-Regel(n) mit der soeben beschriebenen Vorgehensweise. Passen Sie bei Bedarf die Mäander für den Längenabgleich der Differenzialpaare an.

Längenregel

Die Designregel Length stellt sicher, dass die gesamte geroutete Länge innerhalb des vorgegebenen Bereichs liegt. Diese Regel wird in der Regel verwendet, um sicherzustellen, dass die betroffenen Netze eine bestimmte Länge nicht überschreiten, beispielsweise um die Timing-Anforderungen der Schaltung zu erfüllen. Die Längenregel berücksichtigt die oben aufgeführten Abfragen vom Typ xSignal.

Rückpfadregel

Die Designregel Return Path prüft, ob auf der festgelegten Referenzlage oberhalb oder unterhalb der von der Regel erfassten Signale ein durchgängiger Signalrückpfad vorhanden ist. Der Rückpfad kann aus Füllflächen, Regionen und Polygonflächen auf einer Signallage bestehen oder durch eine interne Versorgungslage gebildet werden.

Die Rückpfadlagen sind die im ausgewählten Impedanzprofil definierten Referenzlagen. Fügen Sie eine neue Designregel Return Path in der Regelkategorie High Speed hinzu.

Die folgende Abbildung zeigt eine Verletzung der Rückpfadregel: Das Rückpfadpolygon des xSignals weist eine Aussparung für die Durchführung eines Vias auf.

Lokalisieren einer Verletzung der Rückpfadregel mithilfe des Panels „PCB Rules and Violations“. ##

Präzise Längenberechnungen

Eine wesentliche Voraussetzung für die Definition von Highspeed-Designregeln ist die präzise Berechnung der Leiterbahnlängen. Beim herkömmlichen Verfahren zur Berechnung der Signallänge werden die Mittellinienlängen aller Segmente einer Leiterbahn sowie die vertikalen Strecken der Vias addiert. Die Via-Höhe wurde dabei ursprünglich anhand der Leiterplattendicke bestimmt.

Für Highspeed-Designs ist dieser Ansatz aus mehreren Gründen unzureichend, darunter:

• Übereinanderliegende und überlappende Objekte – ein Algorithmus, der lediglich die Mittellinienlängen aller Objekte eines Netzes addiert, berücksichtigt keine übereinanderliegenden oder überlappenden Objekte.
• Umwege des Leiterbahnverlaufs innerhalb eines Objekts – häufig liegen Routing-Objekte vollständig innerhalb eines Pads oder Vias und können die berechnete Länge fälschlicherweise erhöhen, wie in der ersten Abbildung unten gezeigt. Die zweite Abbildung zeigt die korrekte Längenberechnung, wenn ein Füllflächenobjekt Teil der Leiterbahnführung ist.
• Via-Länge – Blind- und Buried-Vias durchqueren nicht alle Lagen der Leiterplatte. Daher ist die Leiterplattendicke zur Bestimmung der vertikalen Länge nicht genau genug. Stattdessen muss die tatsächliche Via-Höhe verwendet werden, unter Berücksichtigung der Dicken der durchquerten Kupfer- und Isolationsschichten.

Die Längenberechnung des PCB-Editors liefert die genauestmögliche Leiterbahnlänge.

Die Länge wird präzise entlang der Mittellinie des kürzesten Pfads berechnet, wie diese beiden Abbildungen zeigen.

Für Vias werden anhand der durchquerten Lagen und der Abmessungen des Lagenaufbaus präzise Längen berechnet. Abbildung aus dem Panel PCB im Modus „Nets“.