High-Speed-Regeltypen

Auf einen Blick

Dieser Artikel erläutert die Designregeln der Kategorie „High Speed“ für das PCB-Layout in Altium Designer. Wenn Sie besser verstehen möchten, welche High-Speed-Regeloptionen die Software bietet und wie diese organisiert sind, finden Sie hier eine hilfreiche Orientierung, um sich sicherer in der Designumgebung zurechtzufinden. Lesen Sie weiter, um sich schnell einen Überblick über die High-Speed-Regeln zu verschaffen und Ihren PCB-Layout-Workflow zu verbessern.

- Eine übersichtliche Zusammenfassung der in Altium Designer verfügbaren High-Speed-Designregeltypen.
- Ein besseres Verständnis dafür, wie die Kategorie „High Speed“ innerhalb des Designregelsystems organisiert ist.
- Eine praktische Referenz, um diese Regeloptionen bei der Arbeit am PCB-Layout zu finden und zu verstehen.
Mit KI tiefer einsteigen:

Die Designregeln der Kategorie High Speed werden im Folgenden beschrieben.

Die Designregelkategorie High Speed.
Die Designregelkategorie High Speed.


Parallele Segmente

Standardregel: nicht erforderlich

Diese Regel legt fest, über welche Länge zwei Leiterbahnsegmente bei einem bestimmten Abstand parallel verlaufen dürfen.

  • Diese Regel enthält die Option Layer Checking als Randbedingung. Daher lässt sich kein lagenbasierter Geltungsbereich für die Regel definieren, beispielsweise um nur parallele Segmente OnTopLayer zu prüfen. Alle anderen Optionen zur Festlegung des Regelgeltungsbereichs werden unterstützt, etwa InNet oder InNetClass.
  • Geroutete Netze von Differenzpaaren sind von der Prüfung durch diese Regel ausgeschlossen.
Randbedingungen

Standardrandbedingungen für die Regel „Parallele Segmente“
Standardrandbedingungen für die Regel „Parallele Segmente“

  • Layer Checking – legt fest, wo sich die beiden zu prüfenden Leiterbahnsegmente befinden sollen:
    • Same Layer – die Leiterbahnsegmente der betreffenden Netze befinden sich beide auf derselben Lage.
    • Adjacent Layers – die Leiterbahnsegmente der betreffenden Netze befinden sich auf benachbarten Lagen.
  • For a parallel gap of – legt den Abstand zwischen zwei parallel verlaufenden Leiterbahnsegmenten fest, bis zu dem diese für die Prüfung berücksichtigt werden. Parallele Leiterbahnsegmente mit diesem oder einem geringeren Abstand werden geprüft.
  • The parallel limit is – legt die maximal zulässige parallele Länge zweier Leiterbahnsegmente unterschiedlicher Netze fest, wenn die Abstandsbedingung über die gesamte Länge erfüllt ist.
Regelanwendung

Online-DRC und Batch-DRC.

Hinweis

Diese Regel erkennt parallele Leiterbahnsegmente, deren Abstand innerhalb der Einstellung parallel gap liegt, und addiert anschließend alle Segmentlängen in diesen Netzen. Überschreitet die Summe dieser Segmentlängen den Wert parallel limit, wird eine DRC-Verletzung gemeldet. Ein einfaches Beispiel ist unten dargestellt.


Länge

Standardregel: nicht erforderlich

Diese Regel legt die minimale und maximale Länge eines Netzes fest.

Randbedingungen

Standardrandbedingungen für die Regel „Länge“
Standardrandbedingungen für die Regel „Länge“

  • Length Units – wählen Sie diese Option, um die Länge als Strecke zu definieren.
  • Delay Units – wählen Sie diese Option, um die Länge als Zeit zu definieren (die Zeit, die das Signal zum Durchlaufen dieser Leiterbahnlänge benötigt).
  • Minimum – der Wert für die minimal zulässige Länge des Netzes.
  • Maximum – der Wert für die maximal zulässige Länge des Netzes.
Regelanwendung

Interaktiver Längenabgleich, automatischer Längenabgleich, Online- und Batch-DRC. 

Hinweis

Die Interactive Length Tuning-Befehle im Menü Route bieten verschiedene Abgleichformen und ermöglichen es Ihnen, Mäander gezielt gemäß der geltenden Designregel „Länge“ sowie einer gegebenenfalls geltenden Designregel „Längenanpassung“ zu platzieren, um Netzlängen anzugleichen. Alternativ können Sie eine Gruppe von Netzen auswählen und die Längen aller ausgewählten Netze mit dem Befehl Route » Automatic Length Tuning automatisch abgleichen. Weitere Informationen zu den Befehlen für den interaktiven und automatischen Längenabgleich finden Sie auf der Seite Längenabgleich.


Längenanpassung

Standardregel: nicht erforderlich

Diese Regel legt die zulässige Differenz zwischen Netzlängen fest. Sie ist bei High-Speed-Designs unerlässlich: Hier geht es nicht nur darum, wie lange die Signale bis zu ihrem Ziel benötigen (was durch ihre Gesamtlänge bestimmt wird), sondern auch darum, dass die angegebenen Signale gleichzeitig eintreffen. Abhängig von den Schaltgeschwindigkeiten der Signale, ihrer Funktion und den in der Leiterplatte verwendeten Materialien kann die zulässige Differenz bis zu 500 mil oder auch nur 1 mil betragen.

Die Gruppe der betreffenden Netze wird durch den Geltungsbereich der Regel (definiert durch ihre vollständige Abfrage) festgelegt. Die Referenzlänge (das längste Netz der Gruppe) wird dabei durch den Regelgeltungsbereich in Kombination mit den Einstellungen für Constraints bestimmt. Andere betroffene Netze erfüllen die Regel, wenn ihre aktuelle Länge wie folgt ist:

(LongestLength - tolerance) ≤ CurrentLength ≤ LongestLength

Randbedingungen

Standardrandbedingungen für die Regel „Längenanpassung“.
Standardrandbedingungen für die Regel „Längenanpassung“.

  • Length Units – wählen Sie diese Option, um die Länge als Strecke zu definieren.

  • Delay Units – wählen Sie diese Option, um die Länge als Zeit zu definieren (die Zeit, die das Signal zum Durchlaufen dieser Leiterbahnlänge benötigt).

  • Tolerance – legt eine Längentoleranz für den Vergleich jedes Netzes mit dem längsten Netz der Gruppe fest. Jedes Netz, dessen Länge nicht innerhalb der angegebenen Toleranz liegt, gilt als zu kurz und wird durch zusätzliche Leiterbahn verlängert, wenn der Befehl Equalize Net Lengths ausgeführt wird.

  • Source Target – diese Dropdown-Liste ist nur verfügbar, wenn eine xSignal-Klasse (oder alle xSignals des Designs) als Regelgeltungsbereich verwendet wird. Wählen Sie ein xSignal aus der Dropdown-Liste aus, um dessen Länge als Zielwert für andere xSignals im Geltungsbereich der Regel zu verwenden. Wenn ein xSignal als Referenz ausgewählt ist, erfüllen andere betroffene xSignals die Regel, wenn ihre aktuelle Länge wie folgt ist:

    (TargetLength - tolerance) ≤ CurrentLength ≤ (TargetLength + tolerance)

  • Group Matched Lengths – wählen Sie diese Option, um die Längen aller Netze im Geltungsbereich der Regel miteinander zu vergleichen.

  • Within Differential Pair Length – wählen Sie diese Option, um die Längen der Netze innerhalb jedes Differenzpaars im Geltungsbereich der Regel miteinander zu vergleichen. Weitere Informationen finden Sie im Abschnitt Hinweise.

    • Dynamic Phase Matching – aktivieren Sie diese Option, um Randbedingungen für den dynamischen Phasenabgleich (den Phasenabgleich über die gesamte Länge des Paars) festzulegen.

      Diese Funktion ist verfügbar, wenn die Option PCB.Rules.DiffpairPhaseMatching im Dialogfeld „Erweiterte Einstellungen“ aktiviert ist.

      • Dynamic Phase Tolerance (wenn die Option Length Units ausgewählt ist) / Dynamic Phase Delay Tolerance (wenn die Option Delay Units ausgewählt ist) – die zulässige Phasenabweichung zwischen den Leiterbahnen eines Paars, bei deren Überschreitung eine Kompensation erforderlich ist.

      • Matching Distance – die Strecke nach Überschreiten der Toleranz, innerhalb derer die Kompensation erfolgen muss.

Regelanwendung

Interaktiver Längenabgleich, automatischer Längenabgleich, Online- und Batch-DRC.

Hinweise
  • Die Interactive Length Tuning-Befehle im Menü Route bieten verschiedene Abgleichformen und ermöglichen es Ihnen, Mäander gezielt gemäß der geltenden Designregel „Längenanpassung“ sowie einer gegebenenfalls geltenden Designregel „Länge“ zu platzieren, um Netzlängen anzugleichen. Alternativ können Sie eine Gruppe von Netzen auswählen und die Längen aller ausgewählten Netze mit dem Befehl Route » Automatic Length Tuning automatisch abgleichen. Weitere Informationen zu den Befehlen für den interaktiven und automatischen Längenabgleich finden Sie auf der Seite Längenabgleich.

  • Beim Festlegen des Geltungsbereichs einer Regel zur Netzlängenanpassung für den interaktiven Abgleich:

    • For individual nets – definieren Sie eine Klasse mit den Netzen, die Sie abgleichen möchten (Netz-, Differenzpaar- oder xSignal-Klasse), und legen Sie den Geltungsbereich der Regel auf diese Klasse fest. Das Werkzeug für den Längenabgleich ermittelt dann das längste Netz dieser Zielnetzgruppe und gibt Ihnen folgenden gültigen Bereich für die Zielnetze vor: (LongestLength - tolerance) ≤ CurrentLength ≤ LongestLength.

    • For differential pair nets - wenn mehrere differenzielle Paare vorhanden sind und das Design einen Längenabgleich der Netze zwischen den Paaren erfordert, erstellen Sie zwei Regeln vom Typ „Matched Net Length“. Die erste Regel definiert die Anforderungen für den Längenabgleich zwischen den Paaren, wobei die Einschränkung auf Group Matched Lengths gesetzt ist. Die zweite Regel stellt sicher, dass die Netze innerhalb jedes differenziellen Paares innerhalb der Toleranz liegen; ihre Einschränkung wird auf Within Differential Pair Length gesetzt. Wenn diese Einschränkungsoption verwendet wird, erkennt die Software alle differenziellen Paare im Geltungsbereich der Regel und vergleicht anschließend die positiven und negativen Leitungen jedes Paares miteinander.

  • Wenn mehrere Regeln auf ein Objekt angewendet werden, wendet der PCB-Editor standardmäßig die Regel mit der höchsten Priorität an. Dies gilt nicht für Designregeln vom Typ „Matched Lengths“, bei denen mehrere Regeln berechtigterweise auf ein Objekt angewendet werden können. Beispielsweise ist es üblich, innerhalb eines 8-Bit-Busses einen engeren Längenabgleich festzulegen und gleichzeitig zu fordern, dass auch mehrere 8-Bit-Busse untereinander mit einer größeren Toleranz abgeglichen werden. In diesem Fall werden die Prioritäten dieser beiden Regeln ignoriert.

  • Erkannte Verstöße gegen die Vorgaben für den dynamischen Phasenabgleich werden auf den entsprechenden Leiterbahnen im Designbereich durch eine Schraffur markiert. Die Schraffur beginnt an der Stelle, an der die Phasenabweichung erkannt wurde, d. h. an der die definierte Toleranz überschritten wird ().


Stichleitungslänge bei Daisy-Chain-Topologie

Standardregel: nicht erforderlich

Diese Regel legt die maximal zulässige Stichleitungslänge für ein Netz mit Daisy-Chain-Topologie fest.

Einschränkungen

Standardeinschränkungen für die Regel „Daisy Chain Stub Length“
Standardeinschränkungen für die Regel „Daisy Chain Stub Length“

Maximum Stub Length - der Wert für die maximal zulässige Stichleitungslänge.

Regelanwendung

Online-DRC und Batch-DRC.


Vias unter SMD-Pads

Standardregel: nicht erforderlich

Diese Regel legt fest, ob Vias unter SMD-Pads platziert werden dürfen.

Einschränkungen

Standardeinschränkungen für die Regel „Vias Under SMD“
Standardeinschränkungen für die Regel „Vias Under SMD“

Allow Vias under SMD Pads - legt fest, ob Vias unter den Pads eines oberflächenmontierten Bauteils (SMD) platziert werden dürfen.

Regelanwendung

Online-DRC, Batch-DRC, interaktives Routing und Autorouting.

Hinweise
  • Diese Regel gilt nur für Pad-Objekte, die auf einer einzelnen Kupferlage definiert sind (nicht auf Multi-Layer).
  • Der Geltungsbereich der Regel (Where the Object Matches) definiert, welche which SMD pad objects von dieser Regelinstanz erfasst werden. Wenn ein Pad in den Geltungsbereich der Regel fällt (von der Regel erkannt wird), wird anschließend geprüft, ob es die durch diese Regel definierte Einstellung der Einschränkung Allow Vias under SMD Pads erfüllt.
  • Die Regel dient dazu, Vias unter SMD-Pads zuzulassen oder nicht zuzulassen. Wenn Vias zulässig sind, prüft die Regel does not, ob sich das Via nur teilweise unter dem SMD-Pad befindet, oder welche Eigenschaften dieses Via aufweist. 
  • Wenn sich mehrere Vias unter einem SMD-Pad befinden, unter dem sie nicht zulässig sind, wird nur das erste bei der Regelprüfung erkannte Via markiert. Sobald dieser Verstoß behoben ist, wird das nächste Via mit einem Verstoß markiert und so weiter.
  • Um Vias gezielt unter bestimmten SMD-Pads zuzulassen, verbieten Sie zunächst global Vias unter allen SMD-Pads und definieren Sie anschließend eine oder mehrere Regeln, die sie unter bestimmten Pads zulassen, wie in der folgenden Abbildung gezeigt. Erstellen Sie dazu:

    • Eine allgemeine Regel mit niedrigerer Priorität, die alle SMD-Pad-Objekte erfasst. Die Einschränkung Allow Vias under SMD Pads ist für diese Regel deaktiviert, sodass Vias unter keinem SMD-Pad zulässig sind. (Regel anzeigen)
    • Eine oder mehrere Regeln mit höherer Priorität legen dann gezielt fest, unter welchen SMD-Pads Vias zulässig sind. Dies wird durch Regelgeltungsbereiche erreicht, die SMD-Pads erfassen, beispielsweise mit HasFootprint, InComponentClass und InPadClass.

    Es wurden mehrere Regeln definiert, um Vias nur unter folgenden Pads zuzulassen: Pads einer Pad-Klasse, allen Pads einer Bauteilklasse und allen Pads eines bestimmten Footprints.
    Es wurden mehrere Regeln definiert, um Vias nur unter folgenden Pads zuzulassen: Pads einer Pad-Klasse, allen Pads einer Bauteilklasse und allen Pads eines bestimmten Footprints.

  • Die Regel „Allow Vias under SMD Pads“ kann nicht prüfen, ob ein bestimmtes Via unter einem SMD-Pad verwendet wird. Sie erkennt lediglich, ob ein Via unter dem angegebenen SMD-Pad zulässig ist oder nicht. Um zu prüfen, ob ein Via unter einem SMD-Pad bestimmte Eigenschaften aufweist, beispielsweise ein MicroVia ist oder eine bestimmte PadViaTemplate verwendet, nutzen Sie einen Satz netzinterner Abstandsregeln. Wie bei der Regel „Allow Vias Under SMD“ erfordert auch dieser Ansatz eine Regel mit niedrigerer Priorität, die Vias unter SMD-Pads verbietet, kombiniert mit Regeln höherer Priorität, die Vias unter SMD-Pads anhand ihrer Eigenschaften gezielt zulassen. Die folgende Abbildung zeigt:
    • Eine allgemeine netzinterne Regel mit niedrigerer Priorität, die einen geeigneten Abstand zwischen Via und SMD-Pad (sowie Bohrung) festlegt (erkennt alle Vias unter beliebigen Pads). (Regel anzeigen)
    • Eine Regel, die einen Abstand von null (und einen Bohrungsabstand von null) zwischen SMD-Pads und MicroVias zulässt, die eine bestimmte PadVia-Vorlage verwenden. (Regel anzeigen)
    • Eine Regel, die einen Abstand von null (und einen Bohrungsabstand von null) zwischen SMD-Pads und Vias zulässt, die IPC4761 Typ 7 entsprechen. (Regel anzeigen)

    Es wurden mehrere Regeln definiert, um einen Abstand von null zwischen Vias (und Via-Bohrungen) und SMD-Pads nur für folgende Fälle zuzulassen: MicroVias, die eine bestimmte PadVia-Vorlage verwenden, oder Vias, die IPC4761 Typ 7 entsprechen.
    Es wurden mehrere Regeln definiert, um einen Abstand von null zwischen Vias (und Via-Bohrungen) und SMD-Pads nur für folgende Fälle zuzulassen: MicroVias, die eine bestimmte PadVia-Vorlage verwenden, oder Vias, die IPC4761 Typ 7 entsprechen.


Maximale Via-Anzahl

Standardregel: nicht erforderlich

Diese Regel legt die maximal zulässige Anzahl von Vias für jedes einzelne Netz im aktuellen Design fest.

Verwenden Sie einen geeigneten Regelgeltungsbereich, um ein bestimmtes Netz (oder eine Gruppe von Netzen) zu erfassen, und nutzen Sie dabei Schlüsselwörter für Abfrageausdrücke wie InNet, InNetClass oder In AnyNet.
Einschränkungen

Standardeinschränkungen für die Regel „Maximum Via Count“
Standardeinschränkungen für die Regel „Maximum Via Count“

Maximum Via Count - die maximal zulässige Anzahl von Vias in jedem einzelnen Netz, das in den definierten Geltungsbereich der Regel fällt.

Regelanwendung

Online-DRC und Batch-DRC.


Maximale Via-Stublänge (Backdrilling)

Standardregel: nicht erforderlich

Ein Stub ist der Abschnitt der metallisierten Hülse eines Vias oder Pads, der über die letzte verwendete Signallage hinausreicht, auf der das Via bzw. Pad angeschlossen ist. Backdrilling wird bei geeigneten Vias/Pads in den von dieser Regel erfassten Netzen angewendet, entsprechend den aktivierten Kontrollkästchen Layer für die jeweilige Leiterplattenseite und den Backdrill-Paaren, die auf der Registerkarte Back Drills von Layer Stack Manager definiert sind.

Diese Regel legt nicht nur fest, welche Vias/Pads für das Backdrilling berücksichtigt werden sollen, sondern prüft bei der Designregelprüfung auch auf Via- und Pad-Stubs, die länger als der angegebene Wert für Max Stub Length sind. Dies gilt für alle Netze im Geltungsbereich dieser Regel, unabhängig davon, ob bei dem jeweiligen Via oder Pad Backdrilling angewendet wurde. Außerdem legt diese Regel fest, um wie viel größer der Bohrdurchmesser für Vias und Pads sein muss, bei denen Backdrilling durchgeführt wird.

Verwenden Sie eine geeignete Eingrenzung des Regelgeltungsbereichs, um Vias/Pads in einem bestimmten Netz (oder einer Gruppe von Netzen) zu erfassen. Nutzen Sie dazu Schlüsselwörter für Abfrageausdrücke wie InNet, InNetClass oder In AnyNet.
Einschränkungen

Standardeinschränkungen für die Regel „Max Stub Length“
Standardeinschränkungen für die Regel „Max Stub Length“

  • Max Stub Length - die maximal zulässige Stub-Länge. Diese Einstellung dient zur Prüfung auf verbleibende Stubs dieser Länge oder länger; sie definiert nicht die beim Backdrilling verwendete Bohrtiefe.
    • Top Layer - Backdrilling von Vias/Pads in den erfassten Netzen von der Oberseite der Leiterplatte aus.
    • Bottom Layer - Backdrilling von Vias/Pads in den erfassten Netzen von der Unterseite der Leiterplatte aus.
  • Back Drill Oversize - die radiale Vergrößerung des für das Backdrilling verwendeten Bohrers gegenüber dem ursprünglichen Bohrungsdurchmesser des Vias/Pads.
    • Tolerance - zulässige positive und negative Toleranz für diesen Bohrdurchmesser; geben Sie beide als positive Zahl ein.
Die Bohrtiefe wird wie folgt definiert: als Summe der Schichtdicken aller Lagen von der ersten Lage (eingeschlossen) bis zur letzten Lage (nicht eingeschlossen), die in Layer Stack Manager festgelegt sind.
Regelanwendung

Batch-DRC.


Rückstrompfad

Standardregel: nicht erforderlich

Diese Regel legt einen durchgängigen Signalrückstrompfad entlang der festgelegten Referenzlage oberhalb oder unterhalb der erfassten Signale fest. Der Rückstrompfad kann aus Füllflächen, Regionen und Polygonflächen auf einer Signallage oder auf Versorgungslagen gebildet werden. 

Einschränkungen
 
 
 
 
 

Standardeinschränkungen für die Regel „Return Path“
Standardeinschränkungen für die Regel „Return Path“

  • Impedance Profile – wählen Sie das passende Impedanzprofil für die von dieser Regel erfassten Netze aus. Das Profil legt fest, welche Lage(n) den Rückstrompfad für die erfassten Signale bereitstellen. Nach der Auswahl des Lagenaufbaus werden die verfügbaren Signallagen und ihre jeweiligen Referenzlagen im Tabellenbereich des Dialogs angezeigt.

  • Minimum Gap to Return Path – gibt den Mindestabstand von der Leiterkante zur Außenkante des Rückstrompfads an. Die Prüfung erfolgt entlang der gesamten Länge des Leiters. Ein Fehler wird gemeldet, wenn der Abstand kleiner oder gleich dem Wert für Minimum Gap to Return Path ist (Standardwert: 0 mm).

  • Exclude Pad/Via Voids – wenn diese Option aktiviert ist, werden Öffnungen im Rückstrompfad, die durch den Freiraum um Pads und Vias der erfassten Netze entstehen, nicht als Verstöße gemeldet. 

  • Max Stitch Via Distance – aktivieren Sie das Kontrollkästchen, um einen Abstand festzulegen, innerhalb dessen sich ein Rückstrom-Via von einem Via des erfassten Signals befinden muss (Standardwert: 1,5 mm). Das Rückstrom-Via muss eine Verbindung zu der Referenzlage herstellen, die in Layer Stack Manager für das entsprechende Impedanzprofil definiert ist.

Schließen Sie kleine Kupferflächen von der Meldung als Verstoß aus, indem Sie den gewünschten Wert (in Quadratmil, standardmäßig 10) für die Option PCB.Rules.ReturnPathIgnoreArea im Dialog „Erweiterte Einstellungen“ festlegen.

Regelanwendung

Batch-DRC.

AI-LocalizedKI-lokalisiert
Wenn Sie ein Problem feststellen, wählen Sie den Text/das Bild aus und drücken SieCtrl + Enter, um uns Ihr Feedback zu senden.
Nav
Contents
Funktionsverfügbarkeit

Die Ihnen zur Verfügung stehenden Funktionen hängen davon ab, über welche Altium-Lösung Sie verfügen – Altium Develop, Altium Agile Teams, Altium Agile Enterprise oder Altium Designer (mit aktivem Laufzeitvertrag).

Wenn Sie eine dokumentierte Funktion in Ihrer tatsächlich verwendeten Software nicht sehen, wenden Sie sich an den Altium-Vertrieb, um mehr zu erfahren.

Legacy-Dokumentation

Die Dokumentation von Altium Designer wird nicht mehr versioniert. Wenn Sie auf Dokumentation für ältere Versionen von Altium Designer zugreifen müssen, besuchen Sie den Abschnitt Legacy-Dokumentation auf der Seite Andere Installer.

Contents